KR100944357B1 - 반도체소자 및 그 형성방법 - Google Patents

반도체소자 및 그 형성방법 Download PDF

Info

Publication number
KR100944357B1
KR100944357B1 KR1020080024647A KR20080024647A KR100944357B1 KR 100944357 B1 KR100944357 B1 KR 100944357B1 KR 1020080024647 A KR1020080024647 A KR 1020080024647A KR 20080024647 A KR20080024647 A KR 20080024647A KR 100944357 B1 KR100944357 B1 KR 100944357B1
Authority
KR
South Korea
Prior art keywords
forming
film
semiconductor substrate
insulating film
pad
Prior art date
Application number
KR1020080024647A
Other languages
English (en)
Other versions
KR20090099421A (ko
Inventor
김규성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080024647A priority Critical patent/KR100944357B1/ko
Publication of KR20090099421A publication Critical patent/KR20090099421A/ko
Application granted granted Critical
Publication of KR100944357B1 publication Critical patent/KR100944357B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

본 발명은 반도체소자 및 그 형성방법에 관한 것으로,
셀부 및 주변회로부의 매트 영역에 위치한 라인타입의 플로팅된 반도체기판 사이를 매립하는 소자분리막과, 상기 소자분리막의 저부 사이를 연결하며 상기 플로팅된 반도체기판의 저부에 형성된 벌브형 매립 절연막과, 상기 매트 영역의 플로팅된 반도체기판 단부들과 연결된 반도체기판을 포함하는 구성으로 SOI 기판의 수요 없이 플로팅 바디 구조를 제공함으로써 반도체소자의 특성을 향상시키고 반도체소자의 생산 단가를 절감할 수 있는 기술이다.

Description

반도체소자 및 그 형성방법{Semiconductor devices and method for forming the same}
본 발명은 플로팅 바디 트랜지스터를 갖는 반도체 소자 및 그 형성방법에 관한 것으로, 보다 상세하게는 셀 및 주변회로부의 매트 ( mat ) 부분만 SOI 구조로 형성한 반도체소자를 제공하는 기술에 관한 것이다.
반도체 소자의 고집적화, 고속화 및 저전력화가 진행됨에 따라, 벌크 실리콘(Bulk Silicon)으로 이루어진 기판을 대신하여 SOI(Silicon-On-Insulation) 기판을 이용한 반도체 소자가 주목되고 있다.
그것은 SOI(Silicon-On-Insulation) 기판에 형성된 소자가 벌크 실리콘으로 이루어진 기판에 형성된 소자와 비교해서 작은 접합 용량(Junction Capacitance)에 의한 고속화, 낮은 문턱 전압에 의한 저전압화 및 완전한 소자분리에 의한 래치-업(latch-up)의 제거 등의 장점들이 있기 때문이다.
도시되지 않았으나, 종래에 SOI 기판을 이용하여 플로팅 바디 트랜지스터를 형성하는 방법을 설명하면 다음과 같다.
먼저, 하부 실리콘 기판, 매몰 절연막(SiO2)(BOX 영역) 및 상부 실리콘 기판으로 이루어진 SOI 기판의 상부 실리콘 기판(SOI 영역) 상에 소자 사이의 분리를 위한 소자 분리막을 형성한 후 소자 분리막에 의해 정의되는 활성영역 상에 하드 마스크를 포함하는 게이트 전극을 형성한다.
다음에, 전면에 스페이서를 형성하기 위한 질화막을 형성한 후 그 표면에 산화물을 도포하여 층간 절연막(ILD)층을 형성한다.
다음에, 랜딩 플러그 콘택(LPC)이 형성될 영역의 층간 절연막층(17)을 식각하고 이어서 질화막을 에치백 하여 게이트 전극 사이의 실리콘이 노출되도록 게이트 전극의 측벽에 스페이서를 형성한다. 이때, 게이트 전극 사이에 노출된 실리콘의 표면도 소정 깊이 식각된다.
다음에, 게이트 전극 사이에 노출된 실리콘 기판의 표면에 소오스/드레인 영역을 형성하기 위하여 불순물(예컨대, N+)을 이온 주입한다.
이어서, 전체표면상에 랜딩 플러그 폴리를 도포한 후 이를 게이트 전극이 노출될 때까지 식각하여 평탄화한다.
이처럼 SOI 기판에서 구현되는 플로팅 바디 트랜지스터는 SOI 바디 부피에 비례하여 플로팅 바디 효과가 나타나기 때문에 리세스 게이트와 같은 구조를 적용하는 것은 셀 동작 마진 확보 측면에서 바람직하지 않다. 따라서, 점차 소형화 추세인 트랜지스터의 소오스와 드레인 접합 사이의 펀치스루 현상을 방지하는 것이 어렵다.
또한, SOI 기판에서 구현되는 플로팅 바디 트랜지스터를 셀 어레이 형태로 구성할 때는 소오스/드레인 접합 영역이 하부의 박스(BOX) 즉 매몰 절연막까지 닿도록 깊게 형성하여 셀과 셀 간을 절연시킨다. 그런데, 접합 영역을 하부의 박스 영역까지 확산시키게 되면 접합 영역이 하부로 확산되는 것 뿐만 아니라 수평 방향으로의 확산도 동반되어 소오스와 드레인 간에 펀치스루가 발생할 가능성이 더욱 높아지게 된다. 특히, 셀의 크기가 작아질수록 그러한 펀치스루 문제가 발생할 가능성이 높아진다.
이러한 문제를 해결하기 위해 종래에는 셀 크기가 작아짐에 따라 SOI 기판의 두께도 감소시키는 방법이 사용되고 있다.
그런데 SOI 기판의 두께를 감소시키기 되면, 플로팅 바디에 축적되는 홀 전하량의 감소 즉 플로팅 바디 효과의 감소를 초래하여 이를 이용하는 소자 동작 마진을 감소시키는 문제가 발생하게 된다.
본 발명은 셀 및 주변회로부의 매트 ( mat ) 영역에 플로팅 바디 구조를 포함하는 반도체소자를 제공하고, 그에 따른 반도체소자의 형성방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체소자는,
셀부 및 주변회로부의 매트 영역에 위치한 라인타입의 플로팅된 반도체기판 사이를 매립하는 소자분리막과,
상기 소자분리막의 저부 사이를 연결하며 상기 플로팅된 반도체기판의 저부에 형성된 벌브형 매립 절연막과,
상기 매트 영역의 플로팅된 반도체기판 단부들과 연결된 반도체기판을 포함하는 것과,
상기 벌브형 매립 절연막을 상기 라인 타입의 플로팅된 반도체기판과 교차하는 방향으로 형성된 것을 특징으로 한다.
또한, 본 발명에 따른 반도체소자의 형성방법은,
반도체기판상에 행렬 형태로 배열된 라인 타입 ( line type ) 의 소자분리영역을 정의하는 패드절연막을 형성하는 공정과,
상기 패드절연막을 마스크로 하여 제1 트렌치를 형성하는 공정과,
상기 트렌치 저부를 식각하여 벌브를 형성하는 공정과,
상기 벌브를 매립하는 매립 절연막을 형성하여 플로팅된 반도체기판을 제공하는 공정과,
상기 제1 패드절연막 사이를 매립하는 소자분리막을 형성하는 공정을 포함하는 것과,
상기 제1 패드절연막은 패드산화막과 패드질화막의 적층구조로 형성하는 것과,
상기 제1 트렌치 및 벌브 표면에 열산화막을 더 형성하는 것과,
상기 매립 절연막은 전체표면상부에 산화막을 형성하고 상기 제1 패드절연막을 마스크로 하는 에치백 공정으로 형성하는 것과,
상기 플로팅된 반도체기판의 표면에 측벽 산화막 및 라이너 질화막의 적층구조를 형성하는 공정을 더 포함하는 것과,
상기 제2 패드절연막을 제거하는 공정을 더 포함하는 것과, 상기 플로팅된 반도체기판 표면에 게이트절연막을 형성하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명은 셀부의 매트 ( mat ) 부분만 SOI 구조로 형성하여 SOI 소자의 특성을 구현함으로써 SOI 기판의 수요가 없어 생산단가를 감소시킬 수 있고 캐패시터가 없는 4F2 구조의 디램을 제공할 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 형성 방법에 관하여 상세히 설명하면 다음과 같다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있으며, 여기에 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공된 것으로서, 명세서 전체에 걸쳐 동일하게 기술된 참조 번호들은 동일한 구성요소를 도시한다.
도 1 내지 도 12 는 본 발명에 반도체소자의 형성방법을 도시한 도면으로서, 상측은 반도체소자의 형성방법에 따른 평면도를 도시한 것이고, 하측은 상측의 ⓐ-ⓐ 절단면을 도시한 단면도이다.
도 1 을 참조하면, 반도체기판(11) 상부에 패드절연막인 패드산화막(13) 및 패드질화막(15)의 적층구조를 형성한다. 여기서, 패드산화막(13)은 40 - 60 Å 두께로 형성하고 패드질화막(15)은 400 - 600 Å 두께로 형성한다.
이때, 패드산화막(13) 및 패드질화막(15)은 소자분리용으로 사용되는 산화막 및 질화막으로 각각 형성한 것으로, 소자분리영역을 정의하도록 매트 영역의 활성영역에 형성한 것이다.
도 2 를 참조하면, 매트 ( mat ) 예정영역을 식각하여 제1 트렌치(17)를 형성한다.
이때, 제1 트렌치(17)는 패드절연막(13,15)을 식각 마스크로 하여 600 - 800 Å 깊이의 라인 형태 ( line type ) 로 형성한 것이다.
도 3 을 참조하면, 패드절연막(13,15)을 식각 마스크로 하여 제1 트렌치(17) 저부의 반도체기판(11)을 등방성 식각함으로써 제1 트렌치(17)의 저부에 벌브(19)를 형성하여 플로팅된 반도체기판(21)을 형성한다.
이때, 벌브(19)는 인접된 라인 타입의 제1 트렌치(17)가 패드절연막(13,15)의 하측, 즉 활영역역의 하측으로 연결되도록 형성된 것이다.
도 4 를 참조하면, 반도체기판(11)의 제1 트렌치(17) 및 벌브(19) 표면에 제1 절연막(23)을 형성한다.
이때, 제1 절연막(23)은 열산화막을 60 - 80 Å 두께로 형성한 것이다.
도 5 를 참조하면, 제1 트렌치(17) 및 벌브(19)를 매립하는 제2 절연막(25)을 형성하고, 벌브(19)를 매립하도록 에치백 한다.
여기서, 제2 절연막(25)은 산화막으로 형성하되, SOI 소자에 적용되는 매립 절연막과 동일한 역할을 한다. 제2 절연막(25)은 도 3 에 도시된 바와 같이 플로팅된 반도체기판(21)을 플로팅 시키는 역할을 한다.
도 6 을 참조하면, 패드질화막(15)의 표면에 제3 절연막(27)인 측벽 산화막을 형성한다.
여기서, 제3 절연막(27)은 측벽 산화 ( wall oxidation ) 공정으로 형성한 것이다.
도 7 을 참조하면, 전체표면상부에 제4 절연막(29)인 라이너 질화막을 일정 두께 형성한다.
도 8 및 도 9 를 참조하면, 전체표면상부에 제5 절연막(31)인 소자분리막을 형성한다.
이때, 제5 절연막(31)은 전체표면상부를 평탄화시키도록 형성한 것으로, 전체표면상부에 소자분리용 산화막을 증착하고 이를 평탄화 식각하여 형성한 것이다.
여기서, 평탄화 식각 공정은 제4 절연막(29)인 라이너 질화막을 식각장벽으로 하여 CMP 공정이나 에치백 공정으로 실시한 것이다.
도 10 을 참조하면, 도 9 의 공정에서 노출된 제4 절연막(29)인 라이너 질화막과 패드질화막(15)을 습식방법으로 제거한다.
여기서, 습식 방법은 인산용액을 이용하여 실시할 수 있다. 이때, 제5 절연막(31)인 갭필 산화막은 제4 절연막(29)인 라이너 질화막 제거 공정시 같이 제거되어 평탄화된 형태로 형성된다.
또한, 도 10 의 공정을 에치백이나 CMP 공정을 이용하여 실시할 수도 있다. 이때, 에치백이나 CMP 공정은 반도체기판(11)과 플로팅된 반도체기판(21)을 식각 장벽으로 하여 실시한다.
도 11 을 참조하면, 플로팅된 반도체기판(21) 표면에 게이트절연막(31)인 산화막을 형성한다.
도 12 를 참조하면, 전체표면상부에 게이트 도전층 및 하드마스크층(39)을 형성하고 이를 패터닝하여 게이트 전극을 형성한다.
이때, 게이트 도전층은 폴리실리콘층(35) 및 텅스텐층(37)의 적층구조로 형 성한 것이다.
그리고, 게이트 전극은 활성영역, 즉 플로팅된 반도체기판(21)과 수직한 평면구조 형성된다.
도 13 은 도 12 의 후속 공정으로 완성한 반도체소자를 도시한 것으로, 소스 라인, 및 비트라인을 형성함으로써 SOI 기판의 수요 없이 4F2 구조의 플로팅 바디 구조를 제공하여 SOI 기판 수요에 따른 생산단가를 감소시킬 수 있고 캐패시터가 없는 반도체 메모리 소자를 제공할 수 있는 효과를 제공한다.
도 1 내지 도 12 는 본 발명에 따른 반도체소자 및 그 형성방법을 도시한 평면도 및 단면도.
도 13 는 도 12 의 후속 공정으로 완성한 반도체소자를 도시한 평면도.

Claims (9)

  1. 셀부의 매트 영역에 위치한 라인타입의 플로팅된 반도체기판 사이를 매립하는 소자분리막과,
    상기 소자분리막의 저부 사이를 연결하며 상기 플로팅된 반도체기판의 저부에 상기 라인 타입의 플로팅된 반도체기판과 교차하는 방향으로 형성된 벌브형 매립 절연막과,
    상기 매트 영역의 플로팅된 반도체기판 단부들과 연결된 반도체기판을 포함하는 것을 특징으로 하는 반도체소자.
  2. 삭제
  3. 반도체기판상에 행렬 형태로 배열된 라인 타입 ( line type ) 의 소자분리영역을 정의하는 패드절연막을 형성하는 공정과,
    상기 패드절연막을 마스크로 하여 제1 트렌치를 형성하는 공정과,
    상기 제1 트렌치 저부를 식각하여 벌브를 형성하는 공정과,
    상기 벌브를 매립하는 매립 절연막을 형성하여 플로팅된 반도체기판을 제공하는 공정과,
    상기 패드절연막 사이를 매립하는 소자분리막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 형성방법.
  4. 청구항 3 항에 있어서,
    상기 패드절연막은 패드산화막과 패드질화막의 적층구조로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  5. 청구항 3 항에 있어서,
    상기 제1 트렌치 및 벌브 표면에 열산화막을 더 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  6. 청구항 3 항에 있어서,
    상기 매립 절연막은 전체표면상부에 산화막을 형성하고 상기 패드절연막을 마스크로 하는 에치백 공정으로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
  7. 청구항 3 항에 있어서,
    상기 플로팅된 반도체기판의 표면에 측벽 산화막 및 라이너 질화막의 적층구조를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체소자의 형성방법.
  8. 청구항 3 항에 있어서,
    상기 소자분리막을 형성하는 공정 후, 상기 패드절연막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체소자의 형성방법.
  9. 청구항 8 항에 있어서,
    상기 플로팅된 반도체기판 표면에 게이트절연막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체소자의 형성방법.
KR1020080024647A 2008-03-17 2008-03-17 반도체소자 및 그 형성방법 KR100944357B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080024647A KR100944357B1 (ko) 2008-03-17 2008-03-17 반도체소자 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080024647A KR100944357B1 (ko) 2008-03-17 2008-03-17 반도체소자 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20090099421A KR20090099421A (ko) 2009-09-22
KR100944357B1 true KR100944357B1 (ko) 2010-03-02

Family

ID=41358035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024647A KR100944357B1 (ko) 2008-03-17 2008-03-17 반도체소자 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100944357B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283514B2 (en) 2017-05-26 2019-05-07 SK Hynix Inc. Semiconductor device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020023052A (ko) * 2000-09-22 2002-03-28 박종섭 에스오아이 소자의 반도체 몸체-기판 접촉 구조 및 그제조방법
US6815822B2 (en) 2000-11-07 2004-11-09 Hitachi, Ltd. BICMOS semiconductor integrated circuit device and fabrication process thereof
KR20060104879A (ko) * 2005-03-31 2006-10-09 주식회사 하이닉스반도체 채널길이를 증가시킨 반도체소자 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020023052A (ko) * 2000-09-22 2002-03-28 박종섭 에스오아이 소자의 반도체 몸체-기판 접촉 구조 및 그제조방법
US6815822B2 (en) 2000-11-07 2004-11-09 Hitachi, Ltd. BICMOS semiconductor integrated circuit device and fabrication process thereof
KR20060104879A (ko) * 2005-03-31 2006-10-09 주식회사 하이닉스반도체 채널길이를 증가시킨 반도체소자 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283514B2 (en) 2017-05-26 2019-05-07 SK Hynix Inc. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20090099421A (ko) 2009-09-22

Similar Documents

Publication Publication Date Title
KR101166268B1 (ko) Ｄｕａｌ-ＳＴＩ(Ｓｈａｌｌｏｗ ＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ)의 반도체 장치 및 그 제조 방법
US9087856B2 (en) Semiconductor device with buried bit line and method for fabricating the same
KR101105433B1 (ko) 매립게이트를 구비한 반도체장치 및 그 제조 방법
JP4074451B2 (ja) 半導体装置の製造方法
US7611931B2 (en) Semiconductor structures with body contacts and fabrication methods thereof
KR101096976B1 (ko) 반도체 소자 및 그 형성방법
CN102208437A (zh) 半导体元件及其制作方法
JP2008533705A (ja) 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製
JP2012028805A (ja) 半導体装置の製造方法
US7514330B2 (en) Semiconductor device having an under stepped gate for preventing gate failure and method of manufacturing the same
US20150214234A1 (en) Semiconductor device and method for fabricating the same
KR20090096996A (ko) 반도체 소자 및 그 제조 방법
KR100702302B1 (ko) 반도체 소자의 제조 방법
US6614068B1 (en) SOI device with reversed stacked capacitor cell and body contact structure and method for fabricating the same
KR20100138203A (ko) 반도체 소자의 제조방법
KR100944357B1 (ko) 반도체소자 및 그 형성방법
JP2010278394A (ja) 半導体装置の製造方法
JP2009009988A (ja) 半導体装置及びその製造方法
KR100955191B1 (ko) 반도체소자의 및 그 형성방법
KR100319642B1 (ko) 트랜지스터 형성방법
JP2005197448A (ja) 半導体記憶装置、及び、半導体記憶装置の製造方法
CN110707086B (zh) 半导体元件
KR20110101709A (ko) 반도체 소자 및 그 제조 방법
KR20070046399A (ko) 반도체 소자의 제조 방법
KR20040009383A (ko) 스택형 커패시터 및 트랜치형 커패시터를 포함하는 반도체메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee