CN101047206B - 具有增加的沟道面积的半导体器件及其制造方法 - Google Patents
具有增加的沟道面积的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101047206B CN101047206B CN2007100869765A CN200710086976A CN101047206B CN 101047206 B CN101047206 B CN 101047206B CN 2007100869765 A CN2007100869765 A CN 2007100869765A CN 200710086976 A CN200710086976 A CN 200710086976A CN 101047206 B CN101047206 B CN 101047206B
- Authority
- CN
- China
- Prior art keywords
- active region
- etching
- substrate
- depression
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 26
- 239000011248 coating agent Substances 0.000 claims description 22
- 238000000576 coating method Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 5
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 5
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 229920000642 polymer Polymers 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体器件，包括：有源区域，其限定至少四个表面，该四个表面包括第一、第二、第三和第四表面；栅极绝缘层，其围绕所述有源区域的四个表面形成；和栅电极，其围绕所述栅极绝缘层和所述有源区域的四个表面形成。
Description
相关申请交叉引用
本发明要求已分别于2006年03月31日和2006年12月08日提交的韩国专利申请第10-2006-0029870号及第10-2006-0124736号案件的优先权，全文并入以供参考。
技术领域
本发明涉及半导体器件，更具体涉及具有增加的沟道(channel)面积的半导体器件及其制造方法。
背景技术
一般对于半导体器件而言，由于微型化已降低了设计规则，因此沟道区域中的硼浓度增加，这造成电场增加。这种情形在动态随机存取存储器(DRAM)单元和平面型N-沟道金属-氧化物半导体场效应晶体管(NMOSFET)中特别明显。因此，经常难以获得可接受的刷新(refresh)时间。
由于半导体器件(例如DRAM)大规模集成的缘故，特征尺寸趋于减少，同时掺杂浓度趋于增加。这种增加导致半导体器件的电场增加，然而电场的增加还使结漏电增加。
此外，由于沟道长度与宽度常受到限制，因此日益增加地应用沟道掺杂以满足所需技术特征。结果，电子迁移率很可能降低，这种迁移率的下降使得难以获得所需通过沟道的电流流量。
图1A是具有传统平面式NMOSFET的半导体器件的上视图，图1B示出图1A所示的半导体器件中沿A-A’剖开的平面的剖面图。浅沟槽隔离(STI)过程在衬底11的区域上执行以形成隔离结构12(例如，场氧化物层)，栅极氧化物层13形成在由隔离结构12所限定的衬底11的有源区域11A上。平面型栅极PG形成在栅极氧化物层13上，其中每一个平面型栅极PG包括栅极电极14和栅极硬掩模15，二者依照此一顺序相互堆叠。在有源区域11A中，N-型源极和漏极区域S与D形成在每一个平面型栅极PG的两侧上。
如前所述，由于平面型栅极PG形成在衬底11的有源区域11A的平坦表面上，因此它们常被称为具有平面沟道的NMOSFET。然而，由于大规模集成的缘故，平面型晶体管结构常常难以获得所需的沟道长度与宽度，因此，可能不能阻止短(或窄)沟道效应。
凹陷沟道阵列晶体管(RCAT)或FinFET被建议用来克服上述限制。虽然这些建议的晶体管结构能够通过使用有源区域的三个表面来增加沟道面积，但是这些结构可能因为高度集成而不足以使沟道面积增加至某一程度。
发明内容
本发明的特定实施方案提供一种能够最大化沟道面积的半导体器件及其制造方法。
根据本发明的一方面，提供一种半导体器件，其包括：三维有源区域，其包括顶表面、两侧表面及底表面；栅极绝缘层，其形成在所述有源区域的顶表面、两侧表面及底表面上；和栅电极，其形成在围绕所述有源区域的栅极绝缘层上。
根据本发明的另一方面，提供一种半导体器件的制造方法，包括：在衬底中形成沟槽，所述沟槽限定衬底的有源区域；蚀刻沟槽下方的衬底，以形成在一方向上连接沟槽并且提供支撑有源区域的柱状物的第一凹陷；形成同时填充第一凹陷和沟槽的隔离结构；蚀刻衬底和隔离结构的一部份，以形成暴露出有源区域的顶表面、两侧表面和底表面的第二凹陷；在所暴露的有源区域的顶表面、两侧表面及底表面上形成栅极绝缘层；和在栅极绝缘层上形成栅电极以环绕有源区域。
在一个实施方案中，一种制造半导体器件的方法包括：在衬底上形成有源区域，所述有源区域具有限定第一、第二、第三和第四沟道的第一、第二、第三和第四表面。围绕有源区域形成栅极绝缘层以隔离所述第一、第二、第三和第四表面。围绕栅极绝缘层和有源区域的第一、第二、第三和第四表面形成栅电极。所述栅电极用来控制在第一、第二、第三和第四沟道中流动的电流。连接有源区域的第一、第二、第三和第四表面以限定基本为多边形的结构。该多边形的转角可以是圆形的。
附图说明
图1A示出传统平面型NMOSFET的上视图。
图1B示出沿图1A的A-A’线的半导体器件剖面图。
图2A示出根据本发明一实施方案的半导体器件的透视图。
图2B示出根据本发明一实施方案的半导体器件的剖面图。
图3A至3G是示出本发明另一实施方案的半导体器件的制造方法的剖面图。
图4A示出根据本发明另一实施方案的半导体器件的透视图。
图4B是示出根据本发明另一实施方案位于有源区域和栅电极(例如，多晶硅基栅电极)之间的接触区域的示意图。
图4C是示出根据本发明另一实施方案形成在有源区域中的四个沟道的不同方向的示意图。
具体实施方式
图2A示出根据本发明一实施方案的半导体器件的透视图，图2B示出根据本发明一实施方案的半导体器件的剖面图。该半导体器件结构显示具有长轴与短轴。有源区域100具有四个表面，包括顶表面101、两侧表面102及底表面103。环形栅电极32形成在如图2A所示的有源区域100的表面上。栅电极32包括多晶硅。
柱状物27A形成在有源区域100的中央区域中并支撑有源区域100。由于栅电极32形成为环形，因此存在四个沟道，它们围绕有源区域100的四个表面。该环形可以根据应用而具有基本成角度的转角或基本圆形的转角。
图2B显示沿短轴和长轴方向的切割平面的剖面图。附图标记21、26、28及31分别代表衬底、间隔物、隔离结构(例如，场氧化物层)及栅极绝缘层(例如，氧化物层)。通道的方向将参考图4C随后详细说明。根据本实施方案，由于有源区域100的四个表面被用作通道，因此该半导体器件的通道面积可增加至比传统的RCAT和FinFET更大的程度。
图3A至3G是示出本发明另一实施方案的半导体器件的制造方法的剖面图。图3A至3F中左侧的剖面图采用沿有源区域300的短轴方向的切割平面，而右侧的剖面图采用沿有源区域300的长轴方向的切割平面。
参考图3A，在衬底231上形成垫氧化物层232和垫氮化物层233。衬底231包括含有一定量杂质的硅基衬底。垫氧化物层232形成为约
至
的厚度，垫氮化物层233形成为约
至
的厚度。
光刻胶层被涂布在垫氮化物层233上并通过光刻过程被图案化以形成STI掩模234。该光刻胶层包括含有环烯烃-马来酸酐(COMA)或丙烯酸酯的聚合物基材料。从上方看，STI掩模234形成为条形或是’T’形。虽然没有示出，但在形成STI掩模234之前，形成抗反射涂层，以防止在光刻过程中的散射效应。该抗反射涂层可以包括SiON基材料。
使用STI掩模234作为蚀刻掩模蚀刻垫氮化物层233及垫氧化物层232，并且蚀刻衬底231至一定深度。结果，形成用于隔离的沟槽235。考虑到后续的湿蚀刻及氧化，每一沟槽的深度均在约
至
的范围内。沟槽235将是用于隔离结构的区域，并且限定有源区域300。
参考图3B，利用氧等离子体移除STI掩模234。在沟槽235的两侧壁上和包括垫氧化物层232及垫氮化物层233的堆叠图案结构上形成间隔物236。间隔物236通过在图3A中示出的所形成结构上沉积氮化物层(未显示)并且在其上执行回蚀刻过程而形成。
参考图3C，使用间隔物236作为蚀刻掩模实施各向同性蚀刻。氯化氢(HCl)蒸气被用来实施该蚀刻。该各向同性蚀刻的结果为，第一凹陷237(或是水平隧道)在沟槽235的下方横向延伸形成。当从长轴方向观察时，第一凹陷237从各沟槽235的底部下陷。
有源区域300在短轴方向上短于在长轴方向上。此一事实重要的原因在于，在短轴方向上的两个沟槽235足够接近以允许各向同性蚀刻将两者连接。在长轴方向上的沟槽235充分远离以允许衬底231的柱状物237A保留在中央。因此，有源区域300不会崩塌。
保持压力约2Torr至200Torr并且使HCl蒸气以约100sccm至1000sccm流动来实施各向同性蚀刻，从而调整蚀刻速率和轮廓。当使用HCl蒸气时，在约700℃至1000℃的温度下实施各向同性蚀刻持续约30秒至60秒。
在使用HCl蒸气的各向同性蚀刻之前，在约800℃至1000℃温度范围的氢气氛下实施预退火处理。该预退火处理被实施来移除杂质。
参考图3D，间隙填充绝缘层填充第一凹陷237和沟槽235，并且实施化学机械研磨以形成隔离结构238(例如，场氧化物层)。所述间隙填充绝缘层包括氧化物基材料。STI化学机械研磨过程为本领域所熟知，并且该研磨停止在垫氮化物层233处。间隙填充绝缘层通过同时沉积而填充第一凹陷237和沟槽235。作为替代方案，可以在所述间隙填充绝缘层上实施热氧化处理以填充第一凹陷237，并且随后可以实施高密度等离子体(HDP)处理以填充沟槽235。
参考图3E，利用磷酸(H3PO4)溶液选择性地移除垫氮化物层233。光刻胶层被涂布在残留的垫氧化物层232上并且通过光刻过程被图案化以形成光刻胶图案239。光刻胶图案239包括聚合物材料例如COMA或丙烯酸酯。光刻胶图案239并不形成在短轴方向上的残留垫氧化物层232上。
由光刻胶图案239所打开的那些开口区域239A形成为线型图案。这些区域是后续待形成的栅极的所在地。因此，由于开口区域239A的缘故，部分有源区域300和部分垫氧化物层232暴露成长轴方向上的线型图案，而隔离结构238、垫氧化物层232以及有源区域300的整个部份被暴露在短轴方向上。此处，有源区域300的整个区域是仅位于短轴方向上的有源区域300。
垫氧化物层232使用光刻胶图案239作为蚀刻掩模而被蚀刻。在垫氧化物层232蚀刻之后所暴露的隔离结构238被蚀刻以形成用于形成沟道的第二凹陷240。在短轴方向上，垫氧化物层232和隔离结构238被蚀刻掉。对于向下蚀刻来说，实施干蚀刻直到到达第一凹陷237的底层(请参阅图3C)，并且额外实施湿蚀刻用于横向蚀刻。因此，利用光刻胶图案239对垫氧化物层232和隔离结构238的蚀刻允许形成第二凹陷240，第二凹陷240成环形围绕(或包围)有源区域300。
参考图3F，移除在第二凹陷240中的间隔物236。由于间隔物236包括氮化物基材料，因此使用H3PO4溶液来移除。光刻胶图案239被移除，并且接下来，移除残留在短轴方向上的有源区域300上的垫氧化物层232。
在移除垫氧化物层232之后，沟道的四侧面301、302、303及304暴露成一个完整的圆环304。
参考图3G，在移除垫氧化物层232之后所暴露的有源区域300上方形成栅极绝缘层241。栅极绝缘层241包括氧化物基材料、并且其通过实施热氧化处理或沉积方法而形成。更具体而言，实施热处理以使栅极绝缘层241在暴露的有源区域300表面上以均一厚度生长。
用作晶体管栅电极的多晶硅层形成在栅极绝缘层241上，直到填充第二凹陷240为止。虽然没有示出，但具有低电阻的金属基层和硬掩模层被形成在多晶硅层242上并且被图案化以形成栅极图案。该金属基层和硬掩模层也可以分别包括钨和氮化物基材料。由于栅电极242以类似环状围绕暴露的有源区域300的四个表面，因此形成四个沟道。
图4A示出根据本发明另一实施方案的半导体器件的透视图。具体而言，图4A显示在有源区域300与栅电极(例如多晶硅层242)之间的结构构造。有源区域300包括四个暴露的表面，即顶表面301、两侧表面302和底表面303。栅电极242形成为围绕有源区域300的四个表面的环状形状。图4A显示两个栅电极，其中各自位于柱状物237A的各一侧。单一栅电极围绕有源区域300的四侧。
在有源区域300的中心区域中，存在柱状物237A，并且栅电极242围绕柱状物237A两侧的有源区域300的暴露表面。由于栅电极242以类似环状围绕有源区域300的四个暴露表面，因此形成四个沟道。
图4B是示出根据本发明另一实施方案位于栅电极242和有源区域300之间的接触区域的示意图。图4C是示出根据本发明另一实施方案形成在有源区域中的四个沟道的不同方向的示意图。参考图4B，由于栅电极242以环形围绕有源区域300的顶表面301、两侧表面302以及底表面303，因此形成如图4A所示的四个沟道。更详细地，如图4C所示，第一沟道CH1形成在有源区域300的顶表面301上。第二和第三沟道CH2和CH3形成在有源区域300的两侧表面302的侧面上。第四沟道CH4形成在有源区域300的底表面303上。
根据本发明的不同实施方案，由于使用有源区域的给定表面(例如四个表面)，因此沟道长度与面积可以被最大化至比传统的RCAT与FinFET更大的程度。结果，当半导体器件大规模集成时，能够减少短沟道效应。因此，能够改善晶体管特性。
虽然本发明已经相对于特定实施方案进行了描述，但是对于本领域技术人员显而易见的是，可以不脱离所附权利要求所限定的本发明实质和范围进行各种变化和修饰。
附图标记说明
11 衬底
11A 有源区域
12 隔离结构
13 栅极氧化物层
14 栅电极
15 栅极硬掩模
21 衬底
26 间隔物
27A 柱状物
28 隔离结构
31 栅极绝缘层
32 环形栅电极
100 有源区域
101 顶表面
102 两侧表面
103 底表面
231 衬底
232 垫氧化物层
233 垫氮化物层
234 浅沟槽隔离掩模
235 沟槽
236 间隔物
237 第一凹陷
237A 柱状物
238 隔离结构
239 光刻胶图案
239A 开口区域
240 第二凹陷
241 栅极绝缘层
242 多晶硅层
242 栅电极
300 有源区域
301 顶表面
302 两侧表面
303 底表面
304 圆环
PG 平面型栅极
S 源极区域
D 漏极区域
CH1 第一沟道
CH2 第二沟道
CH3 第三沟道
CH4 第四沟道
Claims (14)
1.一种制造半导体器件的方法，该方法包括：
在衬底中形成第一和第二沟槽；
蚀刻所述第一和第二沟槽下方的衬底，以形成连接所述第一和第二沟槽的第一凹陷；
形成填充所述第一凹陷和所述第一和第二沟槽的隔离结构；
蚀刻隔离结构的一部份，以形成限定有源区域的第一、第二、第三和第四表面的第二凹陷；
在所述有源区域的第一、第二、第三和第四表面上形成栅极绝缘层；和
围绕所述有源区域的第一、第二、第三和第四表面形成栅电极。
2.权利要求1的方法，其中蚀刻所述第一和第二沟槽下方的衬底以形成第一凹陷包括：
紧靠所述第一和第二沟槽的侧壁形成间隔物；和
利用所述间隔物作为蚀刻掩模，各向同性蚀刻所述第一和第二沟槽下方的衬底。
3.权利要求2的方法，其中各向同性蚀刻所述第一和第二沟槽下方的衬底包括使用氯化氢蒸气。
4.权利要求3的方法，其中在以下条件下实施对所述第一和第二沟槽下方的衬底的各向同性蚀刻：
保持2Torr至200Torr范围内的真空度；
100sccm至1000sccm的氯化氢蒸气流量；
700℃至1000℃的温度；和
30秒至60秒的加工时间。
5.权利要求2的方法，还包括：
在各向同性蚀刻所述第一和第二沟槽下方的衬底之前，在氢气氛下实施热处理。
6.权利要求5的方法，其中所述热处理在800℃至1000℃的温度范围内实施。
7.权利要求2的方法，其中形成侧壁间隔物包括：
在形成第一凹陷之后所获得的所形成结构的上方形成氮化物基层；和
在该氮化物基层上实施回蚀刻过程。
8.权利要求1的方法，其中蚀刻部分所述隔离结构以形成第二凹陷包括：
在衬底上形成线型光刻胶图案，该光刻胶图案暴露出待形成栅电极的区域；和
使用所述光刻胶图案作为蚀刻掩模，蚀刻所述暴露的栅电极区域中的隔离结构部分。
9.权利要求8的方法，其中蚀刻所述暴露的栅电极区域中的隔离结构部分包括：
干蚀刻所述隔离结构以暴露出所述有源区域的两个侧表面；和
湿蚀刻所述隔离结构以暴露出所述有源区域的底表面。
10.权利要求1的方法，其中所述有源区域包括长轴和短轴，并且所述栅电极在短轴方向上围绕所述有源区域的一部份。
11.权利要求10的方法，其中形成所述第一和第二沟槽包括：
在所述衬底上方形成垫氧化物层和垫氮化物层；
在所述垫氮化物层上方形成掩模；
利用所述掩模蚀刻所述垫氮化物层、所述垫氧化物层和所述衬底；和
移除所述掩模；
其中在形成所述第二凹陷之前移除所述垫氮化物层。
12.权利要求11的方法，其中在垫氮化物层上方形成所述掩模包括：
在所述垫氮化物层上方涂布光刻胶层；和
通过光刻过程来图案化所述光刻胶层；
其中所述掩模形成为条形或是“T”形。
13.权利要求12的方法，其中所述光刻胶层包括选自环烯烃-马来酸酐或丙烯酸酯的聚合物基材料。
14.权利要求11的方法，还包括在所述掩模与所述垫氮化物层之间形成抗反射涂层。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2006-0029870 | 2006-03-31 | ||
| KR20060029870 | 2006-03-31 | ||
| KR1020060029870 | 2006-03-31 | ||
| KR10-2006-0124736 | 2006-12-08 | ||
| KR1020060124736A KR100832017B1 (ko) | 2006-03-31 | 2006-12-08 | 채널면적을 증가시킨 반도체소자 및 그의 제조 방법 |
| KR1020060124736 | 2006-12-08 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101785836A Division CN101673767B (zh) | 2006-03-31 | 2007-03-27 | 具有增加的沟道面积的半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101047206A CN101047206A (zh) | 2007-10-03 |
| CN101047206B true CN101047206B (zh) | 2010-04-07 |
Family
ID=38771590
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101785836A Expired - Fee Related CN101673767B (zh) | 2006-03-31 | 2007-03-27 | 具有增加的沟道面积的半导体器件及其制造方法 |
| CN2007100869765A Expired - Fee Related CN101047206B (zh) | 2006-03-31 | 2007-03-27 | 具有增加的沟道面积的半导体器件及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101785836A Expired - Fee Related CN101673767B (zh) | 2006-03-31 | 2007-03-27 | 具有增加的沟道面积的半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR100832017B1 (zh) |
| CN (2) | CN101673767B (zh) |
| TW (1) | TWI360220B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101016349B1 (ko) * | 2008-06-11 | 2011-02-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 트리플 게이트 형성방법 및 이를 이용하여 구현된 반도체 소자의 트리플 게이트 |
| CN102361011B (zh) | 2008-06-11 | 2016-06-22 | 美格纳半导体有限会社 | 形成半导体器件的栅极的方法 |
| KR101016351B1 (ko) * | 2008-06-11 | 2011-02-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 리세스 게이트 형성방법 |
| US10790155B2 (en) * | 2018-06-27 | 2020-09-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1577850A (zh) * | 2003-06-27 | 2005-02-09 | 英特尔公司 | 有部分或全包围栅电极的非平面半导体器件及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218416A (ja) * | 1992-01-31 | 1993-08-27 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH05218415A (ja) * | 1992-01-31 | 1993-08-27 | Kawasaki Steel Corp | 半導体装置 |
| JPH08204191A (ja) * | 1995-01-20 | 1996-08-09 | Sony Corp | 電界効果トランジスタ及びその製造方法 |
| JPH118390A (ja) * | 1997-06-18 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US6794699B2 (en) * | 2002-08-29 | 2004-09-21 | Micron Technology Inc | Annular gate and technique for fabricating an annular gate |
| US6864519B2 (en) * | 2002-11-26 | 2005-03-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS SRAM cell configured using multiple-gate transistors |
-
2006
- 2006-12-08 KR KR1020060124736A patent/KR100832017B1/ko not_active IP Right Cessation
- 2006-12-28 TW TW095149459A patent/TWI360220B/zh not_active IP Right Cessation
-
2007
- 2007-03-27 CN CN2009101785836A patent/CN101673767B/zh not_active Expired - Fee Related
- 2007-03-27 CN CN2007100869765A patent/CN101047206B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1577850A (zh) * | 2003-06-27 | 2005-02-09 | 英特尔公司 | 有部分或全包围栅电极的非平面半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070098452A (ko) | 2007-10-05 |
| CN101673767B (zh) | 2012-05-30 |
| KR100832017B1 (ko) | 2008-05-26 |
| TW200737499A (en) | 2007-10-01 |
| CN101673767A (zh) | 2010-03-17 |
| CN101047206A (zh) | 2007-10-03 |
| TWI360220B (en) | 2012-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9659946B2 (en) | Self-aligned source for split-gate non-volatile memory cell | |
| KR101316959B1 (ko) | 전기적 절연을 제공하는 방법 및 전기적 절연을 포함하는 반도체 구조물 | |
| JP5176180B2 (ja) | 縦型のｕ字形トランジスタを有するｄｒａｍセル | |
| CN101621074B (zh) | 半导体器件及其制造方法 | |
| CN100440517C (zh) | 具有增加的沟道长度的半导体器件及其制造方法 | |
| US7902026B2 (en) | Method of fabricating semiconductor device having vertical channel transistor | |
| KR100829599B1 (ko) | 트랜지스터 및 이를 형성하는 방법 | |
| CN102082116A (zh) | 使用双沟槽工艺在半导体器件中制造侧接触的方法 | |
| JP2007103574A (ja) | 半導体記憶装置及びその製造方法 | |
| US8546218B2 (en) | Method for fabricating semiconductor device with buried word line | |
| JP2009224520A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| KR100668511B1 (ko) | 핀 트랜지스터 및 그 제조 방법 | |
| JP2010050133A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN101047206B (zh) | 具有增加的沟道面积的半导体器件及其制造方法 | |
| US7977196B2 (en) | Semiconductor device with increased channel area and fabrication method thereof | |
| JP2012204799A (ja) | 半導体記憶装置及びその製造方法 | |
| US8119486B2 (en) | Methods of manufacturing semiconductor devices having a recessed-channel | |
| CN101770988B (zh) | 具有垂直栅极的半导体器件及其制造方法 | |
| US20210351189A1 (en) | Memory and method for forming same | |
| KR20200007251A (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100407 Termination date: 20130327 |