CN102082116A - 使用双沟槽工艺在半导体器件中制造侧接触的方法 - Google Patents

使用双沟槽工艺在半导体器件中制造侧接触的方法 Download PDF

Info

Publication number
CN102082116A
CN102082116A CN2010101784821A CN201010178482A CN102082116A CN 102082116 A CN102082116 A CN 102082116A CN 2010101784821 A CN2010101784821 A CN 2010101784821A CN 201010178482 A CN201010178482 A CN 201010178482A CN 102082116 A CN102082116 A CN 102082116A
Authority
CN
China
Prior art keywords
groove
insulating barrier
layer
sidewall
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101784821A
Other languages
English (en)
Other versions
CN102082116B (zh
Inventor
李相晤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102082116A publication Critical patent/CN102082116A/zh
Application granted granted Critical
Publication of CN102082116B publication Critical patent/CN102082116B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

本发明涉及使用双沟槽工艺在半导体器件中制造侧接触的方法。本发明提供一种制造半导体器件的方法，该方法包括：形成双沟槽，所述双沟槽包括第一沟槽和形成于第一沟槽下方的第二沟槽且表面覆盖有绝缘层；和移除部分绝缘层以形成暴露出第二沟槽的一个侧壁的一部分的侧接触。

Description

使用双沟槽工艺在半导体器件中制造侧接触的方法
相关申请
本申请要求2009年11月30日提交的韩国专利申请10-2009-0117438的优先权，通过引用将其全部内容并入本文。
技术领域
本发明的示例性实施方案涉及一种制造半导体器件的方法，更具体地涉及一种使用双沟槽工艺在半导体器件中制造侧接触的方法。
背景技术
图案微细化是良品率改善的核心。因为图案微细化，所以掩模工艺也需要更小的尺寸。因此，在40nm以下水平的半导体器件中已经引入氟化氩(ArF)光刻胶。然而，随着需要更微细化的图案，ArF光刻胶正接近极限。
结果，存储器件如动态随机存取存储器(DRAM)需要新的图案化技术。因此，已引入用于形成三维单元(cell)的技术。
由于存储器件的微细化所导致的漏电流、导通电流及短沟道效应，所以具有通常平面沟道的金属-氧化物-半导体场效应晶体管(MOSFET)具有物理限制。因此，变得难以使器件进一步微细化。为了克服这种困难，已经进行研究来开发使用垂直沟道的半导体器件。
具有垂直沟道的半导体器件包括：形成从衬底垂直延伸的柱形有源区、以及包围该有源区的也称为垂直栅极的环绕型栅电极。具有垂直沟道的半导体器件也包括：在中心具有栅电极的有源区的上部区域和下部区域中形成结区如源极区和漏极区。掩埋位线与结区之一耦合。
图1示出包括垂直沟道的通常半导体器件的截面图。
参考图1，在衬底11上形成多个柱结构。所述柱结构包括：在垂直方向上延伸的有源区12和硬掩模层13。栅极绝缘层14和垂直栅极15包围有源区12的外侧壁。通过注入杂质离子在衬底11中形成掩埋位线16。在隔离邻近掩埋位线16的沟槽17上掩埋层间绝缘层18。
然而，图1所示的通常方法包括：通过实施离子注入工艺来注入掺杂剂以形成掩埋位线16。当把半导体器件小型化时，单独的掺杂剂注入可无法令人满意地减小掩埋位线16的电阻。因此，器件特性可劣化。
因此，最近已引入一种利用金属层来形成掩埋位线以减小电阻的技术。在此技术中，因为掩埋位线包含金属层，所以在有源区和掩埋位线之间形成类欧姆接触。
为了形成类欧姆接触，需要将有源区的一个侧壁暴露出的侧接触工艺。
因为掩埋位线的高度小，所以在有源区的一个侧壁的一部分上形成侧接触以耦合有源区和掩埋位线。
然而，随着集成度提高，有源区的宽度已减小且深度已变深。因此，已经变得难以形成选择性暴露出有源区的一个侧壁的侧接触。此外，即使形成侧接触，也难以形成具有均匀深度的侧接触。
发明内容
本发明的示例性实施方案涉及一种制造半导体器件的方法，其能够容易地形成选择性暴露出有源区的一个侧壁的侧接触，并能够将侧接触形成为具有均匀深度。
根据本发明的一个实施方案，一种制造半导体器件的方法包括：形成双沟槽，所述双沟槽包括第一沟槽和形成于第一沟槽下方的第二沟槽且所述双沟槽的表面覆盖有绝缘层；和移除部分绝缘层以形成暴露出第二沟槽的一个侧壁的一部分的侧接触。
第二沟槽的深度可小于第一沟槽的深度。
移除部分绝缘层以形成侧接触可包括：在绝缘层上形成牺牲层以间隙填充双沟槽，蚀刻部分牺牲层以形成暴露出形成于双沟槽的一个侧壁上的绝缘层的凹陷，和移除通过凹陷暴露出的部分绝缘层并使第二沟槽的一个侧壁的一部分暴露出。
移除部分绝缘层以形成侧接触可包括：使第二沟槽的一个侧壁的一部分暴露为线形。
根据本发明的另一实施方案，一种制造半导体器件的方法包括：形成通过双沟槽彼此隔离的多个有源区，双沟槽包括第一沟槽和形成于第一沟槽下方的第二沟槽且所述双沟槽的表面覆盖有绝缘层；移除部分绝缘层以形成暴露出每个第二沟槽的一个侧壁的一部分的侧接触；以及在邻近每个第二沟槽的一个侧壁的一部分的有源区中形成结区。
第二沟槽的深度可小于第一沟槽的深度。
移除部分绝缘层以形成侧接触可包括：在绝缘层上形成牺牲层以间隙填充双沟槽，蚀刻部分牺牲层以形成暴露出形成于每个双沟槽的一个侧壁上的绝缘层的凹陷，以及移除通过凹陷暴露出的部分绝缘层并使每个第二沟槽的一个侧壁的一部分暴露出。
移除部分绝缘层以形成侧接触可包括：使每个第二沟槽的一个侧壁的一部分暴露为线形。
形成结区可包括：形成掺杂有掺杂剂的掺杂剂供给层以间隙填充双沟槽，和使用退火工艺扩散掺杂剂以形成结区。
掺杂剂供给层可包括掺杂的多晶硅层。
形成结区可包括：实施倾斜离子注入工艺。
根据本发明的另一实施方案，一种制造半导体器件的方法包括：蚀刻衬底以形成第一沟槽；在第一沟槽的侧壁上形成第一绝缘层；蚀刻第一沟槽的底表面以形成第二沟槽；在衬底结构上形成第二绝缘层；以及蚀刻部分第二绝缘层以形成暴露出第二沟槽的一个侧壁的一部分的侧接触。
可形成通过第一沟槽和第二沟槽彼此隔离的多个有源区。
所述方法可还包括：在邻近通过侧接触暴露出的一个侧壁的一部分的有源区中形成结区。
形成结区可包括：形成掺杂有掺杂剂的掺杂剂供给层，和使用退火工艺扩散掺杂剂以形成结区。
掺杂剂供给层可包括掺杂的多晶硅层。
形成结区可包括：实施倾斜离子注入工艺。
蚀刻部分第二绝缘层以形成侧接触可包括：在第二绝缘层上形成牺牲层以间隙填充第一沟槽和第二沟槽；平坦化牺牲层；在平坦化后，使用接触掩模蚀刻部分牺牲层以形成凹陷；以及移除保留的牺牲层和部分第二绝缘层。
牺牲层可包括未掺杂的多晶硅层。
第一绝缘层和第二绝缘层的每个可包括：衬垫氧化物层和衬垫氮化物层的堆叠结构。
所述方法可还包括：在形成结区后，形成掩埋于第二沟槽上并耦合至结区的掩埋位线。
形成掩埋位线可包括：形成阻挡金属层；在结区和阻挡金属层之间的界面上形成金属硅化物；在阻挡金属层上形成金属层以填充第一沟槽和第二沟槽；以及对金属层实施回蚀工艺。
附图说明
图1示出包括垂直沟道的典型半导体器件的截面图。
图2A至2L示出根据本发明一个实施方案制造半导体器件的方法的截面图。
图3示出图2L中所示侧接触的立体图。
图4A至4D示出根据本发明实施方案形成结区的一个实例的截面图。
图5A至5C示出根据本发明实施方案形成结区的另一实例的截面图。
具体实施方式
以下将参考附图更详细地说明本发明的示例性实施方案。然而，本发明可以不同的形式实施而不应解释为受限于本文所述的实施方案。而是，提供这些实施方案以使得本公开充分和完整，从而使得本领域技术人员可完全理解本发明的范围。在整个公开中，在本发明的各附图和实施方案中，相同的附图标记表示相同的部件。
附图不必按比例并且在某些情况下，可将比例进行放大以清楚地示出实施方案的特征。当第一层为在第二层“上”或在衬底“上”时，其不仅表示其中第一层直接形成在所述第二层或所述衬底上的情况，也表示在第一层和第二层或衬底之间存在第三层的情况。
图2A至2L示出根据本发明一个实施方案制造半导体器件的方法的截面图。
参考图2A，在衬底21上形成第一硬掩模层22。衬底21包括硅衬底。第一硬掩模层22可包括氧化物基层、氮化物基层、以及氮化物基层和氧化物基层的堆叠结构中的一种。例如，第一硬掩模层22可包括硬掩模氮化物层和硬掩模氧化物层的堆叠结构。
在第一硬掩模层22上形成第一光刻胶图案23。图案化第一光刻胶图案23为线-间隔形式。第一光刻胶图案23也称为掩埋位线掩模。
参考图2B，使用第一光刻胶图案23作为蚀刻阻挡来蚀刻第一硬掩模层22。因此，形成第一硬掩模图案22A。因为第一硬掩模图案22A与第一光刻胶图案23的形状相同，所以第一硬掩模图案22A也被图案化为线-间隔形式。
参考图2C，移除第一光刻胶图案23，并使用第一硬掩模图案22A作为蚀刻阻挡来实施第一沟槽蚀刻工艺。即，使用第一硬掩模图案22A作为蚀刻阻挡来蚀刻衬底21至特定深度，以形成具有约
Figure GSA00000110236600051
的第一深度D1的第一沟槽24。将实施第一沟槽蚀刻工艺后保留的衬底21称为经蚀刻的衬底21A。
将这种沟槽蚀刻工艺称为掩埋位线沟槽蚀刻工艺。
因为使用与第一光刻胶图案23形状相同的第一硬掩模图案22A来形成第一沟槽24，所以第一沟槽24也被图案化为线-间隔形式。因此，第一沟槽24形成为线形。
掩埋位线沟槽蚀刻工艺包括：实施各向异性蚀刻工艺或等离子体干蚀刻工艺。当衬底21包括硅衬底时，各向异性蚀刻工艺可包括使用氯气(Cl2)和溴化氢气体(HBr)中的一种，而等离子体干蚀刻工艺可包括使用Cl2气和HBr气体的混合物。
参考图2D，在衬底结构上形成第一衬垫氧化物层25和第一衬垫氮化物层26。可使用壁氧化工艺形成第一衬垫氧化物层25。可在约600℃至约800℃的温度下和在约0.1托至约6托的压力下，在二氯硅烷(DCS)和氨(NH3)的气氛环境中形成第一衬垫氮化物层26。
参考图2E，实施第二沟槽蚀刻工艺以形成第二沟槽27。第二沟槽蚀刻工艺包括：蚀刻形成于第一硬掩模图案22A上部和第一沟槽24底部上的第一衬垫氮化物层26和第一衬垫氧化物层25的部分。第二沟槽蚀刻工艺将第一沟槽24的底部蚀刻至约
Figure GSA00000110236600061
的第二深度D2。在蚀刻第一衬垫氮化物层26和第一衬垫氧化物层25之后，第一衬垫氮化物图案26A和第一衬垫氧化物图案25A保留在第一沟槽24和第一硬掩模图案22A的侧壁上。第二沟槽27形成为线形，并与第一衬垫氮化物图案26A的侧壁对齐。第二沟槽27的深度小于第一沟槽24的深度(D2＜D1)。
当形成第二沟槽27时，在其余衬底21B中形成通过包括第一沟槽24和第二沟槽27的双沟槽而彼此隔离的多个有源区101。有源区101形成为线型柱结构，每个柱结构均具有包括一个侧壁和另一侧壁的两个侧壁。
参考图2F，在衬底结构21B上形成第二衬垫氧化物层28和第二衬垫氮化物层29。可使用壁氧化工艺来形成第二衬垫氧化物层28。在约600℃至约800℃的温度下和在约0.1托至约6托的压力下，在DCS和NH3气氛环境中形成第二衬垫氮化物层29。
在第二衬垫氮化物层29上形成牺牲层30使得间隙填充第二沟槽27。在实施后续工艺后，移除牺牲层30。例如，牺牲层30可包括未掺杂的多晶硅层。
参考图2G，使用化学机械抛光(CMP)工艺平坦化牺牲层30，直到暴露出形成于第一硬掩模图案22A上部上的第二衬垫氮化物层29的表面。因此，形成牺牲图案30A。当使用CMP工艺平坦化牺牲层30时，因为牺牲层30包括未掺杂的多晶硅层，所以施加对氮化物具有高选择性的浆料。
参考图2H，形成第二硬掩模层31，并使用光刻胶层形成第二光刻胶图案32。第二硬掩模层31可包括碳层。第二光刻胶图案32待用作后续蚀刻部分牺牲图案30A以暴露出有源区101侧壁之一的接触掩模。用于暴露出有源区的一个侧壁的这种接触掩模称为一侧接触(OSC，oneside contact)掩模。
参考图2I，使用第二光刻胶图案32作为蚀刻阻挡蚀刻第二硬掩模层31以形成第二硬掩模图案31A。移除第二光刻胶图案32，并使用第二硬掩模图案31A作为蚀刻阻挡来蚀刻牺牲图案30A。
通过蚀刻牺牲图案30A，形成提供第一凹陷33的保留的牺牲图案30B。各第一凹陷33暴露出形成于邻近有源区101的一个侧壁上的第二衬垫氮化物层29的部分。因此，第二衬垫氮化物层29在各第一凹陷33的一个侧壁上暴露出，保留的牺牲图案30B保留在各第一凹陷33的另一侧壁和底部上。
用于形成第一凹陷33的蚀刻工艺包括实施干蚀刻工艺。因为保留的牺牲图案30B包括未掺杂的多晶硅，所以蚀刻工艺使用基于HBr和Cl2的化合物并通过添加氧(O2)、氮(N2)、氦(He)和氩(Ar)来获得垂直外形。
此外，可实施移除工艺和湿蚀刻工艺来移除在实施干蚀刻工艺后可能保留的残余物。移除工艺包括使用微波施加等离子体以及使用含N2、O2和氢(H2)的气体。湿蚀刻工艺可包括使用氢氧化铵(NH4OH)、硫酸(H2SO4)和过氧化氢(H2O2)。
参考图2J，实施清洗工艺。移除第二硬掩模图案31A。
将通过第一凹陷33暴露出的第二衬垫氮化物层29的部分选择性移除。为了选择性移除第二衬垫氮化物层29的暴露出的部分，施加使用湿蚀刻法的氮化物移除工艺。氮化物移除工艺包括：使用磷酸(H3PO4)和水(H2O)的混合物。
在选择性移除第二衬垫氮化物层29后，保留的第二衬垫氮化物层29A保留在与保留的牺牲图案30B接触的位置处。第一凹陷33的宽度侧向延伸第二衬垫氮化物层29的移除部分的厚度。因此，形成具有延伸宽度的第二凹陷33A。第二衬垫氧化物层28在各第二凹陷33A的一个侧壁上暴露出。保留的牺牲图案30B保留在各第二凹陷33A的另一侧壁和底部上。
参考图2K，移除保留的牺牲图案30B。因此，形成具有进一步延伸宽度的第三凹陷33B。使用湿蚀刻工艺或干蚀刻工艺移除保留的牺牲图案30B。干蚀刻工艺包括：使用基于HBr和Cl2的化合物并通过添加O2、N2、He和Ar来获得垂直外形。湿蚀刻工艺包括：使用对氮化物和氧化物具有高选择性的清洗溶液。
参考图2L，选择性地移除在第三凹陷33B的一个侧壁上暴露出的第二衬垫氧化物层28的部分。在选择性地移除第二衬垫氧化物层28后，第三凹陷33B的宽度进一步延伸第二衬垫氧化物层28的移除部分的厚度，第一衬垫氮化物图案26A在具有进一步延伸宽度的第四凹陷33C的一侧上暴露出。此外，由于选择性地移除第二衬垫氧化物层28，所以形成暴露出第二沟槽27的一个侧壁的一部分的侧接触34。即，暴露出形成在有源区101底部的各第二沟槽27的一个侧壁的一部分，因而形成侧接触34以暴露出各有源区101的一个侧壁的一部分。可使用清洗工艺移除第二衬垫氧化物层28以形成侧接触34。例如，通过实施使用氟化氢(HF)和缓冲氧化物蚀刻剂(BOE)的湿式清洗工艺，可选择性地移除第二衬垫氧化物层28而不损伤邻近的第一衬垫氮化物图案26A。附图标记28A表示保留的第二衬垫氧化物层28A。
侧接触34将作为双沟槽一部分的第二沟槽27的侧壁之一的一部分选择性地暴露出。双沟槽包括第一沟槽24和形成于第一沟槽24下方的第二沟槽27且表面覆盖有绝缘层。
形成绝缘层以覆盖除了其中形成侧接触34的部分之外的有源区101的表面。换言之，第一沟槽24的侧壁覆盖有包括第一衬垫氧化物图案25A和第一衬垫氮化物图案26A的第一绝缘层201。各第一沟槽24的一个侧壁还覆盖有包括保留的第二衬垫氧化物层28A和保留的第二衬垫氮化物层29A的第二绝缘层202。
除了其中形成侧接触34的部分之外的第二沟槽27的侧壁覆盖有包括保留的第二衬垫氮化物层29A和保留的第二衬垫氧化物层28A的第二绝缘层202。
形成侧接触34，以暴露出其中不存在第一绝缘层201和第二绝缘层202的第二沟槽27的侧壁之一的一部分。第二沟槽27对应有源区101的底部。因此，侧接触34为选择性地暴露出在有源区101底部的侧壁之一的一部分的接触。暴露出有源区101的侧壁之一的一部分的侧接触34可称为一侧接触(OSC)。
根据本发明的示例性实施方案，形成暴露出有源区101侧壁之一的一部分的侧接触34。利用后续所实施的工艺，使得通过侧接触34暴露出的有源区101侧壁之一的一部分成为结区。侧接触34为其中结区和掩埋位线接触的区域。而且，接触塞可被耦合至通过侧接触34暴露出的有源区101侧壁之一的一部分。
根据本发明的示例性实施方案，选择性暴露出有源区101侧壁之一的侧接触34可通过实施双沟槽工艺形成。此外，使用双沟槽工艺可容易地控制侧接触34的深度。因此，可控制后续的结区的深度。
图3示出图2L所示的侧接触的立体图。侧接触34沿着第二沟槽27的一个侧壁形成。即，侧接触34形成为线形，暴露出有源区101的一个侧壁的一部分。
第4A至4D图示出根据本发明示例性实施方案形成结区的一个实例的截面图。
参考图4A，形成如图2L所示的侧接触34之后，形成掺杂剂供给层35以间隙填充第四凹陷33C。此时，掺杂剂供给层35掺杂有用于形成结区的掺杂剂。例如，掺杂剂供给层35包括绝缘层或掺杂的多晶硅层。绝缘层可包括具有令人满意水平的流动性和特定掺杂浓度水平或更大的磷硅玻璃(PSG)层。具有令人满意水平的流动性可使第四沟槽33C无空隙地间隙填充，因而在后续的结区中产生令人满意水平的剂量均匀性。掺杂在掺杂剂供给层35中的掺杂剂可包括N型杂质，诸如磷(P)。掺杂剂供给层35可使用化学气相沉积(CVD)法形成。
实施退火工艺。此时，掺杂在掺杂剂供给层35中的掺杂剂扩散入通过侧接触34暴露出的有源区101的侧壁中，以形成结区102。因为掺杂在掺杂剂供给层35中的掺杂剂包含N型杂质，所以结区102为N型结。
例如，在温度为约500℃至约1200℃的炉中实施退火工艺。
通过形成掺杂剂供给层35并利用退火工艺实施热扩散来形成结区102，使得易于控制结区102的深度和掺杂剂的掺杂浓度水平。
参考图4B，移除掺杂剂供给层35。此时，掺杂剂供给层35可使用湿蚀刻工艺和干蚀刻工艺中的一种来移除。当掺杂剂供给层35包括多晶硅层时，干蚀刻工艺使用基于HBr和Cl2的化合物，并通过添加O2、N2、He、及Ar获得垂直外形。当实施湿蚀刻工艺时，使用对氮化物和氧化物具有高选择性的清洗溶液。
因此，再度打开第四凹陷33C。在暴露在第四凹陷33C的一侧上的有源区101中形成结区102。
参考图4C，形成阻挡金属层36并实施退火工艺以形成类欧姆接触103。阻挡金属层36包括钛(Ti)层和氧化钛(TiN)层的堆叠结构。因此，类欧姆接触103可包括硅化钛层。类欧姆接触103可包括金属硅化物，如硅化钛和硅化镍。
类欧姆接触103为耦合至有源区101侧壁之一的结构。
参考图4D，在阻挡金属层36上形成位线导电层使得位线导电层掩埋在第四凹陷33C(图4B)上。对位线导电层实施回蚀工艺直到达到类欧姆接触103。因此，形成通过类欧姆接触103耦合至结区102的掩埋位线104。掩埋位线104与有源区101并列设置。阻挡金属层36在位线导电层的回蚀工艺期间基本上同时被蚀刻。附图标记36A表示保留的阻挡金属图案36A。因为掩埋位线104的高度可控制为直至类欧姆接触103的高度，所以掩埋位线104可具有填充第二沟槽27的高度。掩埋位线104，除了掩埋位线104的耦合至结区102的部分之外，通过保留的第二衬垫氧化物层28A和保留的第二衬垫氮化物层29A与保留的衬底21B绝缘。
因为掩埋位线104包括金属层，所以掩埋位线104具有低电阻。此外，耦合至一个结区102的一个掩埋位线104可有利于大规模集成。
图5A至5C示出根据本发明示例性实施方案形成结区的另一实例的截面图。
参考图5A，在形成如图2L所示的侧接触34之后，实施倾斜离子注入工艺37以在通过侧接触34暴露出的有源区101的一侧上形成结区102A。结区102A可通过在倾斜离子注入工艺37期间注入N型杂质离子来形成。N型杂质可包含P，并可使用约1×1019原子/cm3至约1×1022原子/cm3的掺杂浓度水平。
参考图5B，形成阻挡金属层36并实施退火工艺以形成类欧姆接触103。阻挡金属层36可包括Ti层和TiN层的堆叠结构。因此，类欧姆接触103可包括硅化钛层。
类欧姆接触103为耦合至有源区101侧壁之一的结构。
参考图5C，在阻挡金属层36上形成位线导电层使得位线导电层掩埋在第四凹陷33C(图5A)上。对位线导电层实施回蚀工艺直到达到类欧姆接触103。因此，形成通过类欧姆接触103耦合至结区102A的掩埋位线104。掩埋位线104与有源区101并列设置。阻挡金属层36在位线导电层的回蚀工艺期间基本上同时得到蚀刻。附图标记36A表示保留的阻挡金属图案36A。因为掩埋位线104的高度可控制为直至类欧姆接触103的高度，所以掩埋位线104可具有填充第二沟槽27的高度。掩埋位线104，除了掩埋位线104的耦合至结区102A的部分之外，通过保留的第二衬垫氧化物层28A和保留的第二衬垫氮化物层29A与保留的衬底21B绝缘。
因为掩埋位线104包括金属层，所以掩埋位线104具有低电阻。此外，耦合至一个结区102A的一个掩埋位线104可有利于大规模集成。
根据本发明的实施方案，通过形成双沟槽可简化用于形成选择性暴露出有源区的一个侧壁的接触的工艺。
此外，形成双沟槽使得侧接触形成为均匀的深度。因此，可将形成在通过侧接触暴露出的有源区的一个侧壁中的结区形成为均匀的深度和剂量。
此外，形成侧接触的简化工艺使得在其中将形成结区的有源区上的物理损伤最小化。
根据本发明的实施方案，使用金属层形成掩埋位线，因而使电阻减小。因此，即使在将器件微型化时，也可实现操作特性较少劣化的半导体器件。
总之，本发明的示例性实施方案有利于大规模集成，以应对4F2的设计规则，其中F表示最小特性尺寸。此外，因为可以简化形成三维单元的工艺，所以可减小用于制造包含一个单元和一个位线的结构的成本与时间。
虽然本发明已对特定实施方案进行说明，但是对本领域技术人员而言，可在不脱离由如下权利要求所限定的本发明的精神与范围的情况下容易地进行各种改变和修改。

Claims (22)

1.一种制造半导体器件的方法，包括：
形成双沟槽，所述双沟槽包括第一沟槽和形成于所述第一沟槽下方的第二沟槽且所述双沟槽的表面覆盖有绝缘层；和
移除部分所述绝缘层以形成暴露出所述第二沟槽的一个侧壁的一部分的侧接触。
2.如权利要求1的方法，其中所述第二沟槽的深度小于所述第一沟槽的深度。
3.如权利要求1的方法，其中移除部分所述绝缘层以形成所述侧接触包括：
在所述绝缘层上形成牺牲层以间隙填充所述双沟槽；
蚀刻部分所述牺牲层以形成暴露出形成于所述双沟槽的一个侧壁上的所述绝缘层的凹陷；和
移除通过所述凹陷暴露出的部分所述绝缘层并使所述第二沟槽的一个侧壁的一部分暴露出。
4.如权利要求1的方法，其中移除部分所述绝缘层以形成所述侧接触包括：使所述第二沟槽的一个侧壁的一部分暴露为线形。
5.一种制造半导体器件的方法，包括：
形成通过双沟槽彼此隔离的多个有源区，所述双沟槽包括第一沟槽和形成于所述第一沟槽下方的第二沟槽且所述双沟槽的表面覆盖有绝缘层；
移除部分所述绝缘层以形成暴露出每个所述第二沟槽的一个侧壁的一部分的侧接触；以及
在邻近每个所述第二沟槽的一个侧壁的一部分的所述有源区中形成结区。
6.如权利要求5的方法，其中所述第二沟槽的深度小于所述第一沟槽的深度。
7.如权利要求5的方法，其中移除部分所述绝缘层以形成所述侧接触包括：
在所述绝缘层上形成牺牲层以间隙填充所述双沟槽；
蚀刻部分所述牺牲层以形成暴露出形成于每个所述双沟槽的一个侧壁上的所述绝缘层的凹陷，以及
移除通过所述凹陷暴露出的部分所述绝缘层并使每个所述第二沟槽的一个侧壁的一部分暴露出。
8.如权利要求5的方法，其中移除部分所述绝缘层以形成所述侧接触包括：使每个所述第二沟槽的一个侧壁的一部分暴露为线形。
9.如权利要求5的方法，其中形成所述结区包括：
形成掺杂有掺杂剂的掺杂剂供给层以间隙填充所述双沟槽；和
使用退火工艺扩散所述掺杂剂以形成所述结区。
10.如权利要求9的方法，其中所述掺杂剂供给层包括掺杂的多晶硅层。
11.如权利要求5的方法，其中形成所述结区包括：实施倾斜离子注入工艺。
12.一种制造半导体器件的方法，包括：
蚀刻衬底以形成第一沟槽；
在所述第一沟槽的侧壁上形成第一绝缘层；
蚀刻所述第一沟槽的底表面以形成第二沟槽；
在所述衬底结构上形成第二绝缘层；以及
蚀刻部分所述第二绝缘层以形成暴露出所述第二沟槽的一个侧壁的一部分的侧接触。
13.如权利要求12的方法，其中形成通过所述第一沟槽和所述第二沟槽彼此隔离的多个有源区。
14.如权利要求13的方法，还包括：在邻近通过所述侧接触暴露出的一个侧壁的一部分的有源区中形成结区。
15.如权利要求14的方法，其中形成所述结区包括：
形成掺杂有掺杂剂的掺杂剂供给层；和
使用退火工艺扩散所述掺杂剂以形成所述结区。
16.如权利要求15的方法，其中所述掺杂剂供给层包括掺杂的多晶硅层。
17.如权利要求14的方法，其中形成所述结区包括：实施倾斜离子注入工艺。
18.如权利要求12的方法，其中蚀刻部分所述第二绝缘层以形成所述侧接触包括：
在所述第二绝缘层上形成牺牲层以间隙填充所述第一沟槽和所述第二沟槽；
平坦化所述牺牲层；
在所述平坦化后，使用接触掩模蚀刻部分所述牺牲层以形成凹陷；以及
移除保留的所述牺牲层和部分所述第二绝缘层。
19.如权利要求18的方法，其中所述牺牲层包括未掺杂的多晶硅层。
20.如权利要求12的方法，其中所述第一绝缘层和所述第二绝缘层的每个均包括：衬垫氧化物层和衬垫氮化物层的堆叠结构。
21.如权利要求14的方法，还包括：在形成所述结区后，形成掩埋于所述第二沟槽上并耦合至所述结区的掩埋位线。
22.如权利要求21的方法，其中形成所述掩埋位线包括：
形成阻挡金属层；
在所述结区和所述阻挡金属层之间的界面上形成金属硅化物；
在所述阻挡金属层上形成金属层以填充所述第一沟槽和所述第二沟槽；以及
对所述金属层实施回蚀工艺。
CN201010178482.1A 2009-11-30 2010-05-13 使用双沟槽工艺在半导体器件中制造侧接触的方法 Expired - Fee Related CN102082116B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0117438 2009-11-30
KR1020090117438A KR101096164B1 (ko) 2009-11-30 2009-11-30 이중 트렌치 공정을 이용한 반도체장치의 측벽콘택 제조 방법

Publications (2)

Publication Number Publication Date
CN102082116A true CN102082116A (zh) 2011-06-01
CN102082116B CN102082116B (zh) 2015-02-04

Family

ID=44069212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010178482.1A Expired - Fee Related CN102082116B (zh) 2009-11-30 2010-05-13 使用双沟槽工艺在半导体器件中制造侧接触的方法

Country Status (4)

Country Link
US (1) US8557662B2 (zh)
KR (1) KR101096164B1 (zh)
CN (1) CN102082116B (zh)
TW (1) TWI483348B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254915A (zh) * 2010-05-20 2011-11-23 海力士半导体有限公司 具有掩埋位线的半导体器件及其制造方法
CN102315160A (zh) * 2010-07-06 2012-01-11 海力士半导体有限公司 具有单侧接触的半导体器件及其制造方法
CN102832173A (zh) * 2011-06-16 2012-12-19 华邦电子股份有限公司 位线结构及其制造方法
CN102903668A (zh) * 2011-07-29 2013-01-30 华邦电子股份有限公司 半导体元件及其制造方法
CN103000584A (zh) * 2011-09-19 2013-03-27 华邦电子股份有限公司 位线结构及其制造方法
CN103165610A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 半导体器件及其制造方法
CN112928070A (zh) * 2021-03-19 2021-06-08 长鑫存储技术有限公司 存储器的制作方法及存储器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066303A (ja) * 2009-09-18 2011-03-31 Elpida Memory Inc 半導体装置の製造方法
KR101096184B1 (ko) * 2009-11-30 2011-12-22 주식회사 하이닉스반도체 자기정렬된 다마신공정을 이용한 반도체장치의 측벽콘택 제조 방법
JP2011205030A (ja) * 2010-03-26 2011-10-13 Elpida Memory Inc 半導体装置および半導体装置の製造方法
KR101139980B1 (ko) * 2010-05-27 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR101116360B1 (ko) * 2010-06-04 2012-03-09 주식회사 하이닉스반도체 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR20130074237A (ko) * 2011-12-26 2013-07-04 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
KR20130106159A (ko) * 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
US8502294B1 (en) * 2012-05-15 2013-08-06 Nanya Technology Corporation Semiconductor process and semiconductor structure for memory array with buried digit lines (BDL)
US10559337B1 (en) * 2018-11-30 2020-02-11 Micron Technology, Inc. Vertical decoder
US11121029B2 (en) * 2019-08-21 2021-09-14 Nanya Technology Corporation Semiconductor device with air spacer and method for preparing the same
US11251074B2 (en) * 2020-07-16 2022-02-15 Nanya Technology Corporation Integrated circuit structure and method for preparing the same
CN114267640A (zh) * 2020-09-16 2022-04-01 长鑫存储技术有限公司 半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034787A (en) * 1990-06-28 1991-07-23 International Business Machines Corporation Structure and fabrication method for a double trench memory cell device
US20020076884A1 (en) * 2000-12-14 2002-06-20 Rolf Weis Self-aligned nitride pattern for improved process window
US20050026382A1 (en) * 2003-08-01 2005-02-03 International Business Machines Corporation Method and structure for improved trench processing
CN1577804A (zh) * 2003-06-26 2005-02-09 因芬尼昂技术股份公司 储存电容器之埋入式带接触及其制造方法
US20070224757A1 (en) * 2004-03-30 2007-09-27 International Business Machines Corporation Offset vertical device
US20080315326A1 (en) * 2007-06-21 2008-12-25 Werner Graf Method for forming an integrated circuit having an active semiconductor device and integrated circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5623175A (en) * 1979-07-31 1981-03-04 Tokyo Shibaura Electric Co Cage illumination controller for elevator
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
TW583755B (en) * 2002-11-18 2004-04-11 Nanya Technology Corp Method for fabricating a vertical nitride read-only memory (NROM) cell
KR20070002235A (ko) 2005-06-30 2007-01-05 삼성전자주식회사 반도체 소자의 콘택홀 형성 방법
US7838925B2 (en) * 2008-07-15 2010-11-23 Qimonda Ag Integrated circuit including a vertical transistor and method
US20100090348A1 (en) * 2008-10-10 2010-04-15 Inho Park Single-Sided Trench Contact Window

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034787A (en) * 1990-06-28 1991-07-23 International Business Machines Corporation Structure and fabrication method for a double trench memory cell device
US20020076884A1 (en) * 2000-12-14 2002-06-20 Rolf Weis Self-aligned nitride pattern for improved process window
CN1577804A (zh) * 2003-06-26 2005-02-09 因芬尼昂技术股份公司 储存电容器之埋入式带接触及其制造方法
US20050026382A1 (en) * 2003-08-01 2005-02-03 International Business Machines Corporation Method and structure for improved trench processing
US20070224757A1 (en) * 2004-03-30 2007-09-27 International Business Machines Corporation Offset vertical device
US20080315326A1 (en) * 2007-06-21 2008-12-25 Werner Graf Method for forming an integrated circuit having an active semiconductor device and integrated circuit

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254915A (zh) * 2010-05-20 2011-11-23 海力士半导体有限公司 具有掩埋位线的半导体器件及其制造方法
CN102254915B (zh) * 2010-05-20 2015-09-16 海力士半导体有限公司 具有掩埋位线的半导体器件及其制造方法
CN102315160A (zh) * 2010-07-06 2012-01-11 海力士半导体有限公司 具有单侧接触的半导体器件及其制造方法
CN102315160B (zh) * 2010-07-06 2015-11-25 海力士半导体有限公司 具有单侧接触的半导体器件及其制造方法
CN102832173B (zh) * 2011-06-16 2014-07-30 华邦电子股份有限公司 位线结构及其制造方法
CN102832173A (zh) * 2011-06-16 2012-12-19 华邦电子股份有限公司 位线结构及其制造方法
CN102903668B (zh) * 2011-07-29 2014-09-03 华邦电子股份有限公司 半导体元件及其制造方法
CN102903668A (zh) * 2011-07-29 2013-01-30 华邦电子股份有限公司 半导体元件及其制造方法
CN103000584A (zh) * 2011-09-19 2013-03-27 华邦电子股份有限公司 位线结构及其制造方法
CN103000584B (zh) * 2011-09-19 2015-02-11 华邦电子股份有限公司 位线结构及其制造方法
CN103165610A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 半导体器件及其制造方法
CN103165610B (zh) * 2011-12-16 2016-09-14 爱思开海力士有限公司 半导体器件及其制造方法
CN112928070A (zh) * 2021-03-19 2021-06-08 长鑫存储技术有限公司 存储器的制作方法及存储器
CN112928070B (zh) * 2021-03-19 2023-06-06 长鑫存储技术有限公司 存储器的制作方法及存储器

Also Published As

Publication number Publication date
US20110129975A1 (en) 2011-06-02
US8557662B2 (en) 2013-10-15
TWI483348B (zh) 2015-05-01
KR20110060751A (ko) 2011-06-08
CN102082116B (zh) 2015-02-04
TW201118985A (en) 2011-06-01
KR101096164B1 (ko) 2011-12-22

Similar Documents

Publication Publication Date Title
CN102082116B (zh) 使用双沟槽工艺在半导体器件中制造侧接触的方法
US8354342B2 (en) Semiconductor device with side-junction and method for fabricating the same
CN102082117B (zh) 通过自对准镶嵌工艺在半导体器件中形成侧接触的方法
US7332392B2 (en) Trench-capacitor DRAM device and manufacture method thereof
US9153654B2 (en) Semiconductor device with buried bit line and method for fabricating the same
US20130011987A1 (en) Method for fabricating semiconductor device with vertical gate
US8211769B2 (en) Method for forming junctions of vertical cells in semiconductor device
US8546218B2 (en) Method for fabricating semiconductor device with buried word line
US20120146221A1 (en) Method for fabricating semiconductor device with side contact
TWI514514B (zh) 具有側接面之半導體裝置的製造方法
US20120153380A1 (en) Method for fabricating semiconductor device
US20120135605A1 (en) Method for forming side-contact region in semiconductor device
KR101116335B1 (ko) 매립비트라인을 구비한 반도체 장치 및 그 제조 방법
KR101116356B1 (ko) 플라즈마 도핑 방법 및 그를 이용한 반도체장치 제조 방법
KR101160036B1 (ko) 반도체 소자의 형성 방법
KR20130023767A (ko) 싱글사이드콘택을 이용한 반도체장치 제조 방법
KR20130022337A (ko) 싱글사이드콘택을 이용한 반도체장치 제조 방법
KR20110125738A (ko) 반도체장치의 수직셀의 접합 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150204

Termination date: 20160513

CF01 Termination of patent right due to non-payment of annual fee