CN103000584B - 位线结构及其制造方法 - Google Patents

Abstract

本发明提供一种位线结构，包括：半导体基材，具有瓶状沟槽于其中，其中此瓶状沟槽包含第一沟槽及扩大的第二沟槽，且其中此第一及此第二沟槽各自具有相互面对的第一侧壁及第二侧壁；第一绝缘层，内衬于此瓶状沟槽中；第二绝缘层，覆盖第二沟槽中的第一绝缘层，其中第一侧壁具有一暴露部分未被第一及第二绝缘层覆盖，且第一侧壁上的第一绝缘层具有一暴露部分未被第二绝缘层覆盖，且其中第一侧壁的暴露部分靠近第一沟槽的底部且介于其与第一绝缘层的暴露部分之间；一金属线，位于第二绝缘层中；一位线接触物，位于金属线上。

Description

位线结构及其制造方法

技术领域

本发明是有关于半导体装置，且特别是有关于一种动态随机存取存储器及其制造方法。

背景技术

目前，在堆迭式(stack)动态随机存取存储器(Dynamic Random AccessMemory，以下简称DRAM)中，晶体管的主动区形成于单晶的半导体基材中。电容设置于主动区的顶部。位线及字线埋在半导体基材中，每条位线字线与晶体管的主动区电性连接，并藉由位线及字线控制储存电容中电荷的变化。

然而，堆迭式DRAM的埋藏位线(buried bit line，BL)会由于工艺尺寸不断微缩而使得不同的埋藏位线之间的位线-位线寄生电容(BL-BL capacitance)问题日趋严重。此外，在堆迭式DRAM中，亦会产生浮体效应(floating bodyeffect)，其是由于位线、字线及夹设于其间的主动区会形成双极性晶体管，因而当为位线及/或字线信号改变时，即会打开此双极性晶体管而造成电容中储存的电荷漏出。

因此，目前已发展多种埋藏式位线的形成方法，希望解决上述问题。例如，US Application 2010/0090348提供了在沟槽的单边侧壁上形成开口的方法，使位线可仅透过单边侧壁开口电性连接至上方的主动区及电容。然而，此方法仅能部分改善位线-位线寄生电容，且无法解决浮体效应，无法应用于更先进的半导体工艺。

因此，业界需要的是一种能够改善上述问题的位线结构及其制造方法。

发明内容

本发明实施例提供一种位线结构的制造方法，包括：提供一半导体基材；形成一瓶状沟槽于此半导体基材中，其中此瓶状沟槽包含一第一沟槽及一扩大的第二沟槽，且其中此第一及此第二沟槽各自具有相互面对的一第一侧壁及一第二侧壁，此第一及此第二沟槽的此第一侧壁皆位于此瓶状沟槽的同一侧；形成一第一绝缘层顺应性覆盖此瓶状沟槽中；沉积一第二绝缘层于此第二沟槽中，其中此第一绝缘层及此第二绝缘层具有不同的刻蚀选择性；形成一金属线于此第二绝缘层中；形成一具有一单边凹槽的第一接触物于此金属线上，其中此单边凹槽暴露出此第二绝缘层的靠近此第一侧壁的一顶部部分；以一湿刻蚀工艺自此单边凹槽刻蚀此第二绝缘层的此靠近此第一侧壁的此顶部部分及刻蚀一部分的此第二沟槽中的此第一侧壁上的此第一绝缘层，以形成一第一开口中，此第一开口暴露出此第二沟槽中的一部分的此第一侧壁及一部分的此第一侧壁上的此第一绝缘层，其中此第一侧壁的此暴露部分系介于此第一沟槽的底部及此第一绝缘层的此暴露部分之间；以及形成一第二接触物于此第一开口中，与此第一接触物与此第二接触物构成一位线接触物，并透过此第一侧壁的此暴露部分与此半导体基材直接接触。

本发明实施例亦提供一种位线结构，包括：一半导体基材，具有一瓶状沟槽于其中，其中此瓶状沟槽包含一第一沟槽及一扩大的第二沟槽，且其中此第一及此第二沟槽各自具有相互面对的一第一侧壁及一第二侧壁，此第一及此第二沟槽的此第一侧壁皆位于此瓶状沟槽的同一侧；一第一绝缘层，内衬于此瓶状沟槽中；一第二绝缘层，覆盖此第二沟槽中的此第一绝缘层，其中此第二沟槽中的此第一侧壁具有一暴露部分未被此第一及此第二绝缘层覆盖，且此第二沟槽中的此第一侧壁上的此第一绝缘层具有一暴露部分未被此第二绝缘层覆盖，且其中此第二沟槽中的此第一侧壁的此暴露部分靠近此第一沟槽的底部且介于其与此第一绝缘层的此暴露部分之间；一金属线，位于此第二绝缘层中；以及一位线接触物，位于此金属线上，并透过此第二沟槽中此第一侧壁的此暴露部分与此半导体基材直接接触。

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1为依照本发明一实施例的DRAM的上视图，用以说明习知的流程。

图2A至图2Q为本发明一实施例的位线结构的制造方法于各种中间阶段的剖面图。

附图标号：

102～位线；            104～字线；

106～主动区；          108～位线插塞；

110～字线插塞；        200～半导体基材；

202～垫层；            204～第一沟槽；

205a～第一侧壁；       205b～第二侧壁；

206～保护层；          208～第二沟槽；

209～瓶状沟槽；        210～第一绝缘层；

212～第二绝缘层；      214～开口；

216～阻障层；          216a～阻障层；

216b～阻障层；         218～金属线；

220～阻障层；          222～接触物；

222a～接触物；         222b～接触物；

222c～接触物；         222’～位线接触物；

224～保护层；          225～保护层；

226～无掺杂的硅层；    226a～经掺杂的硅层；

228～单边凹槽；        230～开口。

具体实施方式

请参见图1，其显示为本发明实施例所提供的一动态随机存取存储器的上视图。在一半导体基材100中，含有多条位线沟槽及多条字线沟槽，彼此实质上垂直交错排列。每条位线沟槽中含有位线102，每条字线沟槽中含有字线104，且字线104被分割为左右两条(如图1所示)。此晶体管的主动区106为未凹陷的区域，因而形成一柱体。每条位线102及字线104皆与晶体管的主动区电性连接，且各自藉由连接外部电路的插塞108、110提供输入/输出信号。依照本发明的实施例，每个位线及字线的宽度及其所夹的区域，依照最小元件尺寸F来决定，以达到高密度的堆积。因此，本发明所述的动态随机存取存储器包含4F²的记忆胞(其中F为最小半节距(half pitch)，或称单元尺寸)。

图2A至图2Q显示为依照本发明实施例的动态随机存取存储器的位线的制造方法的剖面图。参见图2A，其显示为依照图1中所示的线段X-X的剖面结构。首先，提供一半导体基材200。在一实施例中，半导体基材200可为未掺杂的单晶硅半导体基材，或掺杂有一导电型态的半导体基材，例如含p型掺杂的硅锗半导体基材。垫层(pad layer)202可视需要形成于半导体基材200上。垫层202上具有一图案化光阻(未显示)，可依照此光阻的图案刻蚀半导体基材200形成第一沟槽204。在一实施例中，此垫层(pad layer)202可为氮化硅。图案化光阻可在第一沟槽204形成后予以移除。第一沟槽204的宽度可为约10～100nm。第一沟槽204的深宽比可为约1～6。

参见图2B，形成保护层206内衬于第一沟槽204中，并以非等向性刻蚀移除保护层206的底部部分，暴露出第一沟槽204的底部。在一实施例中，保护层206可包括光阻、氮化硅、氮化钛、或前述的组合。保护层206的厚度可为约

接着，参见图2C，以保护层206为掩膜，由第一沟槽204的暴露的底部向其下方的半导体基材200进行等向性或非等向性刻蚀，且不破坏第一沟槽204的轮廓。因此，由该第一沟槽204底部向其下方形成一扩大的第二沟槽208。值得注意的是，虽然图示中仅显示方形，然而第二沟槽的剖面形状亦可依照设计需求为其他形状，例如圆形、椭圆形、锥形或其他任意形状。此第二沟槽208与第一沟槽204构成一瓶状沟槽209。在一实施例中，第二沟槽208的最大宽度可为约15～200nm，深度可为约100～600nm。因此，所形成的瓶状沟槽209的深度可为约100～1000nm，且深宽比介于约2～10之间。第一沟槽204及第二沟槽208各自具有相互面对的第一侧壁及第二侧壁，且第一及该第二沟槽的第一侧壁皆位于该瓶状沟槽209的同一侧。亦即，如图2C所示，瓶状沟槽209的第一侧壁205a系由第一沟槽的第一侧壁及第二沟槽的第一侧壁所构成；瓶状沟槽209的第二侧壁205b系由第一沟槽的第二侧壁及第二沟槽的第二侧壁所构成。保护层206可在瓶状沟槽209形成后以任意的现有技术予以移除。

接着，参见图2D，形成第一绝缘层210顺应性覆盖整个瓶状沟槽209，及形成第二绝缘层212于第二沟槽中。第一绝缘层210可包含沉积形成的氧化硅或氮化硅等绝缘物。第一绝缘层210的厚度可为至少约5nm，例如约5～50nm。第二绝缘层212可包含由沉积形成的硼磷硅玻璃(borophosphosilicateglass，BPSG)、沉积形成的磷硅玻璃(phosphosilicate glass，PSG)、旋涂形成的氧化物或低介电常数介电材料。旋涂形成的氧化物可例如为旋涂式玻璃(spin-on glass，SOG)或旋涂式介电材料(spin-on dielectric，SOD)。低介电常数材料可为介电常数低于氧化硅的介电材料，例如可包含氟掺杂玻璃、碳掺杂氧化硅、黑钻石(Black)、干凝胶(xerogel)、气凝胶(aerogel)、氟掺杂非晶碳膜(amorphous fluorinated carbon)、聚对二甲苯、双苯基环丁烯(bis-benzocyclobutenes，BCB)、芳香族碳氢化合物聚亚酰胺(polyimide)、其他合适材料及/或上述材料的任意组合。第一绝缘层210及第二绝缘层212可具有不同的刻蚀选择性。

接着，参见图2E，形成开口214于第二绝缘层212中。开口214可由例如反应性离子刻蚀的非等向性刻蚀工艺形成。开口214系朝向第一沟槽204的底部并与其相连接。值得注意的是，在形成开口214的期间，非等向性刻蚀工艺实质上不会移除第一绝缘层210。因此，开口214的宽度实质上约略等同于第一沟槽204的宽度减掉第一及第二侧壁205a、205b上的第一绝缘层210的厚度后的宽度。

接着，参见图2F，形成阻障层216a及金属线218于开口214中。例如，可以化学气相沉积等任意沉积方法形成顺应性覆盖于第一沟槽204及开口214中的阻障层216a。随后，沉积金属层218于阻障层216a上，再将金属层218及阻障层216a一并刻蚀至所欲的高度，例如不超出开口214。阻障层216a可包含氮化钛、钽、氮化钽或其相似元素形成。在一实施例中，阻障层216a除可避免金属线218扩散，亦可提供金属线218与第二绝缘层212之间较好的粘合。金属线218可包含钨、铜、铝、金、银或其他金属。

接着，参见图2G，形成阻障层216b顺应性覆盖金属线218的顶部及开口214的侧壁上，及形成阻障层220于金属线218的顶部上。阻障层216b可使用与图2F所示的阻障层216a相同的材料及方法形成，并与阻障层216a构成阻障层216。阻障层220可由例如物理气相沉积形成，藉由物理气相沉积的阶梯覆盖率(step coverage)不佳的特性，使其仅在金属线218上的阻障层216的底部上形成，且实质上不会附着于阻障层216的侧壁上。阻障层220可包含一或多层的钛、钛化硅或前述的组合。值得注意的是，阻障层220可降低阻障层216与接触物222’(参见图2Q)之间的阻值，但易于扩散至半导体基材200中。因此，阻障层220如形成于位线结构的侧壁，将易于扩散至半导体基材200中而导致浮体效应加剧。在依照本发明实施例所形成的位线结构的最终产品(参见图2Q)中，阻障层220系仅形成于接触物222’及金属线218之间，因而不易于扩散至半导体基材200中，因而可改善位线结构所产生的浮体效应。

接着，参见图2H，形成接触物222a于阻障层220上，并移除阻障层216超过接触物222a的顶部的部分。在一实施例中，接触物222a的上表面可实质上对齐第一沟槽204的底部。在另一实施例中，接触物222a的上表面可高于或低于第一沟槽204的底部。接触物222a可包含未掺杂或经掺杂的多晶硅、单晶硅或无晶相的硅。

接着，参见图2I，形成保护层224覆盖于第一沟槽204的侧壁上。在一实施例中，保护层224的厚度可为约3～30nm。保护层224可包含一或多层的绝缘层，例如氧化硅、氮化硅、氮氧化物等。在一实施例中，保护层224可以任意沉积方式形成，并在随后以非等向性刻蚀移除其底部。

接着，参见图2J，沉积接触物222b于接触物222a上。接触物222b可由与接触物222a相同的方法或材料形成。接触物222a及接触物222b可构成接触物222。需注意的是，接触物222的顶部可靠近，但不超过垫层202的顶部。例如，接触物222的顶部及垫层202的顶部可具有30～150nm的高度差。

接着，参见图2K，形成保护层225和无掺杂的硅层226毯覆式覆盖于第一205a及第二侧壁205b上的保护层224的位于接触物222上方的部分及接触物222的顶部上，并对此无掺杂的硅层226进行一朝向该第二侧壁205b的具有倾斜角度的布植程序(如图中箭头所示)。保护层225可包含氮化硅、氮氧化硅或前述的组合。在此布植程序中，由于接触物222的顶部及垫层202的顶部之间具有一高度差，无掺杂的硅层226的靠近第二侧壁205b的部分可转变为经掺杂的硅层226a，但无掺杂的硅层226的靠近第一侧壁205a的部分可被阻挡而未被掺杂。此布植程序的倾斜角度可介于约10°至30°。在一实施例中，掺杂的无晶相硅层226a至少覆盖第二侧壁205b上的保护层224及接触物222的顶部上的靠近第二侧壁205b的一部分。此布植程序所使用的掺杂物可含p型或n型掺质，例如硼。无掺杂的硅层226可包含多晶、单晶或无晶相的硅。随后，参见图2L，利用经掺杂的硅层226a及无掺杂的硅层226的刻蚀选择比不同，移除无掺杂的硅层226，暴露出保护层225的靠近第一侧壁205a的部分。此外，在一可选择的实施例中，可视需要对经掺杂的硅层226a作氧化，以使其转变为氧化硅层，以便于随后工艺中将其与一部分的保护层225一并移除。

接着，参见图2M，自未被经掺杂的硅层226a覆盖的部分以非等向性刻蚀移除保护层225及接触物222的靠近第一侧壁205a的部分，以形成单边凹槽228于接触物222中。在一实施例中，单边凹槽228的底部系延伸至第二沟槽中，以暴露出一部分的阻障层216。在一实施例中，可将被单边凹槽228所暴露的阻障层216一并予以移除，以使单边凹槽228暴露出第二绝缘层212的靠近第一侧壁205a的顶部部分。

接着，如图2O所示，自该单边凹槽228以湿刻蚀工艺移除第二绝缘层212的靠近第一侧壁205a的顶部部分及该第二沟槽208中一部分的第一侧壁205a上的第一绝缘层212，以形成开口230。在一实施例中，湿刻蚀工艺可包含使用氢氟酸或其它混合溶液。值得注意的是，由于此湿刻蚀工艺所使用的化学溶液为自单边凹槽228流入，且该第一沟槽中的该第一侧壁205a上的第一绝缘层210已由保护层224所保护，因而化学溶液仅会由第二绝缘层212的靠近第一侧壁205的顶部部分开始刻蚀，且在时间足够时，亦可连第一绝缘层210一起刻蚀，例如连第二沟槽208中的第一绝缘层210的靠近第一沟槽204的底部的部分一并刻蚀，以使湿刻蚀工艺在初期能一并刻蚀第二沟槽中的第一绝缘层210的顶部部分及第二绝缘层212的靠近第一侧壁205a的顶部部分。然而，随着溶液浓度或温度降低，第一绝缘层210的距离第一沟槽204的底部相对较远(相对于与第二绝缘层212一并被刻蚀的部分)的部分仅会被部分刻蚀或甚至可完全抵挡刻蚀，而仅有第二绝缘层212被刻蚀。值得注意的是，如前述，第二绝缘层212对第一绝缘层210在湿刻蚀具有刻蚀选择比，且具有足够的厚度能部分抵挡湿刻蚀。

因此，在进行湿刻蚀工艺之后，第二沟槽208中的第二绝缘层212的靠近第一侧壁205a的顶部部分及一部分的第一侧壁205a上的第一绝缘层210被移除，形成开口230。开口230暴露出第二沟槽208中的一部分的该第一侧壁205a及一部分的第一侧壁205a上的第一绝缘层210，其中第一侧壁205a的暴露部分介于该第一沟槽204的底部及第二沟槽208中的第一侧壁205a上的第一绝缘层212的暴露部分之间。

例如，在第二沟槽208为实质上方形的实施例中，第二沟槽208的第一侧壁205a的顶部的实质上水平的部分，未被第一绝缘层210及第二绝缘层212所覆盖。第二沟槽208的第一侧壁205a的剩余的实质上垂直的部分仍皆会被第一绝缘层210所覆盖，且其上的一部分的第一绝缘层210亦可被开口230所暴露。

接着，在一实施例中，如图2P所示，可视需要于填满接触物222c之前，先移除保护层225，以利于随后接触物222c的填满(参见图2P)。保护层225可由非等向性刻蚀予以移除。

接着，参见图2P，于开口230或甚至单边凹槽228中填满接触物222c，以使接触物222c与透过第一侧壁的暴露部分与与半导体基材200直接接触，且具有一部分藉由第一绝缘层210与半导体基材200隔离。接触物222c可与接触物222由相同的材料及方法形成，其与接触物222相连接，构成位线接触物222’。例如，在第二沟槽208为实质上方形的实施例中，开口230中的接触物222c仅会透过第二沟槽208的第一侧壁205a的实质上水平的部分与半导体基材200直接接触，且接触物222c的侧壁被第一绝缘层210阻挡而未与半导体基材200直接接触。因此，即便如需要高温的退火工艺使位线接触物222’扩散至半导体基材200中，接触物222’亦仅会自第一侧壁205a的暴露部分朝上方扩散至半导体基材200中，但无法自侧边扩散。因此，与现有技术不同的是，退火或其他高温工艺后的位线接触物222’难以自侧边扩散至位线及位线之间的间隙中而截断整个半导体基材，形成双极性晶体管，因而可有效改善浮体效应。再者，由于接触物222’仅会自第一侧壁205a的暴露部分朝上方作扩散，亦可缩短接触物222’与晶体管的主动区之间的距离，改善接触物与元件之间的连接，并可减少退火工艺的使用(例如降低温度或不进行退火工艺)，降低整个工艺的热预算。位线及位线之间的寄生电容亦可因第一绝缘层及第二绝缘层的存在而降低。

最后，参见图2Q，将接触物222’刻蚀至仅位于第二沟槽208中，并移除保护层224，形成本发明实施所提供的DRAM的位线结构。

接着，可依照DRAM的一般工艺继续于位线上方形成字线及于晶体管上方形成储存电容。由于字线及储存电容的工艺乃是习知技术，故在此不多加赘述。

综上所述，依照本发明实施例所提供的位线结构，由于形成一瓶状沟槽，可供更厚的绝缘层形成于隔离位线及半导体基材，而有效降低位线及位线之间的寄生电容，但不会增加位线及位线之间的最小间隔。此外，位线接触物仅会朝上方扩散至半导体基材中，但不会自侧边扩散，因而可缩短位线接触物及晶体管主动区之间的距离，及可避免位线接触物截断位线及位线之间的间隙，可有效改善浮体效应及降低整个工艺的热预算。

虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (16)

1.一种位线结构的制造方法，其特征在于，所述的制造方法包括：

提供一半导体基材；

形成一瓶状沟槽于所述半导体基材中，其中所述瓶状沟槽包含一第一沟槽及一扩大的第二沟槽，且其中所述第一及所述第二沟槽各自具有相互面对的一第一侧壁及一第二侧壁，所述第一及所述第二沟槽的所述第一侧壁皆位于所述瓶状沟槽的同一侧；

形成一第一绝缘层顺应性覆盖所述瓶状沟槽中；

沉积一第二绝缘层于所述第二沟槽中；

形成一金属线于所述第二绝缘层中；

形成一具有一单边凹槽的第一接触物于所述金属线上，其中所述单边凹槽暴露出所述第二绝缘层的靠近所述第一侧壁的一顶部部分；

以一湿刻蚀工艺自所述单边凹槽刻蚀所述第二绝缘层的所述靠近所述第一侧壁的所述顶部部分及刻蚀一部分的所述第二沟槽中的所述第一侧壁上的所述第一绝缘层，以形成一第一开口，所述第一开口暴露出所述第二沟槽中的一部分的所述第一侧壁及一部分的所述第一侧壁上的所述第一绝缘层，其中所述第一侧壁的所述暴露部分介于所述第一沟槽的底部及所述第一绝缘层的所述暴露部分之间；以及

形成一第二接触物于所述第一开口中，所述第二接触物与所述第一接触物构成一位线接触物，并透过所述第一侧壁的所述暴露部分与所述半导体基材直接接触。

2.如权利要求1所述的位线结构的制造方法，其特征在于，所述形成一瓶状沟槽的步骤包含：

形成所述第一沟槽于所述半导体基材中；

形成一第一保护层内衬于所述第一沟槽的所述第一及所述第二侧壁上；以及

刻蚀所述第一沟槽的底部，形成所述第二沟槽。

3.如权利要求1所述的位线结构的制造方法，其特征在于，所述第一绝缘层及所述第二绝缘层具有不同的刻蚀选择性。

4.如权利要求1所述的位线结构的制造方法，其特征在于，所述第一接触物的步骤包含：

形成一第三接触物于所述金属线上；

形成一第二保护层于所述第一沟槽中的所述第一及所述第二侧壁上的所述第一绝缘层上；

形成一第四接触物于所述第三接触物上，并与所述第三接触物构成所述第一接触物；以及

选择性地移除所述第一接触物的靠近所述第一侧壁的部分，以形成所述单边凹槽。

5.如权利要求4所述的位线结构的制造方法，其特征在于，所述选择性地移除所述第一接触物的靠近所述第一侧壁的部分的步骤包含：

毯覆式沉积一无掺杂的硅层，其至少覆盖所述第一绝缘层的位于所述第一接触物上方的部分；

对所述无掺杂的硅层进行一朝向第二侧壁的倾斜布植程序，以使所述无掺杂的硅层的靠近所述第二侧壁的部分转变为一经掺杂的硅层；

移除剩余的所述无掺杂的硅层；

以所述经掺杂的硅层为一掩膜，移除所述第一接触物的靠近所述第一侧壁的部分；以及

移除所述经掺杂的硅层。

6.如权利要求1所述的位线结构的制造方法，其特征在于，所述的制造方法更包含：

在所述金属线形成之前，形成一第二开口于所述第二绝缘层中，以使所述金属线形成于所述第二开口中，其中在所述金属线形成之前，先形成一第一阻障层顺应性覆盖于所述第二开口中；以及

在所述第一接触物形成之前，形成一第二阻障层于所述金属线上方。

7.如权利要求1所述的位线结构的制造方法，其特征在于，所述第一侧壁的所述暴露部分为一实质上水平的部分。

8.如权利要求1所述的位线结构的制造方法，其特征在于，所述第一侧壁上的所述第一绝缘层的所述暴露部分为一实质上垂直的部分。

9.如权利要求1所述的位线结构的制造方法，其特征在于，所述位线接触物包含多晶、单晶或无晶相的硅。

10.一种位线结构，其特征在于，所述的位线结构包括：

一半导体基材，具有一瓶状沟槽于其中，其中所述瓶状沟槽包含一第一沟槽及一扩大的第二沟槽，且其中所述第一及所述第二沟槽各自具有相互面对的一第一侧壁及一第二侧壁，所述第一及所述第二沟槽的所述第一侧壁皆位于所述瓶状沟槽的同一侧；

一第一绝缘层，内衬于所述瓶状沟槽中；

一第二绝缘层，覆盖所述第二沟槽中的所述第一绝缘层，其中所述第二沟槽中的所述第一侧壁具有一暴露部分未被所述第一及所述第二绝缘层覆盖，且所述第二沟槽中的所述第一侧壁上的所述第一绝缘层具有一暴露部分未被所述第二绝缘层覆盖，且其中所述第二沟槽中的所述第一侧壁的所述暴露部分靠近所述第一沟槽的底部且介于其与所述第一绝缘层的所述暴露部分之间；

一金属线，位于所述第二绝缘层中；以及

一位线接触物，位于所述金属线上，并透过所述第二沟槽中所述第一侧壁的所述暴露部分与所述半导体基材直接接触。

11.如权利要求10所述的位线结构，其特征在于，所述第一绝缘层包含沉积形成的氧化硅或氮化硅。

12.如权利要求10所述的位线结构，其特征在于，所述第二绝缘层包含沉积形成的硼磷硅玻璃、沉积形成的磷硅玻璃或旋涂形成的氧化物。

13.如权利要求10所述的位线结构，其特征在于，更包含一阻障层，所述阻障层至少包覆所述金属线。

14.如权利要求10所述的位线结构，其特征在于，所述第一侧壁的所述暴露部分为一实质上水平的部分。

15.如权利要求10所述的位线结构，其特征在于，所述第二沟槽中的所述第一侧壁上的所述第一绝缘层的所述暴露部分为一实质上垂直的部分。

16.如权利要求10所述的位线结构，其特征在于，该位线接触物包含多晶、单晶或无晶相的硅。