CN112864097B - 半导体结构及其制作方法 - Google Patents
半导体结构及其制作方法 Download PDFInfo
- Publication number
- CN112864097B CN112864097B CN202110049125.3A CN202110049125A CN112864097B CN 112864097 B CN112864097 B CN 112864097B CN 202110049125 A CN202110049125 A CN 202110049125A CN 112864097 B CN112864097 B CN 112864097B
- Authority
- CN
- China
- Prior art keywords
- layer
- filling layer
- filling
- substrate
- capacitor contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 claims abstract description 125
- 238000005530 etching Methods 0.000 claims abstract description 122
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 238000005137 deposition process Methods 0.000 claims description 18
- 239000002210 silicon-based material Substances 0.000 claims description 14
- 230000007423 decrease Effects 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 239000000945 filler Substances 0.000 claims 5
- 239000002019 doping agent Substances 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 19
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明实施例提供一种半导体结构及其制作方法，半导体结构的制作方法包括：提供基底，基底上具有多个相互分立的位线，相邻位线之间具有电容接触孔；形成填充满电容接触孔的填充膜，且填充膜内具有缝隙区域；采用第一刻蚀工艺，对填充膜进行刻蚀以打开缝隙区域，剩余填充膜作为第一填充层；在第一填充层表面依次堆叠形成至少两层基础填充层，距离基底最远的基础填充层填充满剩余电容接触孔；在垂直于基底且沿基底指向位线的方向上，基础填充层的掺杂浓度逐层减小；采用第二刻蚀工艺，对第一填充层和至少部分基础填充层进行刻蚀，以形成电容接触插塞。本发明实施例有利于在电容接触孔的深宽比较大的情况下，形成顶部形貌较为平坦的电容接触插塞。
Description
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
背景技术
随着动态随机存取存储器(DRAM，Dynamic Random Access Memory)制程的不断微缩，相邻位线结构之间间距变得越来越小。而相邻位线结构之间间距变小，会导致相邻位线结构之间的电容接触孔的深宽比变大，因而后续在电容接触孔中形成电容接触插塞时，难以控制电容接触插塞的顶部形貌，从而难以保证半导体结构具有较好的良率。
在电容接触孔的深宽比较大的情况下，如何形成顶部形貌较好的电容接触插塞，是当前亟待解决的问题。
发明内容
本发明实施例解决的技术问题为提供一种半导体结构及其制作方法，有利于在电容接触孔的深宽比较大的情况下，形成顶部形貌较为平坦的电容接触插塞，从而有利于提高半导体结构的良率。
为解决上述问题，本发明实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底上具有多个相互分立的位线，相邻所述位线之间具有电容接触孔；形成填充满所述电容接触孔的填充膜，且所述填充膜内具有缝隙区域；采用第一刻蚀工艺，对所述填充膜进行刻蚀以打开所述缝隙区域，剩余的所述填充膜作为第一填充层，剩余的所述缝隙区域作为位于所述第一填充层内的第一缝隙，所述第一填充层具有连接所述第一缝隙以及所述电容接触孔侧壁的顶面，在平行于所述基底且沿所述第一缝隙指向所述电容接触孔侧壁的方向上，所述顶面与所述基底之间的距离逐渐增大；在所述第一填充层表面依次堆叠形成至少两层基础填充层，距离所述基底最远的所述基础填充层填充满剩余所述电容接触孔；在垂直于所述基底且沿所述基底指向所述位线的方向上，所述基础填充层的掺杂浓度逐层减小；采用第二刻蚀工艺，对所述第一填充层和至少部分所述基础填充层进行刻蚀，以形成电容接触插塞。
另外，所述电容接触插塞远离所述基底的顶面与所述基底表面平行。
另外，所述第一填充层仅位于所述电容接触孔的底部和部分侧壁上。
另外，在所述第一填充层表面依次堆叠形成至少两层基础填充层的工艺步骤包括：形成底层填充层，所述底层填充层填充满所述第一缝隙，位于所述电容接触孔中的所述底层填充层围成凹孔；形成顶层填充层，所述顶层填充层填充满所述凹孔，且所述顶层填充层内具有第二缝隙。
另外，所述基础填充层为具有掺杂元素的硅材料层，相邻所述基础填充层中所述掺杂元素的掺杂浓度的差值不高于200atom/cm3。
另外，采用沉积工艺形成所述基础填充层，且在沉积过程中，通入具有所述掺杂元素的气体，在垂直于所述基底且沿所述基底指向所述位线的方向上，用于形成所述基础填充层的所述气体的气体流量逐层减小。
另外，采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀的过程中，所述第二缝隙被去除。
另外，采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀的过程中，在垂直于所述基底且沿所述基底指向所述位线的方向上，所述第二刻蚀工艺对所述基础填充层的刻蚀速率逐层减小。
另外，采用所述第二刻蚀工艺，对所述第一填充层、所述顶层填充层和至少部分所述底层填充层进行刻蚀，以形成所述电容接触插塞。
另外，所述基础填充层还位于所述位线顶部；在所述第一填充层表面依次堆叠形成至少两层基础填充层之后，在采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀之前，还包括：采用第三刻蚀工艺，对所述基础填充层进行刻蚀至露出所述位线顶部。
另外，在采用所述第三刻蚀工艺对所述基础填充层进行刻蚀之前，还包括：对所述基础填充层进行平坦化处理，且剩余的所述基础填充层位于所述位线顶部。
另外，所述第一填充层为具有所述掺杂元素的硅材料层，且所述第一填充层中所述掺杂元素的掺杂浓度大于所述基础填充层中所述掺杂元素的掺杂浓度。
另外，采用沉积工艺形成所述填充膜和所述基础填充层，且在沉积过程中，通入具有所述掺杂元素的气体，用于形成所述填充膜时的所述气体的气体流量为第一气体流量，用于形成所述基础填充层时的所述气体的气体流量为第二气体流量，所述第一气体流量大于所述第二气体流量。
相应地，本发明实施例还提供一种半导体结构，包括：基底，所述基底上具有多条相互分立的位线，相邻所述位线之间具有电容接触孔；电容接触插塞，所述电容接触插塞位于所述电容接触孔底部，所述电容接触插塞由第一填充层构成或者所述电容接触插塞由第一填充层和基础填充层构成。
另外，所述电容接触插塞远离所述基底的顶面与所述基底表面平行。
另外，所述电容接触插塞由所述第一填充层和所述基础填充层构成，所述第一填充层顶部表面存在孔洞，所述基础填充层填充所述第一填充层顶部表面的孔洞。
另外，所述第一填充层和所述基础填充层均为具有掺杂元素的硅材料层，且所述第一填充层中所述掺杂元素的掺杂浓度大于所述基础填充层中所述掺杂元素的掺杂浓度。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，在电容接触孔中先形成填充膜，采用第一刻蚀工艺对填充膜进行刻蚀以形成第一填充层，然后在第一填充层表面形成至少两层基础填充层，且基础填充层填充满第一填充层内的第一缝隙，有利于避免后续形成的电容接触插塞中具有空隙，避免降低电容接触插塞的导电性能。此外，因为第一填充层内具有第一缝隙，且第一填充层具有连接第一缝隙以及电容接触孔侧壁的顶面，在平行于基底且沿第一缝隙指向电容接触孔侧壁的方向上，顶面与基底之间的距离逐渐增大，在此基础上，使得在垂直于基底且沿基底指向位线的方向上，基础填充层的掺杂浓度逐层减小，则后续对第一填充层和至少部分基础填充层进行刻蚀时，相同刻蚀时间内，靠近电容接触孔侧壁的基础填充层被刻蚀得多一些，而靠近电容接触孔中间区域的基础填充层被刻蚀得少一些，因而能通过控制相邻基础填充层之间的掺杂浓度的差异，使得最终形成的电容接触插塞的顶部形貌较为平坦，从而有利于减小电容接触插塞与其他导电结构之间的接触电阻，并有利于提高半导体结构的良率。
另外，第一填充层仅位于电容接触孔的底部和部分侧壁上，则第一填充层内的第一缝隙远离基底的开口的尺寸较大，有利于后续基础填充层填充满第一缝隙，且位于第一缝隙中的基础填充层内没有空隙，有利于保证后续形成的电容接触插塞中没有空隙，以保证电容接触插塞良好的导电性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1至图9为本发明第一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图；
图10至图13为本发明第二实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中在电容接触孔的深宽比较大的情况下，如何形成顶部形貌较好的电容接触插塞，是当前亟待解决的问题。
经分析可知，为满足DRAM的小型化，相邻位线之间的间距变得越来越小，电容接触孔的深宽比也越来越大，因此在电容接触孔中填充导电材料形成填充层时，相邻位线之间的电容接触孔顶部会提前被导电材料封口，则填充层中会存在空隙，且位于电容接触孔上方的填充层表面具有凹槽，该空隙和凹槽使得后续对填充层进行刻蚀形成电容接触插塞时，无法形成顶部形貌较为平坦的电容接触插塞，从而不利于保证电容接触插塞与其他导电结构之间较小的接触电阻。
为解决上述问题，本发明实施提供一种半导体结构的制作方法，在电容接触孔中先形成填充膜，采用第一刻蚀工艺对填充膜进行刻蚀以形成第一填充层，然后在第一填充层表面形成至少两层基础填充层。因为第一填充层内具有第一缝隙，且第一填充层具有连接第一缝隙以及电容接触孔侧壁的顶面，在平行于基底且沿第一缝隙指向电容接触孔侧壁的方向上，顶面与基底之间的距离逐渐增大，在此基础上，后续第二刻蚀工艺对靠近电容接触孔侧壁的基础填充层的刻蚀速率为第一刻蚀速率，第二刻蚀工艺对电容接触孔中间区域的基础填充层的刻蚀速率为第二刻蚀速率，由于在垂直于基底且沿基底指向位线的方向上，基础填充层的掺杂浓度逐层减小，则第一刻蚀速率大于第二刻蚀速率，因而能通过控制相邻基础填充层之间的掺杂浓度的差异，使得最终形成的电容接触插塞的顶部形貌较为平坦，从而有利于减小电容接触插塞与其他导电结构之间的接触电阻，和有利于提高半导体结构的良率。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1至图9为本发明第一实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。
参考图1，提供基底100，基底100上具有多个相互分立的位线101，相邻位线101之间具有电容接触孔11。
本实施例中，基底100内包括埋入式字线、浅沟槽隔离结构、有源区等结构。位线101包括依次堆叠设置的位线接触层111、底层介质层121、金属层131以及顶层介质层141。位线接触层111的材料包括钨或多晶硅，底层介质层121和顶层介质层141的材料包括氮化硅、二氧化硅或氮氧化硅，金属层131可以由一种导电材料或者由多种导电材料构成，例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等。
此外，位线101的顶部和侧壁还覆盖有绝缘层102，绝缘层102用于保护并隔离相邻的位线101。具体地，绝缘层102采用原子层沉积工艺形成，原子层沉积工艺具有沉积速率慢，沉积形成的膜层致密性高和阶梯覆盖率好等特点，如此，能够使得绝缘层102能够在厚度较薄的条件下对相邻位线101进行有效地隔离保护，避免绝缘层102占据相邻位线101之间较大的空间，有利于后续实现基础填充层的填充。其中，绝缘层102的材料包括氮化硅或氮氧化硅。
在其他实施例中，在后续工艺步骤中，可以去除位于位线顶部的绝缘层。
参考图2，形成填充满电容接触孔11(参考图1)的填充膜103，且填充膜103内具有缝隙区域12。
本实施例中，形成填充膜103的工艺包括化学气相沉积工艺或原子层沉积工艺，且填充膜103不仅填充满电容接触孔11，且还位于位线101顶部。具体地，由于工艺制程的不断微缩，在垂直于基底100表面的方向上，在位线101高度不变的情况下，相邻位线101之间的距离趋向于变小，则电容接触孔11的深宽比趋向于变大，则填充膜103中容易存在缝隙区域12，且位于电容接触孔11上方的填充膜103表面具有第一凹槽13。此外，填充膜103的顶部高于位线101顶部。
此外，由于需要形成的填充膜103的顶部需要高于位线101的顶部，则在垂直于基底100表面的方向上，填充膜103的厚度较大，因此，采用沉积速率较快的化学气相沉积工艺形成填充膜103有利于缩短半导体结构制程工艺的周期。
具体地，填充膜103为具有掺杂元素的硅材料层，其中硅材料层的材料包括单晶硅、多晶硅或者非晶硅；掺杂元素为硼元素或者磷元素。需要说明的是，本实施例中对硅材料层和掺杂元素的介绍是为了让本领域技术人员理解本方案的实现细节，并不构成对本方案的限定。在其他实施例中，填充膜也可以为不具有掺杂元素的硅材料层；另外，填充膜可以仅在电容接触孔中形成，并不需要覆盖位线的顶部。
进一步地，填充膜103中掺杂元素的掺杂浓度大于后续形成的基础填充层中掺杂元素的掺杂浓度。采用沉积工艺形成填充膜103时，在沉积过程中，通入具有掺杂元素的气体，且用于形成填充膜103时该气体的气体流量为第一气体流量；后续采用沉积工艺形成基础填充层时，通入具有掺杂元素的气体，且用于形成基础填充层时该气体的气体流量为第二气体流量，则第一气体流量要大于第二气体流量。
本实施例中，在形成填充膜103的过程中，具有掺杂元素的气体的气体流量固定不变。在其他实施例，在形成填充膜的过程中，具有掺杂元素的气体的气体流量可以随沉积时间逐渐变大，此外，在形成填充膜的过程中该气体的最小气体流量为第三气体流量，后续形成基础填充层的过程中具有掺杂元素的气体的最大气体流量为第四气体流量，且第三气体流量大于第四气体流量。
参考图3，采用第一刻蚀工艺，对填充膜103(图2)进行刻蚀以打开缝隙区域12(参考图2)，剩余的填充膜103作为第一填充层113，剩余的缝隙区域12作为位于第一填充层113内的第一缝隙14，第一填充层113具有连接第一缝隙14以及电容接触孔11(参考图1)侧壁的顶面a。
由上述描述可知，填充膜103中存在缝隙区域12，且位于电容接触孔11上方的填充膜103表面具有第一凹槽13，则采用第一刻蚀工艺对填充膜103进行刻蚀，以形成第一填充层113时，在平行于基底100且沿第一缝隙14指向电容接触孔11侧壁的方向上，第一填充层113的顶面a与基底100之间的距离逐渐增大。
本实施例中，第一填充层113仅位于电容接触孔11的底部和部分侧壁上，有利于保证第一缝隙14远离基底100的开口的尺寸较大，进一步地，在垂直于电容接触孔11侧壁方向I上，第一缝隙14远离基底100的开口的宽度可以为缝隙区域12的最大宽度，即第一刻蚀工艺对缝隙区域12的打开程度较大，有利于后续基础填充层填充满第一缝隙14，且位于第一缝隙14中的基础填充层内没有空隙，有利于保证后续形成的电容接触插塞中没有空隙，以保证电容接触插塞良好的导电性。
由于填充膜103为具有掺杂元素的硅材料层，则第一填充层113也为具有掺杂元素的硅材料层，且第一填充层113中掺杂元素的掺杂浓度大于后续形成的基础填充层中掺杂元素的掺杂浓度。因而，后续采用第二刻蚀工艺，对第一填充层113和至少部分基础填充层进行刻蚀时，为获得顶部形貌较平坦的电容接触插塞，随着刻蚀时间的增加，需要第一填充层113被刻蚀的量较大，当第一填充层113中掺杂元素的掺杂浓度大于基础填充层中掺杂元素的掺杂浓度时，可以使得相同的刻蚀时间内，第一填充层113被刻蚀的量多于基础填充层被刻蚀的量，因而更有利于形成顶部形貌较平坦的电容接触插塞。
参考图4和图5，在第一填充层113表面依次堆叠形成至少两层基础填充层，距离基底100最远的基础填充层填充满剩余电容接触孔11；在垂直于基底100且沿基底100指向位线101的方向II上，基础填充层的掺杂浓度逐层减小。因而，在垂直于基底100且沿基底100指向位线101的方向上，后续第二刻蚀工艺对基础填充层的刻蚀速率逐层减小。
本实施例中，在第一填充层113表面依次堆叠形成两层基础填充层。具体地，基础填充层为具有掺杂元素的硅材料层，相邻基础填充层中掺杂元素的掺杂浓度的差值不高于200atom/cm3。
本实施例中，在第一填充层113表面依次堆叠形成两层基础填充层的工艺步骤包括：
参考图4，形成底层填充层104，底层填充层104填充满第一缝隙14(参考图3)，位于电容接触孔11(参考图1)中的底层填充层104围成凹孔15。
具体地，形成底层填充层104的工艺包括化学气相沉积工艺或原子层沉积工艺，且底层填充层104也位于位线101顶部的上方。在沿垂直于电容接触孔11侧壁的方向I上，底层填充层104的厚度与电容接触孔11的宽度之间的比值范围为10％～40％，优选地，底层填充层104的厚度与电容接触孔11的宽度之间的比值为20％，一方面，在电容接触孔11的深宽比较大的情况下，容易通过沉积工艺形成该厚度的底层填充层104；另一方面，在后续有利于通过第二刻蚀工艺刻蚀该厚度的底层基础填充层104，以形成顶部形貌较平坦的电容接触插塞。
参考图5，形成顶层填充层105，顶层填充层105填充满凹孔15(参考图4)，且顶层填充层105内具有第二缝隙16，且顶层填充层105表面与凹孔15中心轴线对应的地方还具有第二凹槽17。
具体地，形成顶层填充层105的工艺可以与形成底层填充层104的工艺相同，且顶层填充层105也位于位线101顶部的上方。需要说明的是，在其他实施例中，底层填充层和顶层填充层可以仅在电容接触孔形成，并不需要覆盖位线顶部的上方。
本实施例中，采用沉积工艺形成基础填充层时，在沉积过程中，通入具有掺杂元素的气体，在垂直于基底100且沿基底100指向位线101的方向上，用于形成基础填充层的气体的气体流量逐层减小。
具体地，用于形成底层填充层104的气体的气体流量大于用于形成顶层填充层105的气体的气体流量，且用于形成填充膜103的气体的气体流量大于用于形成底层填充层104的气体的气体流量。则第一填充层113中掺杂元素的掺杂浓度、底层填充层104中掺杂元素的掺杂浓度和顶层填充层105中掺杂元素的掺杂浓度依次减小，则后续第二刻蚀工艺对第一填充层113的刻蚀速率、底层填充层104的刻蚀速率和顶层填充层105进行刻蚀的刻蚀速率依次减小。
本实施例中，参考图3至图5，在平行于基底100且沿第一缝隙14指向电容接触孔11侧壁的方向上，由于第一填充层113的顶面a与基底100之间的距离逐渐增大，则位于第一填充层113顶面a上的底层填充层104的顶面b与基底100之间的距离也逐渐增大。后续进行第二刻蚀工艺时，由于第二刻蚀工艺对第一填充层113、底层填充层104和顶层填充层105的刻蚀速率依次减小，使得靠近电容接触孔11侧壁的第一填充层113和底层填充层104被刻蚀的量较大，靠近第一缝隙14的中心轴线的顶层填充层105和底层填充层104被刻蚀的量较少，从而有利于减缓后续形成的电容接触插塞顶面上各处与基底100之间的距离的差异，以获得顶部形貌较为平坦的电容接触插塞。
参考图5至图7，基础填充层还位于位线101顶部；在第一填充层113表面依次堆叠形成至少两层基础填充层之后，在采用第二刻蚀工艺对第一填充层104和至少部分基础填充层进行刻蚀之前，还包括：采用第三刻蚀工艺，对基础填充层进行刻蚀至露出位于位线101顶部的绝缘层102。
此外，本实施例中，参考图6，在采用第三刻蚀工艺对基础填充层进行刻蚀之前，还包括：对基础填充层进行平坦化处理，且剩余的基础填充层位于位线101顶部。
具体地，由于采用沉积工艺形成顶层填充层105时，顶层填充层105表面与凹孔15中心轴线对应的地方具有第二凹槽17，通过对顶层填充层105进行平坦化处理，以去除第二凹槽17，使得剩余的顶层填充层105表面较为平坦，参考图7，在后续采用第三刻蚀工艺对基础填充层进行刻蚀至露出位线101顶部时，有利于使得剩余的顶层填充层105和剩余的底层填充层104共同组成的顶面c较为平坦，即减缓顶面c上各处与基底100之间的距离的差异。
在其他实施例中，也可以不对顶层填充层进行平坦化处理，直接采用第三刻蚀工艺对顶层填充层和底层填充层进行刻蚀至露出为位线顶部，通过调节顶层填充层和底层填充层中掺杂元素的掺杂浓度的差值，以获得最终顶部形貌较为平坦的电容接触插塞。
本实施例中，采用第三刻蚀工艺对剩余的顶层填充层105和底层填充层104进行刻蚀至露出位于位线101顶部的绝缘层102，其中，位于位线101顶部的绝缘层102为刻蚀停止点。在其他实施例中，当位于位线顶部的绝缘层被去除时，位线顶部为第三刻蚀工艺的刻蚀停止点。
由于沉积工艺引起的工艺误差，在垂直于基底100表面的方向上，在不同基底100上形成的第一填充层113和基础填充层的厚度有差异，即每个基底100上高于位线101顶部的第一填充层和基础填充层的总厚度不一样。但每个基底100上形成的位线101和位于位线101上的绝缘层102的厚度是严格规定一致的，因而进行第三刻蚀工艺时，以位于位线101顶部的绝缘层102为刻蚀停止点时，可以使得每个基底100上剩余的底层填充层104和剩余的顶层填充层105的总厚度一样。因而，后续进行第二刻蚀工艺时，控制刻蚀时间相同，不同基底100中均能获得顶部形貌较平坦的电容接触插塞。
此外，在其他实施例中，可以对顶层填充层和底层填充层均进行平坦化处理，保证剩余的底层填充层位于位线顶部，使得进行第三刻蚀工艺时，处于位线顶部的绝缘层或位线顶部可以作为刻蚀停止点即可。
参考图7至图9，采用第二刻蚀工艺对第一填充层113和至少部分基础填充层进行刻蚀的过程中，第二缝隙16(参考图5)被去除，有利于保证后续形成的电容接触插塞中没有空隙，从而有利于保证电容接触插塞具有良好的导电性。
具体地，本实施例中，采用第二刻蚀工艺对第一填充层113、剩余的顶层填充层105和剩余的底层填充层104进行刻蚀。在其他实施例中，在形成顶层填充层之后，可以直接采用第二刻蚀工艺对第一填充层、顶层填充层和顶层填充层进行刻蚀。
进一步地，在垂直于基底100且沿基底100指向位线101的方向上，第二刻蚀工艺对基础填充层的刻蚀速率逐层减小，即第二刻蚀工艺对剩余的底层填充层104的刻蚀速率大于对剩余的顶层填充层105的速率。此外，本实施例中，第三刻蚀工艺与第二刻蚀工艺的工艺参数相同。在其他实施例中，第三刻蚀工艺与第二刻蚀工艺的工艺参数也可以不同。
继续参考图7至图9，本实施例中，采用第二刻蚀工艺对第一填充层113、剩余的顶层填充层105和剩余的底层填充层104进行刻蚀的过程中，在电容接触孔11(参考图1)中会形成刻蚀曲面，其中，在平行于基底100且沿第一缝隙12(参考图2)指向电容接触孔11侧壁的方向上，刻蚀曲面上各点处的斜率逐渐增大。
具体地，刻蚀曲面为第二刻蚀工艺中刻蚀物质与第一填充层113和至少部分基础填充层相接触的表面。因为在垂直于基底100且沿基底100指向位线101的方向上，第二刻蚀工艺对基础填充层的刻蚀速率逐层减小，所以，随着第二刻蚀工艺的进行，在平行于基底100且沿第一缝隙12指向电容接触孔11侧壁的方向上，刻蚀曲面上各点的斜率逐渐增大的趋势减缓，有利于最终获得顶部形貌较为平坦的电容接触插塞106。
进一步地，参考图7所示的刻蚀时刻，点E为此时刻蚀曲面上剩余的底层填充层104与剩余的顶层填充层105的交界点；参考图8所示的刻蚀时刻，点F为此时刻蚀曲面上剩余的底层填充层104与剩余的顶层填充层105的交界点，需要说明的是，点E和点F为刻蚀曲面上不同刻蚀时刻相似位置所对应的点。结合参考图7和图8可知，点F的斜率小于点E的斜率，则随着第二刻蚀工艺的进行，刻蚀曲面上各点的斜率逐渐增大的趋势减缓。
本实施例中，采用第二刻蚀工艺对第一填充层113、剩余的顶层填充层105和至少部分剩余的底层填充层104进行刻蚀，目的是在电容接触孔中形成电容接触插塞106。
具体地，剩余的第一填充层113和剩余的底层填充层104共同组成电容接触插塞106。此外，电容接触插塞106远离基底100的顶面与基底100表面平行，便于后续在电容接触插塞106上形成其他导电结构，且有利于降低电容接触插塞106与其他导电结构之间的接触电阻，并有利于提高半导体结构的良率。在其他实施例中，通过调节底层填充层和顶层填充层中掺杂元素的掺杂浓度的差值，电容接触插塞也可以只由剩余的第一填充层构成，或者，电容接触插塞也可以由剩余的第一填充层、剩余的底层填充层和剩余的顶层填充层共同构成。
进一步地，在垂直于基底100表面的方向上，电容接触插塞106的厚度与位线101的高度的比值范围为10％～80％。在一个例子中，电容接触插塞106的厚度与位线101的高度的比值为30％。
本实施例中，通过控制第一填充层113、底层填充层104和顶层填充层105中的掺杂元素的掺杂浓度逐层减小，使得后续通过刻蚀工艺形成电容接触插塞106时，可以获得顶部形貌较为平坦且内部没有空隙的电容接触插塞106，从而有利于提高电容接触插塞106自身的导电性和降低电容接触插塞106与其他导电结构之间的接触电阻，从而有利于提高半导体结构的良率。
本发明第二实施例还提供一种半导体结构的制作方法，该实施例与前述实施例大致相同，主要区别在于形成的基础填充层的层数不同。以下将结合附图对本发明第二实施例提供的半导体结构的制作方法进行详细说明，需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细描述，在此不再赘述。
图10至图13为本实施例提供的半导体结构的制作方法各步骤对应的剖面结构示意图。
参考图10，在第一填充层113表面依次堆叠形成三层基础填充层，距离基底100最远的基础填充层填充满剩余的电容接触孔。
具体地，在垂直于基底200且沿基底200指向位线201的方向上，三层基础填充层依次为底层填充层204、中间填充层205和顶层填充层206。其中，底层填充层204、中间填充层205和顶层填充层206中掺杂元素的掺杂浓度逐层减小。因而，本实施例中，采用沉积工艺形成三层基础填充层时，在沉积过程中，通入具有掺杂元素的气体，在垂直于基底200且沿基底200指向位线201的方向上，用于形成基础填充层的气体的气体流量逐层减小。
本实施例中，位于电容接触孔中的底层填充层204围成第一凹孔，部分中间填充层205位于第一凹孔中，且位于第一凹孔中的中间填充层205围成第二凹孔。顶层填充层206填充满第二凹孔，且顶层填充层206内具有第二缝隙26，且顶层填充层206表面与第二缝隙26中心轴线对应的地方还具有第二凹槽27。
其中，形成底层填充层204、中间填充层205和顶层填充层206的工艺包括化学气相沉积工艺或原子层沉积工艺。
参考图10至图13，采用第二刻蚀工艺，对第一填充层213和至少部分基础填充层进行刻蚀的过程中，第二缝隙26被去除，有利于保证后续形成的电容接触插塞207中没有空隙，从而有利于保证电容接触插塞207具有良好的导电性。
参考图11，对应第二刻蚀工艺进行至第一时刻，此时剩余的底层填充层204、剩余的中间填充层205和剩余的顶层填充层206共同构成第一顶面d；参考图12，对应第二刻蚀工艺进行至第二时刻，此时剩余的底层填充层204、剩余的中间填充层205和剩余的顶层填充层206共同构成第二顶面e。结合参考图11和图12，第一顶面d的凹陷程度大于第二顶面e的凹陷程度。
可见，采用第二刻蚀工艺对第一填充层213、底层填充层204、中间填充层205和顶层填充层206进行刻蚀的过程中，在电容接触孔中会形成刻蚀曲面。具体地，刻蚀曲面为第二刻蚀工艺中刻蚀物质与第一填充层213和至少部分基础填充层相接触的表面。因为在垂直于基底200且沿基底200指向位线201的方向上，第二刻蚀工艺对基础填充层的刻蚀速率逐层减小，所以，随着第二刻蚀工艺的进行，在平行于基底200且沿第一缝隙指向电容接触孔侧壁的方向上，刻蚀曲面上各点的斜率逐渐增大的趋势减缓，有利于最终获得顶部形貌较为平坦的电容接触插塞207。
参考图13，剩余的第一填充层213和剩余的第三底层填充层204共同组成电容接触插塞207。此外，电容接触插207远离基底200的顶面与基底200表面平行，便于后续在电容接触插塞207上形成其他导电结构，且有利于降低电容接触插塞207与其他导电结构之间的接触电阻，且有利于提高半导体结构的良率。
在其他实施例中，通过调节底层填充层、中间填充层和顶层填充层中掺杂元素的掺杂浓度的差值，电容接触插塞也可以只由剩余的第一填充层构成；或者，电容接触插塞也可以由剩余的第一填充层、剩余的底层填充层和剩余的中间填充层共同构成；或者，电容接触插塞也可以由剩余的第一填充层、剩余的底层填充层、剩余的中间填充层和剩余的顶层填充层共同构成。
相应地，本发明第三实施例还提供一种半导体结构，该半导体结构由上述任一实施例提供的半导体结构的制作方法制成。
参考图9，半导体结构包括：基底100，基底100上具有多条相互分立的位线101，相邻位线101之间具有电容接触孔；电容接触插塞106，电容接触插塞106位于电容接触孔底部，电容接触插塞106由第一填充层113和基础填充层构成。本实施例中，基础填充层为上述实施例中的底层填充层104，在其他实施例中，基础填充层也可以为至少两层的叠层结构。
具体地，第一填充层113顶部表面存在孔洞，底层填充层104填充第一填充层113顶部表面的孔洞，有利于保证电容接触插塞106中没有空隙，且电容接触插塞106的顶部形貌较为平坦。在其他实施例中，电容接触插塞可以只由第一填充层构成。
进一步地，电容接触插塞106远离基底100的顶面与基底100表面平行，便于后续在电容接触插塞106上形成其他导电结构，且有利于降低电容接触插塞106与其他导电结构之间的接触电阻，并有利于提高半导体结构的良率。
此外，第一填充层113和底层填充层104均为具有掺杂元素的硅材料层，且第一填充层113中掺杂元素的掺杂浓度大于底层填充层104中掺杂元素的掺杂浓度。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (17)
1.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底上具有多个相互分立的位线，相邻所述位线之间具有电容接触孔；
形成填充满所述电容接触孔的填充膜，且所述填充膜内具有缝隙区域；
采用第一刻蚀工艺，对所述填充膜进行刻蚀以打开所述缝隙区域，剩余的所述填充膜作为第一填充层，剩余的所述缝隙区域作为位于所述第一填充层内的第一缝隙，所述第一填充层具有连接所述第一缝隙以及所述电容接触孔侧壁的顶面，且在沿所述第一缝隙指向所述电容接触孔侧壁的方向上，所述顶面与所述基底之间的距离逐渐增大；
在所述第一填充层表面依次堆叠形成至少两层基础填充层，距离所述基底最远的所述基础填充层填充满剩余所述电容接触孔；
在垂直于所述基底且沿所述基底指向所述位线的方向上，所述基础填充层的掺杂浓度逐层减小；
采用第二刻蚀工艺，对所述第一填充层和至少部分所述基础填充层进行刻蚀，以形成电容接触插塞。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述电容接触插塞远离所述基底的顶面与所述基底表面平行。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一填充层仅位于所述电容接触孔的底部和部分侧壁上。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述第一填充层表面依次堆叠形成至少两层基础填充层的工艺步骤包括：形成底层填充层，所述底层填充层填充满所述第一缝隙，位于所述电容接触孔中的所述底层填充层围成凹孔；形成顶层填充层，所述顶层填充层填充满所述凹孔，且所述顶层填充层内具有第二缝隙。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述基础填充层为具有掺杂元素的硅材料层，相邻所述基础填充层中所述掺杂元素的掺杂浓度的差值不高于200atom/cm3。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，采用沉积工艺形成所述基础填充层，且在沉积过程中，通入具有所述掺杂元素的气体，在垂直于所述基底且沿所述基底指向所述位线的方向上，用于形成所述基础填充层的所述气体的气体流量逐层减小。
7.根据权利要求4所述的半导体结构的制作方法，其特征在于，采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀的过程中，所述第二缝隙被去除。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀的过程中，在垂直于所述基底且沿所述基底指向所述位线的方向上，所述第二刻蚀工艺对所述基础填充层的刻蚀速率逐层减小。
9.根据权利要求8所述的半导体结构的制作方法，其特征在于，采用所述第二刻蚀工艺，对所述第一填充层、所述顶层填充层和至少部分所述底层填充层进行刻蚀，以形成所述电容接触插塞。
10.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述基础填充层还位于所述位线顶部；在所述第一填充层表面依次堆叠形成至少两层基础填充层之后，在采用所述第二刻蚀工艺对所述第一填充层和至少部分所述基础填充层进行刻蚀之前，还包括：
采用第三刻蚀工艺，对所述基础填充层进行刻蚀至露出所述位线顶部。
11.根据权利要求10所述的半导体结构的制作方法，其特征在于，在采用所述第三刻蚀工艺对所述基础填充层进行刻蚀之前，还包括：对所述基础填充层进行平坦化处理，且剩余的所述基础填充层位于所述位线顶部。
12.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一填充层为具有掺杂元素的硅材料层，且所述第一填充层中所述掺杂元素的掺杂浓度大于所述基础填充层中所述掺杂元素的掺杂浓度。
13.根据权利要求12所述的半导体结构的制作方法，其特征在于，采用沉积工艺形成所述填充膜和所述基础填充层，且在沉积过程中，通入具有所述掺杂元素的气体，用于形成所述填充膜时的所述气体的气体流量为第一气体流量，用于形成所述基础填充层时的所述气体的气体流量为第二气体流量，所述第一气体流量大于所述第二气体流量。
14.一种半导体结构，其特征在于，所述半导体结构由如权利要求1-13任一项所述的半导体结构的制作方法制备而成，所述半导体结构包括：
基底，所述基底上具有多条相互分立的位线，相邻所述位线之间具有电容接触孔；
电容接触插塞，所述电容接触插塞位于所述电容接触孔底部，所述电容接触插塞由第一填充层构成或者所述电容接触插塞由第一填充层和基础填充层构成。
15.根据权利要求14所述的半导体结构，其特征在于，所述电容接触插塞远离所述基底的顶面与所述基底表面平行。
16.根据权利要求14所述的半导体结构，其特征在于，所述电容接触插塞由所述第一填充层和所述基础填充层构成，所述第一填充层顶部表面存在孔洞，所述基础填充层填充所述第一填充层顶部表面的孔洞。
17.根据权利要求16所述的半导体结构，其特征在于，所述第一填充层和所述基础填充层均为具有掺杂元素的硅材料层，且所述第一填充层中所述掺杂元素的掺杂浓度大于所述基础填充层中所述掺杂元素的掺杂浓度。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110049125.3A CN112864097B (zh) | 2021-01-14 | 2021-01-14 | 半导体结构及其制作方法 |
| PCT/CN2021/107898 WO2022151697A1 (zh) | 2021-01-14 | 2021-07-22 | 半导体结构及其制作方法 |
| US17/456,850 US20220223597A1 (en) | 2021-01-14 | 2021-11-29 | Semiconductor structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110049125.3A CN112864097B (zh) | 2021-01-14 | 2021-01-14 | 半导体结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112864097A CN112864097A (zh) | 2021-05-28 |
| CN112864097B true CN112864097B (zh) | 2022-06-24 |
Family
ID=76005921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110049125.3A Active CN112864097B (zh) | 2021-01-14 | 2021-01-14 | 半导体结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112864097B (zh) |
| WO (1) | WO2022151697A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112864097B (zh) * | 2021-01-14 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| CN113611661B (zh) * | 2021-08-02 | 2023-06-13 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN116133372A (zh) * | 2021-08-19 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2298313A (en) * | 1995-02-27 | 1996-08-28 | Hyundai Electronics Ind | Method for fabricating capacitors for a semiconductor device |
| TW416143B (en) * | 1999-07-23 | 2000-12-21 | Taiwan Semiconductor Mfg | Manufacturing method for capacitor contact node of integrated circuit |
| CN1992163A (zh) * | 2005-12-27 | 2007-07-04 | 海力士半导体有限公司 | 制造半导体器件中的电容器的方法 |
| KR20070098319A (ko) * | 2006-03-31 | 2007-10-05 | 주식회사 하이닉스반도체 | 질화막―산화막―질화막 구조의 스페이서를 갖는반도체소자 및 그의 제조 방법 |
| KR20080085557A (ko) * | 2007-03-20 | 2008-09-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN102569426A (zh) * | 2010-12-21 | 2012-07-11 | 上海华虹Nec电子有限公司 | Pn结电压控制变容器及其制备方法 |
| CN109860178A (zh) * | 2017-11-30 | 2019-06-07 | 英特尔公司 | 用于先进的集成电路结构制造的栅极线插塞结构 |
| CN211788963U (zh) * | 2019-10-11 | 2020-10-27 | 长鑫存储技术有限公司 | 接触结构及半导体器件结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101046727B1 (ko) * | 2009-11-30 | 2011-07-05 | 주식회사 하이닉스반도체 | 반도체장치의 매립게이트 제조 방법 |
| KR101981724B1 (ko) * | 2012-04-18 | 2019-05-23 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR101910500B1 (ko) * | 2012-07-04 | 2018-10-22 | 에스케이하이닉스 주식회사 | 수직채널트랜지스터를 구비한 반도체장치 및 그 제조 방법 |
| KR102001511B1 (ko) * | 2012-12-26 | 2019-07-19 | 에스케이하이닉스 주식회사 | 에어갭을 구비한 반도체장치 및 그 제조 방법 |
| CN108933136B (zh) * | 2018-08-22 | 2023-09-26 | 长鑫存储技术有限公司 | 半导体结构、存储器结构及其制备方法 |
| CN110718532B (zh) * | 2018-10-09 | 2021-09-28 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN111106095A (zh) * | 2018-10-29 | 2020-05-05 | 长鑫存储技术有限公司 | 沟槽及其形成方法、电容器的制备方法及电容器 |
| CN112864097B (zh) * | 2021-01-14 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
-
2021
- 2021-01-14 CN CN202110049125.3A patent/CN112864097B/zh active Active
- 2021-07-22 WO PCT/CN2021/107898 patent/WO2022151697A1/zh active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2298313A (en) * | 1995-02-27 | 1996-08-28 | Hyundai Electronics Ind | Method for fabricating capacitors for a semiconductor device |
| TW416143B (en) * | 1999-07-23 | 2000-12-21 | Taiwan Semiconductor Mfg | Manufacturing method for capacitor contact node of integrated circuit |
| CN1992163A (zh) * | 2005-12-27 | 2007-07-04 | 海力士半导体有限公司 | 制造半导体器件中的电容器的方法 |
| KR20070098319A (ko) * | 2006-03-31 | 2007-10-05 | 주식회사 하이닉스반도체 | 질화막―산화막―질화막 구조의 스페이서를 갖는반도체소자 및 그의 제조 방법 |
| KR20080085557A (ko) * | 2007-03-20 | 2008-09-24 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| CN102569426A (zh) * | 2010-12-21 | 2012-07-11 | 上海华虹Nec电子有限公司 | Pn结电压控制变容器及其制备方法 |
| CN109860178A (zh) * | 2017-11-30 | 2019-06-07 | 英特尔公司 | 用于先进的集成电路结构制造的栅极线插塞结构 |
| CN211788963U (zh) * | 2019-10-11 | 2020-10-27 | 长鑫存储技术有限公司 | 接触结构及半导体器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112864097A (zh) | 2021-05-28 |
| WO2022151697A1 (zh) | 2022-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112864097B (zh) | 半导体结构及其制作方法 | |
| US10224240B1 (en) | Distortion reduction of memory openings in a multi-tier memory device through thermal cycle control | |
| US8470684B2 (en) | Suppression of diffusion in epitaxial buried plate for deep trenches | |
| US10957647B2 (en) | Integrated circuit devices including a boron-containing insulating pattern | |
| US8227311B2 (en) | Method of forming enhanced capacitance trench capacitor | |
| US10991699B2 (en) | Semiconductor memory devices | |
| EP3375016A1 (en) | Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof | |
| CN113035872B (zh) | 半导体结构及其制作方法 | |
| US11171150B2 (en) | Three-dimensional memory device containing a channel connection strap and method for making the same | |
| KR20180047777A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20210265372A1 (en) | Three-dimensional memory device including molybdenum word lines and metal oxide spacers and method of making the same | |
| US9659866B1 (en) | Three-dimensional memory structures with low source line resistance | |
| CN208189569U (zh) | 晶体管结构及存储器结构 | |
| CN114512446A (zh) | 电容器及其制备方法 | |
| US6770526B2 (en) | Silicon nitride island formation for increased capacitance | |
| US7943474B2 (en) | EDRAM including metal plates | |
| US6486025B1 (en) | Methods for forming memory cell structures | |
| US20210143158A1 (en) | Semiconductor device and method of fabricating the same | |
| US20220223597A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20220336465A1 (en) | Integrated circuit device | |
| US11901187B2 (en) | Semiconductor device including hard mask structure with repeating spin-on hard mask layers | |
| US11024645B2 (en) | Three-dimensional memory device containing a silicon nitride ring in an opening in a memory film and method of making the same | |
| CN113496954B (zh) | 存储器的形成方法及存储器 | |
| CN114188282B (zh) | 半导体器件及其制备方法 | |
| US20240172426A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |