CN1992163A - 制造半导体器件中的电容器的方法 - Google Patents

制造半导体器件中的电容器的方法 Download PDF

Info

Publication number
CN1992163A
CN1992163A CNA2006101498575A CN200610149857A CN1992163A CN 1992163 A CN1992163 A CN 1992163A CN A2006101498575 A CNA2006101498575 A CN A2006101498575A CN 200610149857 A CN200610149857 A CN 200610149857A CN 1992163 A CN1992163 A CN 1992163A
Authority
CN
China
Prior art keywords
metal
source
storage node
insulating barrier
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101498575A
Other languages
English (en)
Other versions
CN100490061C (zh
Inventor
廉胜振
吉德信
金珍赫
朴基善
宋翰相
卢载盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1992163A publication Critical patent/CN1992163A/zh
Application granted granted Critical
Publication of CN100490061C publication Critical patent/CN100490061C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种制造半导体器件中的电容器的方法。该方法包括在衬底上形成绝缘层；将金属源铺填到绝缘层上以改变绝缘层的表面特性，从而改善金属基材料对绝缘层表面的附着性；在铺填的绝缘层上形成包含金属基材料的存储节点；和随后在金属基存储节点上顺序形成介电层和平板电极。

Description

制造半导体器件中的电容器的方法
相关申请
本申请基于并要求享有在2005年12月27日提交韩国专利局的韩国专利申请第KR 2005-0130441号的优选权，该申请的全部内容通过引用并入本文。
技术领域
本发明涉及制造半导体器件的方法，具体涉及制造半导体器件中的电容器的方法。
背景技术
随着半导体器件正变得高度集成，因此确保所需电容水平变得困难。为了确保所需的电容水平，需要减少介电层的厚度或者有必要使用高K介电层。
目前，在亚80nm动态随机存储器(DRAM)中，通常使用二氧化铪(HfO2)层和氧化铝(Al2O3)层的堆叠结构来增加介电电容而不增加漏电流。但是，难于获得小于12的等效氧化物厚度。对于在亚60nm DRAM中的电容器而言，等效氧化物厚度需要小于8，因此，通常需要采用钌(Ru)、铂(pt)和铱(Ir)的金属电极以及具有高介电常数的介电材料。
图1是表示制造半导体器件中电容器的传统方法的截面图。
如图所示，层间绝缘层12形成在衬底11上，存储节点接触塞13被埋入层间绝缘层12中，使得存储节点接触塞13与衬底11的各个部分接触。构成DRAM所必需的器件隔离区、字线和位线可以在存储节点接触塞13形成之前形成。
在存储节点接触塞13上形成蚀刻停止层14和存储节点氧化物层15。顺序蚀刻存储节点氧化物层15和蚀刻停止层14以形成暴露各个存储节点塞13的存储节点孔16。在存储节点氧化物层15上和在存储节点孔16的侧壁上形成存储节点17，并且与暴露在存储节点孔16的下方的存储节点塞13接触。存储节点17由钌(Ru)形成。
图2A和2B是说明与图1所示方法相关的缺陷的透射电子显微镜法(TEM)显微图。使用相同的附图标记表示与图1中所述相同的元件。
如图所示，利用原子层沉积法(ALD)在存储节点氧化物层15上和在存储节点孔16的侧壁上沉积Ru层作为存储节点17。由于原料更倾向于附着在已经沉积Ru层的区域，因此Ru层可以在特定区域上积累，产生如图2B中由标记字母“A”表示的Ru岛。而且，如图2A中标记字母“B”所示，Ru层在存储节点17的底部上常常沉积不均匀，并且有时沉积不连续。
在金属例如Ru被用作存储节点材料的情况下，可能难以实施相关的处理。例如，在Ru作为存储节点材料的亚60nm器件中，存储节点接触孔的临界尺寸(CD)需要小于100nm并且所需的深宽比是20∶1或更大。除了这种困难的加工条件之外，对于上述具有高深宽比的接触孔的阶梯覆盖(step coverage)的要求水平需要大于90％，并且需要沉积几乎没有杂质的特定金属。
为了满足上述条件，已经进行许多研究以发展结合ALD的方法。但是，目前ALD法遇到的困难在于，在初始的几百个循环期间存储节点材料几乎不沉积在存储节点氧化层上。亦即，目前使用的ALD法具有长的潜伏周期，化学气相沉积法(CVD)通常具有类似的缺陷。在几百个循环之后，存储节点材料层(例如Ru)在存储节点氧化层的整个表面上形成，然后存储节点材料以每个循环0.8的正常沉积速率沉积。
如上所述，即使发生沉积，源材料很可能附着在已经沉积Ru的区域并连续积累，产生Ru沉积岛，如图1中附图标记17A所示。结果，可能增加粗糙度并且不能均匀形成存储节点。
另外，源材料可能达不到具有高深宽比的存储节点的底部，因此在存储节点的底部上沉积存储节点材料(例如Ru)可能花费比在其它部位上更长的时间。这种延长的沉积时间可使得难以获得期望的阶梯覆盖水平。
更具体而言，存储节点氧化物层具有-OH基并因此是亲水性的。因此，Ru源材料例如二(乙基环戊二烯基)钌[Ru(EtCp)2]、尤其是Cp族，几乎不附着于存储节点氧化物层。结果，存储节点可生长为岛状。
对利用金属例如Ru形成存储节点的ALD法使用等离子体可以改善长的潜伏周期。但是，对ALD法的等离子体实施可能增加循环周期，这种增加的循环周期可进一步减少器件的产量。
此外，由于沉积在存储节点氧化层上的Ru层的附着性差，因此在后续加工期间可能发生剥落事件，而造成各种缺陷。
发明内容
本发明提供制造半导体器件中的电容器的方法，当形成存储节点时，该方法适合于改善阶梯覆盖特性，同时减少潜伏循环周期。
根据本发明的一个方面，提供一种制造半导体器件中的电容器的方法，包括：在衬底上形成绝缘层；将金属源铺填(flushing)在绝缘层上以改变绝缘层的表面特性，从而改善金属基材料对绝缘层表面的附着性；在铺填的绝缘层上形成包含金属基材料的存储节点；和随后在金属基存储节点上顺序形成介电层和平板电极。
根据本发明的另一方面，提供一种制造半导体器件中的电容器的方法，包括：在衬底上形成具有亲水性表面的绝缘层；将金属源铺填在绝缘层上以改变绝缘层亲水性表面的特性，从而改善金属基材料对绝缘层表面的附着性；在铺填的绝缘层上形成包含金属基材料的存储节点；和随后在金属基存储节点上顺序形成介电层和平板电极。
本发明的其它特性和优点将在下面的说明中部分说明，并根据该说明而变得明显，或者可以从本发明的其它特性和优点将部分变得明显，或者可以通过实施本发明而理解本发明的实施中学习。本发明的特性和优点将利用所述权利要求中具体指出的元件和组合而实现和获得。
应该理解的是，前述一般说明和下面的详细说明均是示例性和解释性的，并且是用于对所要求的本发明提供进一步的解释。
附图说明
根据以下结合附图的示例性实施方案的描述将更好地理解本发明的上述和其它特性，其中：
图1是说明半导体器件的传统电容器结构的截面图；
图2A和2B是说明与传统制造方法相关的缺陷的透射电子显微镜法(TEM)的显微图；
图3A-3F是说明根据本发明实施方案的制造半导体器件中电容器的方法的截面图；
图4A-4C是说明通过根据本发明实施方案的制造方法实现的改进的TEM显微图。
具体实施方式
下文中，将参考附图详细描述本发明的示例性实施方案。
图3A-3F是说明根据本发明实施方案的制造半导体器件中电容器的方法的截面图。
参考图3A，层间绝缘层32形成在衬底31上，存储节点接触插塞33形成在层间绝缘层32中并且与衬底31的特定部分接触。虽然没有图解说明，但是在存储节点接触插塞33形成之前，形成构成DRAM所必需的器件隔离区、位线和字线。
存储节点接触插塞33包括多晶硅、钨或钛。图3A的部分(a)说明当存储节点接触插塞33包括多晶硅或钨的情况，而图3A的部分(b)说明当存储节点接触插塞33包括钛的情况。例如，如图3A的部分(a)所示，当在该插塞材料上实施回蚀刻过程时，使插塞材料凹陷一定深度，可以在凹陷的插塞材料33A上形成硅化钛层33B，从而形成欧姆接触。
在存储节点接触插塞33和层间绝缘层32上形成蚀刻停止层34和第一存储节点层35。第一存储节点层35包括氧化物基材料。第一存储节点层35提供用于形成圆柱形存储节点的孔，并且由于具有-OH端基而是亲水性的。蚀刻停止层34用作蚀刻阻挡层以防止当蚀刻第一存储节点层35时蚀刻底部结构。顺序蚀刻第一存储节点层35和蚀刻停止层34，以形成暴露存储节点接触插塞33的存储节点孔36。
参考图3B，在上述衬底结构的上述全部表面上实施金属源铺填过程，以改善亲水性的第一存储节点层35的特性。在此，经过金属源铺填处理的第一存储节点层35将被称为“第二存储节点层”并且用附图标记35A表示。
铺填处理是在CVD或ALD腔内随后形成存储节点之前实施的预处理。更具体而言，铺填处理在约100℃-约500℃下进行约1秒-约500秒。铺填处理可以连续进行约1秒-约500秒，或者间断进行多次，每一次持续几秒，通过分割约1秒-约500秒的全部实施周期来确定。
用于铺填处理的金属源包括金属基有机源。金属选自钛(Ti)、钽(Ta)、铌(Nb)、钒(V)、锆(Zr)和铪(Hf)。更具体而言，金属源包括Ti前体源、Ta前体源、HfCl4、TiCl4或AlCl3。Ti前体源选自四(乙基甲基氨基)钛(TEMAT)、四(二甲基氨基)钛(TDMAT)、四(二乙基氨基)钛(TDEAT)和四异丙氧基钛(TTIP)，Ta前体源选自TBTEMT、Ta(N(C2H5)CH3)5(PEMATa)和聚对苯二甲酸乙二酯(PET)。
在亲水性第一存储节点层35上实施金属源铺填引起第一存储节点层35特性的改变，使得金属可以容易地附着于所产生的第二存储节点层35A。结果，后续存储节点的源材料(例如Ru)可以容易地被吸附在第二存储节点层35A上，因此，存储节点可以均匀地形成而没有潜伏周期。
根据用于铺填处理的金属源，金属元素可以保留在第二存储节点层35A和包括Ru的存储节点之间的界面上。但是，保留的金属元素可以通过在圆柱形存储节点形成之后的清洗处理来去除。因此保留的金属元素不影响后续电容器的性能。而且，如果考虑到将在存储节点形成后形成的介电材料而利用金属源来实施铺填处理，则可以使用所选择的金属源，而不用考虑在圆柱形存储节点形成之后去除残留物。
参考图3C，在通过铺填处理而具有改变的表面特性的第二存储节点层35A上形成导电层37。导电层37包括Ru、铂(Pt)或铱(Ir)。
导电层37通过采用下列方法之一来形成：原子层沉积(ALD)法、等离子体增强原子层沉积(PEALD)法、ALD和化学气相沉积(CVD)的组合方法、具有等离子体处理的ALD法和循环CVD法。
典型的ALD法包括供应源气体、清除未反应的源气体、供应反应气体和清除未反应的反应气体的单元循环，这种单元循环重复一定的次数。
至于ALD和CVD的组合方法，同时供应源气体和反应气体，CVD反应在短时期内进行。之后，进行清除操作，然后进行退火处理同时仅供应反应气体。
至于具有等离子体处理的ALD，在上述典型的ALD步骤中，实施等离子体处理同时仅供应反应气体。等离子体处理在下列条件下实施：等离子体功率为约10W-约1500W，温度为约150℃-约500℃。对于等离子体处理，反应气体选自O2、NH3、N2O、N2H4、(CH3)2NH2、H2及其组合。
循环CVD是将典型ALD法中的清除时间减少到约为0的一种方法。更具体而言，CVD反应可以在ALD步骤的每一个结束间隔中发生，因此循环时间可以被缩短并且可以提高沉积速率。虽然连续供应反应气体和间断供应源气体，但是当供应源气体时利用CVD法发生沉积。
在上述循环CVD法中，当供应反应气体时，可以使用等离子体。当与典型的ALD或PEALD法相比较时，循环时间可以被缩短，并且由于周期性采用CVD法，因此可以增加薄膜的沉积速率。由于循环CVD法包括在单元循环内去除已反应材料的步骤，因此沉积薄膜的特性要好于通过典型CVD法沉积的薄膜的特性。
在形成导电层37后，可以在每一个循环中的ALD法之后附加实施等离子体处理，以改进薄膜例如导电层37的特性。
参考图3D，实施隔离过程以隔离导电层37，从而在存储节点孔36内形成上述圆柱形存储节点37A。通过采用化学机械抛光(CMP)过程或回蚀刻过程来实施隔离过程，其移除位于第二存储节点层35A上的部分导电层37，但是保留了在存储节点孔36中的部分导电层37。
由于包括抛光剂和在隔离过程中产生的蚀刻颗粒的杂质可以附着于圆柱形存储节点37A，因此可以首先将具有良好阶梯覆盖特性的光刻胶填入存储节点孔36中，然后实施隔离过程以暴露第二存储节点层35A。之后，实施灰化过程以移除光刻胶层。
参考图3E，第二存储节点层35A经过湿蚀刻过程，更具体而言是完全浸出过程，以暴露存储节点37A的内壁和外壁。完全浸出过程使用Hf溶液，并且不蚀刻在第二存储节点层35A下方的蚀刻停止层34，这是因为蚀刻停止层34包括在湿蚀刻过程中对氧化物基第二存储节点层35A具有高蚀刻选择性的氮化硅材料。
参考图3F，在存储节点37A上顺序形成介电层38和平板电极39。介电层38包括选自下列材料的单层或多层：、Al2O3、ZrO2、La2O3、Ta2O5、TiO2、BaSrTiO3(BST)、SrTiO3、PZT、BLT、SPT和Bi2Ti2O7。
介电层38包含利用溅射法、CVD法或ALD法获得的混合物层例如HfxAlyOz。在介电层38是形成在复杂结构中的情况下，ALD法的单元循环限定如下：[(Hf/N2/O3/N2)m(Al/N2/O3/N2)n]，其中m和n小于约10。
还可以通过实施使用等离子体的PECVD法获得混合物层，在ALD步骤中，供应O3气体的步骤被供应用作等离子体的O2气体的步骤所取代。
在介电层38形成之后，利用O2气体、O3气体或O2等离子体在约200℃-约500℃下实施后处理。
平板电极39包括Ru、Pt或Ir。通过实施选自下列方法的一种方法来获得平板电极39：ALD法、PEALD法、ALD和CVD的组合方法、具有等离子体处理的ALD法和循环CVD法。
在平板电极39形成之后，可以在每一个循环中的ALD法之后附加实施等离子体处理，以改进薄膜即平板电极39的特性。
图4A-4C是说明通过根据本发明实施方案的制造方法实现的改进的透射电子显微镜法(TEM)的显微图。
参考图4A，被分成顶部、中部和底部的存储节点的截面图表明，形成了具有均匀厚度的存储节点。利用TBTEMT通过铺填处理实现均匀厚度的存储节点，因此可以获得改善的阶梯覆盖特性的存储节点。
参考图4B和4C，示出圆柱形存储节点及其截面图。阶梯覆盖特性的水平约为100％。
如上所述，在存储节点孔形成之后，在形成存储节点之前利用金属在具有亲水性表面的存储节点层上实施铺填处理，以改善存储节点层的表面特性。
因此，在形成包括Ru的存储节点的ALD法中，源材料可以容易地附着在存储节点层上。结果，可以形成具有均匀厚度的存储节点，并且可提供具有优异阶梯覆盖特性的存储节点材料(例如Ru)薄膜，而不减少产量。根据经过铺填处理的源材料，通常是金属基材料的源材料保留在包括氧化物基材料的存储节点层和包括Ru的存储节点之间的界面上。这种源材料残留物可以通过在圆柱形存储节点形成之后的清洗过程来去除，因此不影响电容器特性。
虽然在示例性实施方案中举例说明了圆柱形存储节点，但是存储节点可以形成为其它的结构例如凹陷结构。
基于本发明的示例性实施方案，当制造特征尺寸小于约60nm的DRAM电容器时，可以减少包括Ru的存储节点的潜伏周期，并且可以改善存储节点的阶梯覆盖特性。结果，可以改善器件的产量和器件特性，并且还可以改善附着特性，由此减少在后续电容器形成过程中缺陷的产生。这种效果提供了电容器制造工艺的稳定性，其进一步增加器件产量和成本效率。
虽然已经根据特定优选的实施方案描述了本发明，但是对本领域技术人员而言显而易见的是，可以在不偏离如所附的权利要求中限定的本发明精神和范围下做出各种变化和修改。

Claims (21)

1.一种制造半导体器件中的电容器的方法，包括：
在衬底上形成绝缘层；
将金属源铺填到绝缘层上以改变绝缘层的表面特性，从而改善金属基材料对绝缘层表面的附着性；
在铺填的绝缘层上形成包含金属基材料的存储节点；和
随后在金属基存储节点上顺序形成介电层和平板电极。
2.权利要求1的方法，其中铺填金属源在化学气相沉积(CVD)腔室和原子层沉积(ALD)腔室之一中实施。
3.权利要求2的方法，其中铺填金属源连续实施约1秒-约500秒，或者间断实施多次，每一次持续数秒，所持续的秒数通过对约1秒-约500秒的全部实施周期进行分割来确定。
4.权利要求3的方法，其中铺填金属源在约100℃-约500℃下实施。
5.权利要求1的方法，其中金属源包括金属基有机材料，所述金属基有机材料包括选自钛(Ti)、钽(Ta)、铌(Nb)、钒(V)、锆(Zr)和铪(Hf)的金属。
6.权利要求5的方法，其中金属源包括选自Ti前体源、Ta前体源、HfCl4、TiCl4和AlCl3中的一种，其中Ti前体源选自四(乙基甲基氨基)钛(TEMAT)、四(二甲基氨基)钛(TDMAT)、四(二乙基氨基)钛(TDEAT)和四异丙氧基钛(TTIP)，Ta前体源选自TBTEMT、Ta(N(C2H5)CH3)5(PEMATa)和聚对苯二甲酸乙二酯(PET)。
7.权利要求1的方法，还包括在绝缘层中形成孔。
8.权利要求1的方法，其中形成存储节点包括形成凹陷结构和圆柱形结构之一的金属基存储节点。
9.权利要求8的方法，其中金属基存储节点包括选自钌(Ru)、铂(Pt)和铱(Ir)中的一种。
10.权利要求1的方法，其中绝缘层包括具有亲水性表面的氧化物基层。
11.权利要求1的方法，其中平板电极包括选自Ru、Pt和Ir中的一种。
12.一种制造半导体器件中的电容器的方法，包括：
在衬底上形成具有亲水性表面的绝缘层；
将金属源铺填到绝缘层上以改变绝缘层亲水性表面的特性，从而改善金属基材料对绝缘层表面的附着性；
在铺填的绝缘层上形成包含金属基材料的存储节点；和
随后在金属基存储节点上顺序形成介电层和平板电极。
13.权利要求12的方法，其中铺填金属源在化学气相沉积(CVD)腔室和原子层沉积(ALD)腔室之一中实施。
14.权利要求13的方法，其中铺填金属源连续实施约1秒-约500秒，或者间断实施多次，每一次持续数秒，所持续的秒数通过对约1秒-约500秒的全部实施周期进行分割来确定。
15.权利要求14的方法，其中铺填金属源在约100℃-约500℃下实施。
16.权利要求12的方法，其中金属源包括金属基有机材料，所述金属基有机材料包括选自自钛(Ti)、钽(Ta)、铌(Nb)、钒(V)、锆(Zr)和铪(Hf)的金属。
17.权利要求16的方法，其中金属源包括选自Ti前体源、Ta前体源、HfCl4、TiCl4和AlCl3中的一种，其中Ti前体源选自四(乙基甲基氨基)钛(TEMAT)、四(二甲基氨基)钛(TDMAT)、四(二乙基氨基)钛(TDEAT)和四异丙氧基钛(TTIP)，Ta前体源选自TBTEMT、Ta(N(C2H5)CH3)5(PEMATa)和聚对苯二甲酸乙二酯(PET)。
18.权利要求12的方法，还包括在绝缘层中形成孔。
19.权利要求18的方法，其中绝缘层包括氧化物基材料。
20.权利要求12的方法，其中形成存储节点包括形成凹陷结构和圆柱形结构之一的金属基存储节点。
21.权利要求20的方法，其中金属基存储节点包括选自钌(Ru)、铂(Pt)和铱(Ir)中的一种。
CNB2006101498575A 2005-12-27 2006-10-27 制造半导体器件中的电容器的方法 Expired - Fee Related CN100490061C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050130441A KR100672766B1 (ko) 2005-12-27 2005-12-27 반도체 소자의 캐패시터 제조 방법
KR1020050130441 2005-12-27

Publications (2)

Publication Number Publication Date
CN1992163A true CN1992163A (zh) 2007-07-04
CN100490061C CN100490061C (zh) 2009-05-20

Family

ID=38014494

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101498575A Expired - Fee Related CN100490061C (zh) 2005-12-27 2006-10-27 制造半导体器件中的电容器的方法

Country Status (6)

Country Link
US (1) US7361544B2 (zh)
JP (1) JP5175040B2 (zh)
KR (1) KR100672766B1 (zh)
CN (1) CN100490061C (zh)
DE (1) DE102006026954B4 (zh)
TW (1) TWI310603B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999208A (zh) * 2011-11-18 2014-08-20 独立行政法人科学技术振兴机构 积层构造体、铁电门薄膜晶体管及铁电薄膜电容器
CN112864097A (zh) * 2021-01-14 2021-05-28 长鑫存储技术有限公司 半导体结构及其制作方法
CN113437020A (zh) * 2018-10-04 2021-09-24 三星电子株式会社 制造半导体器件的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728962B1 (ko) 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
KR20060072338A (ko) 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
US8025922B2 (en) * 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US20070014919A1 (en) * 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
KR100670747B1 (ko) 2005-11-28 2007-01-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조 방법
KR100902103B1 (ko) * 2007-05-14 2009-06-09 주식회사 하이닉스반도체 캐패시터의 제조 방법 및 상기 캐패시터를 포함하는 반도체 소자 제조 방법
US20090087339A1 (en) * 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR
US7968452B2 (en) * 2009-06-30 2011-06-28 Intermolecular, Inc. Titanium-based high-K dielectric films
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2013026599A (ja) * 2011-07-26 2013-02-04 Elpida Memory Inc 半導体装置の製造方法
US11823896B2 (en) * 2019-02-22 2023-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive structure formed by cyclic chemical vapor deposition

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2588732B2 (ja) * 1987-11-14 1997-03-12 富士通株式会社 半導体記憶装置
JP2704120B2 (ja) * 1994-09-21 1998-01-26 日本電気株式会社 半導体装置の製造方法
KR100272160B1 (ko) * 1996-05-11 2000-11-15 윤종용 반도체 장치의 커패시터 제조방법
JP2000077357A (ja) * 1998-09-02 2000-03-14 Sony Corp 配線層形成方法
JP4119542B2 (ja) * 1998-09-29 2008-07-16 松下電器産業株式会社 半導体装置の製造方法及び絶縁膜の形成方法
KR100574480B1 (ko) 1999-08-31 2006-04-27 주식회사 하이닉스반도체 반도체소자의 전극 형성방법
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
JP4150154B2 (ja) * 2000-08-21 2008-09-17 株式会社ルネサステクノロジ 半導体集積回路装置
JP4841027B2 (ja) * 2000-08-25 2011-12-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
JP4053226B2 (ja) * 2000-10-18 2008-02-27 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
WO2002075011A2 (en) * 2001-03-16 2002-09-26 Tokyo Electron Limited Thin film forming method and apparatus
JP4160277B2 (ja) * 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
KR100401525B1 (ko) * 2001-12-28 2003-10-17 주식회사 하이닉스반도체 캐패시터 및 그 제조방법
KR100423900B1 (ko) * 2002-02-08 2004-03-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
KR100542247B1 (ko) * 2002-07-19 2006-01-16 주식회사 하이닉스반도체 배치형 챔버를 이용한 티타늄나이트라이드막의원자층증착법 및 그를 이용한 캐패시터의 제조 방법
US7129558B2 (en) * 2002-11-06 2006-10-31 International Rectifier Corporation Chip-scale schottky device
KR100505679B1 (ko) * 2003-03-19 2005-08-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR100505680B1 (ko) * 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US7270884B2 (en) * 2003-04-07 2007-09-18 Infineon Technologies Ag Adhesion layer for Pt on SiO2
KR100560666B1 (ko) * 2003-07-07 2006-03-16 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
KR100541551B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법
KR20050029814A (ko) 2003-09-23 2005-03-29 삼성전자주식회사 루테늄막 제조방법 및 이를 이용한 ｍｉｍ 캐패시터의제조방법
US20060046378A1 (en) * 2004-08-26 2006-03-02 Samsung Electronics Co., Ltd. Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
KR100649973B1 (ko) 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103999208A (zh) * 2011-11-18 2014-08-20 独立行政法人科学技术振兴机构 积层构造体、铁电门薄膜晶体管及铁电薄膜电容器
CN113437020A (zh) * 2018-10-04 2021-09-24 三星电子株式会社 制造半导体器件的方法
CN113437020B (zh) * 2018-10-04 2024-04-05 三星电子株式会社 半导体器件
CN112864097A (zh) * 2021-01-14 2021-05-28 长鑫存储技术有限公司 半导体结构及其制作方法
CN112864097B (zh) * 2021-01-14 2022-06-24 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
JP2007180491A (ja) 2007-07-12
TW200725871A (en) 2007-07-01
CN100490061C (zh) 2009-05-20
DE102006026954A1 (de) 2007-07-05
DE102006026954B4 (de) 2011-12-15
KR100672766B1 (ko) 2007-01-22
TWI310603B (en) 2009-06-01
US20070148897A1 (en) 2007-06-28
US7361544B2 (en) 2008-04-22
JP5175040B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
CN100490061C (zh) 制造半导体器件中的电容器的方法
KR100403611B1 (ko) 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US7112503B1 (en) Enhanced surface area capacitor fabrication methods
US9214467B2 (en) Method for fabricating capacitor
US20090148625A1 (en) Method for forming thin film
US20020024080A1 (en) Capacitor fabrication methods and capacitor constructions
US8828821B2 (en) Fabrication of semiconductor stacks with ruthenium-based materials
US7871889B2 (en) Capacitor and method for fabricating the same
US20040224475A1 (en) Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices
KR100728959B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100418580B1 (ko) 반도체 소자의 캐패시터 제조방법
US11411071B1 (en) Capacitor array structure and method for manufacturing a capacitor array structure, and semiconductor memory device
CN115568279A (zh) 电容器和包括电容器的dram器件
KR100826978B1 (ko) 반도체 소자의 캐패시터 형성방법
US20230107346A1 (en) Methods of fabricating a capacitor and semiconductor device
US20220399435A1 (en) Semiconductor device and method for fabricating the same
KR20070045661A (ko) 캐패시터 제조 방법
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100902103B1 (ko) 캐패시터의 제조 방법 및 상기 캐패시터를 포함하는 반도체 소자 제조 방법
KR100695433B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20060038615A (ko) 캐패시터 및 그 제조 방법
KR20060136240A (ko) 반도체 장치의 캐패시터 및 그 형성방법
KR20070000270A (ko) 반도체 장치의 캐패시터 및 그 형성방법
KR20040001902A (ko) 반도체장치의 캐패시터 제조방법
KR20010008412A (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20161027

CF01 Termination of patent right due to non-payment of annual fee