DE102006026954B4 - Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement Download PDF

Info

Publication number
DE102006026954B4
DE102006026954B4 DE102006026954A DE102006026954A DE102006026954B4 DE 102006026954 B4 DE102006026954 B4 DE 102006026954B4 DE 102006026954 A DE102006026954 A DE 102006026954A DE 102006026954 A DE102006026954 A DE 102006026954A DE 102006026954 B4 DE102006026954 B4 DE 102006026954B4
Authority
DE
Germany
Prior art keywords
storage node
layer
metal
source
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006026954A
Other languages
English (en)
Other versions
DE102006026954A1 (de
Inventor
Seung-Jin Yeom
Deok-Sin Kil
Jin-Hyock Kim
Ki-Seon Park
Han-Sang Song
Jae-sung Roh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102006026954A1 publication Critical patent/DE102006026954A1/de
Application granted granted Critical
Publication of DE102006026954B4 publication Critical patent/DE102006026954B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement, aufweisend:
Bilden einer Isolationsschicht über einem Substrat;
Ätzen der Isolationsschicht, um Speicherknotenlöcher (36) zu bilden, wodurch eine Speicherknotenschicht (35) gebildet wird;
Spülen einer Metallquelle auf die Isolationsschicht, um eine Eigenschaft einer hydrophilen Oberfläche der Isolationsschicht zu verändern, um ein Anhaften eines metallbasierten Materials an der Oberfläche der Isolationsschicht zu verbessern;
Bilden eines das metallbasierte Material aufweisenden Speicherknotens (37A) über der gespülten Isolationsschicht (35A); wobei nach dem Bilden des Speicherknotens (37A) Quellenmaterialrückstände auf der Grenzschicht zwischen der Speicherknotenschicht (35) und dem Speicherknoten (37A) durch einen Reinigungsprozess entfernt werden und
sequenzielles Bilden einer dielektrischen Schicht (38) und einer Plattenelektrode (39) über den metallbasierten Speicherknoten (37A).

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements, und weiter insbesondere auf ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement.
  • Verfahren zur Herstellung von Kondensatoren in Halbleiterbauelementen sind beispielsweise aus der US 2004/0224475 A1 , der US 6 667 209 B2 , der US 2004/0231585 A1 und der DE 10 2004 016 963 A1 bekannt. Aus der US 2004/0224475 A1 ist dabei ein Verfahren zur Herstellung eines Kondensators bekannt, bei dem eine Isolationsschicht über einem Substrat gebildet wird, die Isolationsschicht geätzt wird, um Speichknotenlöcher zu bilden und anschließend eine Keimschicht (seed layer) an der Oberfläche der Isolationsschicht gebildet wird.
  • Da Halbleiterbauelemente hoch integriert sein werden, wird eine Sicherstellung eines gewünschten Niveaus einer Kapazität schwierig. Um das gewünschte Niveau einer Kapazität sicherzustellen, muss die Dicke einer dielektrischen Schicht verringert werden, oder es muss eine dielektrische Schicht mit hohem K notwendigerweise verwendet werden.
  • Derzeit wird im Allgemeinen in dynamischen Sub-80 nm Direktzugriffsspeichern (DRAM) eine Stapelstruktur aus einer Hafniumoxid(HfO2)-Schicht und einer Aluminiumoxid(Al2O3)-Schicht verwendet, um eine dielektrische Kapazität ohne Anstieg eines Leckstroms zu erhöhen. Es ist jedoch schwierig, eine äquivalente Oxiddicke (TOx) von weniger als 1,2 nm zu erhalten. Für Kondensatoren in einem Sub-60 nm DRAM muss die äquivalente Oxiddicke geringer als 0,8 nm sein und somit sind im Allgemeinen Metallelektroden unter Verwendung von Ruthenium (Ru), Platin (Pt) und Iridium (Ir) und dielektrische Materialien mit hohen dielektrischen Konstanten notwendig.
  • 1 ist ein Querschnitt, der ein herkömmliches Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement darstellt.
  • Wie dargestellt, wird eine Zwischenschichtisolationsschicht 12 auf einem Substrat 11 gebildet, es werden Speicherknotenkontaktpfropfen 13 in der Zwischenschichtisolationsschicht 12 derart vergraben, dass die Speicherknotenkontaktpfropfen 13 mit entsprechenden Abschnitten des Substrats 11 verbunden sind. Die Speicherknotenkontaktpfropfen 13 werden aus Polysilizium gebildet. Bauelementisolationsregionen, Wortleitungen und Bitleitungen, welche zum Konfigurieren eines DRAM notwendig sind, können vor dem Bilden der Speicherknotenkontaktpfropfen 13 gebildet werden.
  • Eine Ätzstoppschicht 14 und eine Speicherknotenoxidschicht 15 werden auf den Speicherknotenkontaktpfropfen 13 und der Zwischenschichtisolationsschicht 12 gebildet. Die Speicherknotenoxidschicht 15 und die Ätzstoppschicht 14 werden sequenziell geätzt, um Speicherknotenlöcher 16 zu bilden, die die entsprechenden Speicherknotenkontaktpfropfen 13 exponieren. Ein Speicherknoten 17 wird auf der Speicherknotenoxidschicht 15 und auf Seitenwänden der Speicherknotenlöcher 16 gebildet und kontaktiert die unterhalb der Speicherknotenlöcher 16 exponierten Speicherknotenkontaktpfropfen 13. Der Speicherknoten 17 wird aus Ruthenium (Ru) gebildet.
  • Die 2A und 2B sind mikrografische Bilder eines Transmissionselektronenmikroskops (TEM), welche mit dem in 1 dargestellten Verfahren verbundene Beschränkungen darstellen. Die gleichen Bezugszeichen werden für die gleichen Elemente verwendet, die in 1 beschrieben sind.
  • Wie dargestellt, wird ein atomares Schichtabscheidungs(ALD)-Verfahren verwendet, um eine Ru-Schicht als den Speicherknoten 17 auf der Speicherknotenoxidschicht 15 und auf Seitenwänden der Speicherknotenlöcher 16 abzuscheiden. Da ein Quellenmaterial mehr dazu neigt, sich an Bereiche anzuheften, wo bereits die Ru-Schicht abgeschieden ist, kann die Ru-Schicht sich auf bestimmten Bereichen akkumulieren, was in Insein aus Ru resultiert, die in 2B durch das Bezugszeichen „A” bezeichnet sind. Die Ru-Schicht wird, wie in 2A durch Bezugszeichen „B” bezeichnet, auch oftmals nicht gleichförmig abgeschieden und manchmal nicht durchgehend auf einem Bodenabschnitt des Speicherknotens 17 abgeschieden.
  • In dem Fall, in dem ein Metall, wie etwa Ru als ein Speicherknotenmaterial verwendet wird, kann es schwierig sein, verbundene Prozesse auszuführen. Beispielsweise muss in Sub-60 nm Bauelementen mit Ru als das Speicherknotenmaterial eine kritische Dimension (CD) eines Speicherknotenkontaktloches geringer als 100 nm sein, und ein benötigtes Längenverhältnis liegt bei 20 zu 1 oder darüber. Zusätzlich zu dieser schwierigen Prozessbedingung muss ein benötigtes Niveau einer Stufenabdeckung für das obige Kontaktloch mit einem großen Höhenverhältnis höher als 90% sein, und es ist notwendig, ein spezifisches Metall mit nahezu keiner Störstelle abzuscheiden.
  • Um die oben erwähnten Bedingungen zu erfüllen, wurden viele Untersuchungen durchgeführt, um ein Verfahren in Kombination mit ALD zu entwickeln. Das aktuelle ALD-Verfahren weist jedoch eine Schwierigkeit darin auf, dass ein Speicherknotenmaterial während der ersten einigen hundert Zyklen kaum auf der Speicherknotenoxidschicht abgeschieden wird. Das heißt, dass die derzeit verwendete ALD-Methode einen langen Inkubationszyklus aufweist, und eine chemische Dampfabscheidungs(CVD)-Methode weist normalerweise eine ähnliche Begrenzung auf. Nach einigen hundert Zyklen wird eine Schicht des Speicherknotenmaterials (z. B. Ru) auf der gesamten Oberfläche der Speicherknotenoxidschicht gebildet, und es wird dann das Speicherknotenmaterial mit einer normalen Abscheidungsrate von 0,08 nm pro Zyklus abgeschieden.
  • Wie oben beschrieben, neigt, auch wenn die Abscheidung stattfindet, das Quellenmaterial dazu, sich eher in Bereichen anzulagern und sich fortgesetzt zu akkumulieren, wo Ru bereits abgeschieden ist, was zu Inseln einer Ru-Abscheidung führt, wie durch Bezugszeichen 17A in 1 bezeichnet. Als ein Ergebnis kann eine Rauheit ansteigen und der Speicherknoten kann möglicherweise nicht gleichförmig ausgebildet werden.
  • Zusätzlich kann das Quellenmaterial möglicherweise nicht den Bodenabschnitt des Speicherknotens mit großem Längenverhältnis erreichen, und somit kann möglicherweise ein Abscheiden des Speicherknotenmaterials (z. B. Ru) auf dem Bodenabschnitt des Speicherknotens länger dauern als auf dem anderen Abschnitt desselben. Diese verlängerte Abscheidungszeit kann es schwierig machen, ein gewünschtes Niveau einer Stufenabdeckung zu erreichen.
  • Detaillierter betrachtet weist die Speicherknotenoxidschicht eine -OH-Gruppe auf und ist daher hydrophil. Dementsprechend haftet ein Quellenmaterial für Ru wie etwa bis(ethylcyclopentadienyl) Ruthenium [Ru(EtCp)2], insbesondere, eine Familie von Cp, kaum an der Speicherknotenoxidschicht an. Als ein Ergebnis kann der Speicherknoten inselförmig wachsen.
  • Eine Verwendung eines Plasmas für die ALD-Methode zum Bilden des Speicherknotens unter Verwendung von Metall, wie etwa Ru, kann den langen Inkubationszyklus verbessern. Die Implementation von Plasma in die ALD-Methode kann jedoch eine Zyklusperiode vergrößern und diese vergrößerte Zyklusperiode kann den Durchsatz von Bauelementen weiter reduzieren.
  • Da die Ru-Schicht, die auf der Speicherknotenoxidschicht abgeschieden wird, darüber hinaus eine schwache Anhaftfähigkeit aufweist, kann ein Abschälungselreignis während nachfolgender Prozesse auftreten, was zu verschiedenen Defekten führt.
  • Die vorliegende Erfindung liefert ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement, geeignet zum Verbessern einer Stufenabdeckungseigenschaft, während eine Inkubationszyklusperiode reduziert wird, wenn ein Speicherknoten gebildet wird.
  • Konsistent mit einem Aspekt der vorliegenden Erfindung wird zur Verfügung gestellt ein Verfahren gemäß Anspruch 1.
  • Zusätzliche Eigenschaften und Vorteile der Erfindung werden teilweise in der folgenden Beschreibung ausgeführt, und gehen aus der Beschreibung hervor.
  • Obige und andere Eigenschaften der vorliegenden Erfindung werden besser verständlich mit Bezug auf die folgende Beschreibung der beispielhaften Ausführungsformen, die in Verbindung mit den begleitenden Zeichnungen vorgenommen wird, in welchen:
  • 1 ein Querschnitt ist, welcher eine der Anmelderin bekannte Kondensatorstruktur eines Halbleiterbauelements darstellt;
  • 2A und 2B mikrographische Bilder eines Transmissionselektronenmikroskops (TEM) sind, die mit einem herkömmlichen Herstellungsverfahren verbundene Beschränkungen illustrieren;
  • 3A bis 3F Querschnitten sind, die ein Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauelement konsistent mit einer Ausführungsform der vorliegenden Erfindung darstellen; und
  • 4A bis 4C sind mikrographische Bilder eines TEM, welche Verbesserungen darstellen, die durch das Herstellungsverfahren konsistent mit der Ausführungsform der vorliegenden Erfindung erzielt werden.
  • Im Folgenden werden beispielhafte Ausführungsformen der vorliegenden Erfindung im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Die 3A bis 3F sind Querschnitte, die ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement konsistent mit einer Ausführungsform der vorliegenden Erfindung darstellen.
  • Gemäß 3A wird eine Zwischenschichtisolationsschicht 32 über einem Substrat 31 gebildet, und es werden Speicherknotenkontaktpfropfen 33 in der Zwischenschichtisolationsschicht 32 und in Kontakt mit bestimmten Abschnitten des Substrats 31 gebildet. Obwohl es nicht dargestellt ist, werden vor dem Bilden der Speicherknotenkontaktpfropfen 33 Bauelementisolationsregionen, Bitleitungen und Wortleitungen, die zum Konfigurieren des DRAM notwendig sind, gebildet.
  • Die Speicherknotenkontaktpfropfen 33 weisen Polysilizium, Wolfram oder Titan auf. Die Sektion (a) der 3A illustriert den Fall, in dem die Speicherknotenkontaktpfropfen 33 Polysilizium oder Wolfram aufweisen, während die Sektion (b) der 3A den Fall illustriert, bei dem die Speicherknotenkontaktpfropfen 33 Titan aufweisen. Wenn beispielsweise, wie in der Sektion (a) der 3A dargestellt ist, ein Zurückätzprozess auf diesem Pfropfenmaterial ausgeführt wird, wird das Pfropfenmaterial bis zu einer bestimmten Tiefe zurückgenommen und es kann eine Titansilizidschicht 33B über dem zurückgenommenen Pfropfenmaterial 33A gebildet werden, um Ohmsche Kontakte zu bilden.
  • Eine Ätzstoppschicht 34 und eine Isolationsschicht (nachfolgend erste Speicherknotenschicht 35 genannt) werden über den Speicherknotenkontaktpfropfen 33 und der Zwischenschichtisolationsschicht 32 gebildet. Die erste Speicherknotenschicht 35 schließt ein oxidbasiertes Material ein. Die erste Speicherknotenschicht 35 dient dazu, Löcher zum Bilden von zylindrischen Speicherknoten zur Verfügung zu stellen und ist hydrophil, in dem sie eine auf -OH bindende Gruppe aufweist. Die Ätzstoppschicht 34 dient als eine Ätzbarrierenschicht, um ein Ätzen einer Bodenstruktur zu verhindern, wenn die erste Speicherknotenschicht 35 geätzt wird. Die erste Speicherknotenschicht 35 und die Ätzstoppschicht 34 werde sequenziell geätzt, um Speicherknotenlöcher 36 zu bilden, die die Speicherknotenkontaktpfropfen 33 exponieren.
  • Gemäß 3B wird ein Metallquellenspülprozess auf der gesamten obigen Oberfläche der obigen Substratstruktur durchgeführt, um eine Eigenschaft der ersten Speicherknotenschicht 35, welche hydrophil ist, zu verbessern. Hier wird die erste Speicherknotenschicht 35, die dem Metallquellenspülprozess ausgesetzt ist, als eine „zweite Speicherknotenschicht” (bzw. gespülte Isolationsschicht) bezeichnet und mit dem Bezugszeichen 35A bezeichnet.
  • Der Spülprozess ist eine Vorbehandlung, die implementiert wird, bevor die Speicherknoten anschließend innerhalb einer CVD- oder einer ALD-Kammer gebildete werden. Weiter insbesondere wird der Spülprozess bei etwa 100°C bis etwa 500°C für etwa 1 Sekunde bis etwa 500 Sekunden ausgeführt. Der Spülprozess kann kontinuierlich für etwa 1 Sekunde bis etwa 500 Sekunden ausgeführt werden, oder er kann diskontinuierlich mehrfach ausgeführt werden, jeweils für einige Sekunden, bestimmt durch die Division der gesamten Ausführungsperiode, die in einem Bereich von etwa 1 Sekunde bis etwa 500 Sekunden liegt.
  • Die für den Spülprozess verwendete Metallquelle schließt eine metallbasierte organische Quelle ein. Das Metall wird aus einer Gruppe ausgewählt, die aus Titan (Ti), Tantal (Ta), Niob (Nb), Vanadium (V), Zirkonium (Zr) und Hafnium (Hf) besteht. Detaillierter gesprochen schließt die Metallquelle eine Ti-Precursor-Quelle, eine Ta-Precursor-Quelle, HfCl4, TiCl4 oder AlCl3 ein. Die Ti-Precursor-Quelle wird aus einer Gruppe ausgewählt, die aus Tetrakis-Ethylmethylamido-Titan (TEMAT), Tetrakis-Dimethylamino-Titan (TDMAT), Tetrakis-Diethylamido-Titan (TDEAT) und Titan-Tetraisopropoxid (TTIP) besteht, und die Ta-Precursor-Quelle wird aus einer Gruppe ausgewählt, die aus TBTEMT, Ta(N(C2H5)CH3)5 (PEMATa) und Polyethylen-Terephtalat (PET) besteht.
  • Das Ausführen des Metallquellenspülprozesses auf der hydrophilen ersten Speicherknotenschicht 35 verursacht, dass sich eine Eigenschaft der ersten Speicherknotenschicht 35 derart verändert, dass Metall leicht an der resultierenden zweiten Speicherknotenschicht 35A anhaften kann. Als ein Ergebnis kann ein Quellenmaterial für nachfolgende Speicherknoten (beispielsweise Ru) leicht an der zweiten Speicherknotenschicht 35A anlagern und somit können die Speicherknoten ohne den Inkubationszyklus gleichförmig gebildet werden.
  • Abhängig von der Metallquelle für den Spülprozess können Metallelemente auf der Grenzfläche zwischen der zweiten Speicherknotenschicht 35A und dem Ru-aufweisenden Speicherknoten verbleiben. Die verbleibenden Metallelemente werden jedoch durch einen Reinigungsprozess nach der Bildung der zylindrischen Speicherknoten entfernt. Somit beeinflussen die verbleibenden Metallelemente nicht Eigenschaften von nachfolgenden Kondensatoren. Auch dann, wenn der Spülprozess unter Verwendung einer Metallquelle unter Berücksichtigung eines dielektrischen Materials ausgeführt wird, welches nach der Bildung der Speicherknoten gebildet werden wird, kann die ausgewählte Metallquelle unabhängig von dem Entfernen der Reststoffe nach der Bildung des zylindrischen Speicherknotens verwendet werden.
  • Gemäß 3C wird eine leitende Schicht 37 über der zweiten Speicherknotenschicht 35A mit einer durch den Spülprozess veränderten Oberflächeneigenschaft gebildet. Die leitende Schicht 37 schließt Ru, Platin (Pt) oder Iridium (Ir) ein.
  • Die leitende Schicht 37 wird durch Verwenden eines Material gebildet, welches aus einer Gruppe ausgewählt wird, die aus einem atomaren Schichtabscheidungs(ALD)-Verfahren, einem plasmaverstärkten atomaren Schichtabscheidungs(PEALD)-Verfahren, einem kombinierten Verfahren aus ALD und chemischer Dampfabscheidung (CVD), einem ALD-Verfahren mit Plasmabehandlung und einem zyklischen CVD-Verfahren besteht.
  • Das typische ALD-Verfahren schließt einen Einheitszyklus eines Zuführen eines Quellengases, eines Ausblasens des nicht-reagierten Quellengases, eines Zuführens eines Reaktionsgases und eines Ausblasens des nicht-reagierten Reaktionsgases ein, und dieser Zyklus wird eine bestimmte Anzahl von Malen wiederholt.
  • Für das kombinierte Verfahren aus ALD und CVD werden ein Quellengas und ein Reaktionsgas gleichzeitig zugeführt, und es wird für eine kurze Zeit eine CVD-Reaktion durchgeführt. Anschließend wird eine Ausblasoperation durchgeführt, und dann schreitet ein Ausheilungsprozess voran, während nur das Reaktionsgas zugeführt wird.
  • Bei der ALD-mit-Plasmabehandlung wird neben den oben beschriebenen typischen ALD-Schritten die Plasmabehandlung durchgeführt, während nur das Reaktionsgas zugeführt wird. Die Plasmabehandlung wird unter einer folgenden Bedingung durchgeführt: eine Plasmaleistung in einem Bereich von etwa 10 W bis etwa 1500 W und eine Temperatur in einem Bereich von etwa 150°C bis etwa 500°C. Für die Plasmabehandlung wird das Reaktionsgas aus einer Gruppe ausgewählt, die aus O2, NH3, N2O, N2H4, (CH3)2NH2, H2 und einer Kombination von diesen besteht.
  • Die zyklische CVD ist ein Verfahren zum Reduzieren der Ausblaszeit in einem typischen ALD-Verfahren auf etwa 0. Detaillierter gesprochen kann die CVD-Reaktion in jedem endenden Intervall der ALD-Schritte auftreten und somit kann die Zykluszeit verkürzt und eine Abscheidungsrate verbessert werden. Während das Reaktionsgas kontinuierlich zugeführt wird und das Quellengas diskontinuierlich zugeführt wird, tritt die Abscheidung unter Verwendung des CVD-Verfahrens auf, wenn das Quellengas zugeführt wird.
  • In den obigen zyklischen CVD-Verfahren kann ein Plasma verwendet werden, wenn das Reaktionsgas zugeführt wird. Verglichen mit dem typischen ALD oder PEALD-Verfahren kann die Zykluszeit verkürzt werden, und eine Abscheidungsrate einer dünnen Schicht kann erhöht werden, da dass CVD-Verfahren periodisch verwendet wird. Da das zyklische CVD-Verfahren den Schritt des Entfernens von reagierten Materialien innerhalb des Einheitszyklus aufweist, sind Eigenschaften der abgeschiedenen dünnen Schicht besser als jene der durch das typische CVD-Verfahren abgeschiedenen dünne Schicht.
  • Nachdem die leitende Schicht 37 gebildet wurde, kann die Plasmabehandlung zusätzlich nach den ALD-Verfahren in jedem Zyklus durchgeführt werden, um Eigenschaften der dünnen Schicht, d. h. der leitenden Schicht 37, zu verbessern.
  • Gemäß 3D wird ein Isolationsprozess ausgeführt, um die leitende Schicht 37 zu isolieren, um die oben erwähnten zylindrischen Speicherknoten 37A innerhalb der Speicherknotenlöcher 36 zu bilden. Der Isolationsprozess wird durch Verwenden eines chemisch-mechanischen-Polier(CMP)-Prozesses oder eines Zurückätzprozesses durchgeführt, welcher Teile der leitenden Schicht 37 entfernt, die über der zweiten Speicherknotenschicht 35A angeordnet ist, jedoch Teile der leitenden Schicht in den Speicherknotenlöchern 36 erhält.
  • Da Störstellen einschließlich eines Poliermittels und Ätzteilchen, die während des Isolationsprozesses erzeugt werden, an den zylindrischen Speicherknoten 37A anhaften können, kann eine Photolackschicht mit einer guten Stufenabdeckungseigenschaft zunächst in die Speicherknotenlöcher 36 gefüllt werden, wobei dann der Isolationsprozess ausgeführt wird, um die zweite Speicherknotenschicht 35A zu exponieren. Anschließend wird ein Veraschungsprozess durchgeführt, um die Photolackschicht zu entfernen.
  • Gemäß 3E wird die zweite Speicherknotenschicht 35A einem Nassätzprozess ausgesetzt, insbesondere einem vollständigen Eintauch-und-Herauszieh-Prozess, um innere und äußere Wände der Speicherknoten 37A zu exponieren. Der vollständige Eintauch-und-Herauszieh-Prozess verwendet eine Lösung aus Hf, und die Ätzstoppschicht 34 unterhalb der zweiten Speicherknotenschicht 35A wird nicht geätzt, da die Ätzstoppschicht 34 ein Siliziumnitridmaterial aufweist, welches eine hohe Ätzselektivität bezüglich der oxidbasierten zweiten Speicherknotenschicht 35A während des Nassätzprozesses aufweist.
  • Gemäß 3F werden eine dielektrische Schicht 38 und eine Plattenelektrode 39 über den Speicherknoten 37A sequenziell gebildet. Die dielektrische Schicht 38 schließt eine einzelne Schicht oder mehrere Schichten eines Materials ein, welches aus einer Gruppe ausgewählt ist, welche aus HfO2, Al2O3, ZrO2, La2O3, Ta2O5, TiO2, BaSrTiO3 (BST), SrTiO3, PZT, BIT, SPT und Bi2Ti2O7 besteht.
  • Die dielektrische Schicht 38 enthält eine Mischschicht wie etwa HfxAlyOz, erhalten durch Verwenden eines Sputterverfahrens, einer CVD-Verfahrens oder eines ALD-Verfahrens. In dem Fall, in dem die dielektrische Schicht 38 mit einer komplexen Struktur gebildet wird, ist der Einheitszyklus des ALD-Verfahrens wie folgt definiert: [(Hf/N2/O3/N2)m(Al/N2/O3/N2)n], wobei m und n kleiner als etwa 10 sind.
  • Die Mischschicht kann auch erhalten werden durch Ausführen eines PECVD-Verfahrens unter Verwendung eines Plasmas, wobei in den ALD-Schritten der Schritt des Zuführens von O3-Gas ersetzt wird durch den Schritt des Zuführens von O2-Gas, um als ein Plasma verwendet zu werden.
  • Nachdem die dielektrische Schicht 38 gebildet wurde, wird eine Nachbehandlung bei etwa 200°C bis etwa 500°C unter Verwendung von O2-Gas, O3-Gas oder O2-Plasma durchgeführt.
  • Die Plattenelektrode 39 schließt Ru, Pt oder Ir ein. Die Plattenelektrode 39 wird erhalten durch Ausführen eines Verfahrens, welches aus einer Gruppe ausgewählt wird, die aus einem ALD-Verfahren, einem PEALD-Verfahren, einer kombinierten Methode aus ALD und CVD, einem ALD-Verfahren mit Plasmabehandlung und einem zyklischen CVD-Verfahren besteht.
  • Nachdem die Plattenelektrode 39 gebildet worden ist, kann die Plasmabehandlung zusätzlich nach dem ALD-Verfahren in jedem Zyklus durchgeführt werden, um Eigenschaften der dünnen Schicht, d. h. der Plattenelektrode 39, zu verbessern.
  • 4A bis 4C sind mikrographische Bilder eines Transmissionselektronenmikroskops (TEM), die Verbesserungen darstellen, die durch das Herstellungsverfahren konsistent mit der Ausführungsform der vorliegenden Erfindung erzielt worden sind.
  • Gemäß 4A zeigt die Querschnittsansicht des in einen oberen, mittleren und unteren Teil unterteilten Speicherknotens, dass die Speicherknoten mit einer gleichförmigen Dicke ausgebildet sind. Die gleichförmige Dicke der Speicherknoten wird erreicht durch einen Spülprozess unter Verwendung von TBTEMT, und es kann somit eine verbesserte Stufenabdeckungseigenschaft der Speicherknoten erreicht werden.
  • In den 4B und 4C sind zylindrische Speicherknoten und Querschnitte derselben dargestellt. Ein Niveau der Stufenabdeckungseigenschaft liegt bei etwa 100%.
  • Wie oben beschrieben, wird nach dem Bilden der Speicherknotenlöcher der Spülprozess auf der Speicherknotenschicht ausgeführt, die eine hydrophile Oberfläche aufweist, um eine Oberflächeneigenschaft der Speicherknotenschicht vorn dem Bilden der Speicherknoten unter der Verwendung von Metall zu verbessern.
  • Daher kann in dem ALD-Verfahren zum Bilden der Speicherknoten einschließlich Ru ein Quellenmaterial leicht auf der Speicherknotenschicht anhaften. Als ein Ergebnis können die Speicherknoten mit einer gleichförmigen Dicke ausgebildet werden, und es ist möglich, eine dünne Schicht des Speicherknotenmaterials (beispielsweise Ru) mit einer hervorragenden Stufenabdeckungseigenschaft ohne Verminderung des Durchsatzes zur Verfügung zu stellen. Abhängig von dem dem Spülprozess ausgesetzten Quellenmaterial verbleibt das Quellenmaterial, welches ein metallbasiertes Material ist, auf der Grenzschicht zwischen der Speicherknotenschicht, die ein oxidbasiertes Material aufweist, und den Speicherknoten, die Ru aufweisen. Derartige Quellenmaterialrückstände werden, nachdem die zylindrischen Speicherknoten gebildet worden sind, durch einen Reinigungsprozess entfernt, und somit werden Kondensatoreigenschaften nicht beeinflusst.
  • Obwohl die zylindrischen Speicherknoten in beispielhaften Ausführungsformen beispielhaft dargestellt worden sind, können die Speicherknoten in anderen Strukturen ausgebildet werden.
  • Auf der Basis der beispielhaften Ausführungsformen der vorliegenden Erfindung kann, wenn Kondensatoren eines DRAM mit einer charakteristischen Größe von weniger als etwa 60 nm hergestellt werden, der Inkubationszyklus der Ru-aufweisenden Speicherknoten reduziert werden, und es kann die Stufenabdeckungseigenschaft der Speicherknoten verbessert werden. Als ein Ergebnis kann der Durchsatz von Bauelementen und können die Bauelementeigenschaften verbessert werden, und es kann auch eine Anhafteigenschaft verbessert werden wodurch eine Defektgeneration während eines nachfolgenden Kondensatorbildungsprozesses reduziert wird. Dieser Effekt liefert Stabilität für die Kondensatorherstellungsprozesse, welche eine Bauelementausbeute und eine Kosteneffektivität weiter verbessern.

Claims (10)

  1. Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement, aufweisend: Bilden einer Isolationsschicht über einem Substrat; Ätzen der Isolationsschicht, um Speicherknotenlöcher (36) zu bilden, wodurch eine Speicherknotenschicht (35) gebildet wird; Spülen einer Metallquelle auf die Isolationsschicht, um eine Eigenschaft einer hydrophilen Oberfläche der Isolationsschicht zu verändern, um ein Anhaften eines metallbasierten Materials an der Oberfläche der Isolationsschicht zu verbessern; Bilden eines das metallbasierte Material aufweisenden Speicherknotens (37A) über der gespülten Isolationsschicht (35A); wobei nach dem Bilden des Speicherknotens (37A) Quellenmaterialrückstände auf der Grenzschicht zwischen der Speicherknotenschicht (35) und dem Speicherknoten (37A) durch einen Reinigungsprozess entfernt werden und sequenzielles Bilden einer dielektrischen Schicht (38) und einer Plattenelektrode (39) über den metallbasierten Speicherknoten (37A).
  2. Verfahren nach Anspruch 1, wobei das Spülen der Oberfläche der Isolationsschicht (35) unter Verwendung der Metallquelle in einer chemischen Dampfabscheidungs(CVD)-Kammer oder einer atomaren Schichtabscheidungs(ALD)-Kammer durchgeführt wird.
  3. Verfahren nach Anspruch 2, wobei das Spülen der Oberfläche der Isolationsschicht (35) unter Verwendung der Metallquelle kontinuierlich für 1 Sekunde bis 500 Sekunden durchgeführt wird oder diskontinuierlich mehrere Male durchgeführt wird, jeweils für einige Sekunden, bestimmt durch die Division der gesamten Ausführungsperiode in einem Bereich von 1 Sekunde bis 500 Sekunden.
  4. Verfahren nach Anspruch 3, wobei das Spülen der Oberfläche der Isolationsschicht (35) unter Verwendung der Metallquelle bei 100°C bis 500°C durchgeführt wird.
  5. Verfahren nach Anspruch 1, wobei die Metallquelle ein metallbasiertes organisches Material aufweist, einschließlich eines Metalls, welches aus einer Gruppe ausgewählt ist, die aus Titan (Ti), Tantal (Ta), Niob (Nb), Vanadium (V), Zirkonium (Zr) und Hafnium (Hf) besteht.
  6. Verfahren nach Anspruch 5, wobei die Metallquelle eine Quelle aufweist, die ausgewählt ist aus einer Ti-Precursor-Quelle, einer Ta-Precursor-Quelle, HfCl4, TiCl4 und AlCl3, wobei die Ti-Precursor-Quelle aus einer Gruppe ausgewählt ist, die aus Tetrakis-Ethylmethylamido-Titan (TEMAT), Tetrakisdimethylaminotitan (TDMAT), Tetrakis-Diethylamido-Titan (TDEAT) und Titan-Tetraisopropoxid (TTIP) besteht, und wobei die Ta-Precursor-Quelle aus einer Gruppe ausgewählt ist, die aus TBTEMT, Ta(N(C2H5)CH3)5 (PEMATa) und Polyethylenterephthalat (PET) besteht.
  7. Verfahren nach Anspruch 1, wobei das Bilden des Speicherknotens (37A) ein Bilden des metallbasierten Speicherknotens (37A) in einer Zylinderstruktur aufweist.
  8. Verfahren nach Anspruch 7, wobei der metallbasierte Speicherknoten (37A) ein Material aufweist, welches aus einer Gruppe ausgewählt ist, die aus Ruthenium (Ru), Platin (Pt) und Iridium (Ir) besteht.
  9. Verfahren nach Anspruch 1, wobei die Isolationsschicht (35) eine oxidbasierte Schicht mit einer hydrophilen Oberfläche aufweist.
  10. Verfahren nach Anspruch 1, wobei die Plattenelektrode (39) ein Material aufweist, welches aus einer Gruppe ausgewählt ist, welche aus Ru, Pt und Ir besteht.
DE102006026954A 2005-12-27 2006-06-09 Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement Expired - Fee Related DE102006026954B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050130441A KR100672766B1 (ko) 2005-12-27 2005-12-27 반도체 소자의 캐패시터 제조 방법
KR10-2005-0130441 2005-12-27

Publications (2)

Publication Number Publication Date
DE102006026954A1 DE102006026954A1 (de) 2007-07-05
DE102006026954B4 true DE102006026954B4 (de) 2011-12-15

Family

ID=38014494

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006026954A Expired - Fee Related DE102006026954B4 (de) 2005-12-27 2006-06-09 Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement

Country Status (6)

Country Link
US (1) US7361544B2 (de)
JP (1) JP5175040B2 (de)
KR (1) KR100672766B1 (de)
CN (1) CN100490061C (de)
DE (1) DE102006026954B4 (de)
TW (1) TWI310603B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728962B1 (ko) 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
KR20060072338A (ko) 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
US8025922B2 (en) * 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US20070014919A1 (en) * 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
KR100670747B1 (ko) 2005-11-28 2007-01-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조 방법
KR100902103B1 (ko) * 2007-05-14 2009-06-09 주식회사 하이닉스반도체 캐패시터의 제조 방법 및 상기 캐패시터를 포함하는 반도체 소자 제조 방법
US20090087339A1 (en) * 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR
US7968452B2 (en) * 2009-06-30 2011-06-28 Intermolecular, Inc. Titanium-based high-K dielectric films
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2013026599A (ja) * 2011-07-26 2013-02-04 Elpida Memory Inc 半導体装置の製造方法
JP5489009B2 (ja) * 2011-11-18 2014-05-14 独立行政法人科学技術振興機構 積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシター
KR102656701B1 (ko) * 2018-10-04 2024-04-11 삼성전자주식회사 반도체 소자의 제조 방법
US11823896B2 (en) * 2019-02-22 2023-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive structure formed by cyclic chemical vapor deposition
CN112864097B (zh) * 2021-01-14 2022-06-24 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667209B2 (en) * 2002-02-08 2003-12-23 Samsung Electronics Co., Ltd. Methods for forming semiconductor device capacitors that include an adhesive spacer that ensures stable operation
US20040224475A1 (en) * 2003-03-27 2004-11-11 Kwang-Hee Lee Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices
DE102004016963A1 (de) * 2003-04-07 2004-11-18 Infineon Technologies Ag Adhäsionsschicht für Pt auf SiO2
US20040231585A1 (en) * 2001-03-16 2004-11-25 Hideaki Yamasaki Thin film forming method and thin film forming apparatus

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2588732B2 (ja) * 1987-11-14 1997-03-12 富士通株式会社 半導体記憶装置
JP2704120B2 (ja) * 1994-09-21 1998-01-26 日本電気株式会社 半導体装置の製造方法
KR100272160B1 (ko) * 1996-05-11 2000-11-15 윤종용 반도체 장치의 커패시터 제조방법
JP2000077357A (ja) * 1998-09-02 2000-03-14 Sony Corp 配線層形成方法
JP4119542B2 (ja) * 1998-09-29 2008-07-16 松下電器産業株式会社 半導体装置の製造方法及び絶縁膜の形成方法
KR100574480B1 (ko) 1999-08-31 2006-04-27 주식회사 하이닉스반도체 반도체소자의 전극 형성방법
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
JP4150154B2 (ja) * 2000-08-21 2008-09-17 株式会社ルネサステクノロジ 半導体集積回路装置
JP4841027B2 (ja) * 2000-08-25 2011-12-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
JP4053226B2 (ja) * 2000-10-18 2008-02-27 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
JP4160277B2 (ja) * 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
KR100401525B1 (ko) * 2001-12-28 2003-10-17 주식회사 하이닉스반도체 캐패시터 및 그 제조방법
KR100542247B1 (ko) * 2002-07-19 2006-01-16 주식회사 하이닉스반도체 배치형 챔버를 이용한 티타늄나이트라이드막의원자층증착법 및 그를 이용한 캐패시터의 제조 방법
US7129558B2 (en) * 2002-11-06 2006-10-31 International Rectifier Corporation Chip-scale schottky device
KR100505679B1 (ko) * 2003-03-19 2005-08-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR100560666B1 (ko) * 2003-07-07 2006-03-16 삼성전자주식회사 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
KR100541551B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법
KR20050029814A (ko) 2003-09-23 2005-03-29 삼성전자주식회사 루테늄막 제조방법 및 이를 이용한 mim 캐패시터의제조방법
US20060046378A1 (en) * 2004-08-26 2006-03-02 Samsung Electronics Co., Ltd. Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
KR100649973B1 (ko) 2005-09-14 2006-11-27 주식회사 하이닉스반도체 내부 전압 발생 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040231585A1 (en) * 2001-03-16 2004-11-25 Hideaki Yamasaki Thin film forming method and thin film forming apparatus
US6667209B2 (en) * 2002-02-08 2003-12-23 Samsung Electronics Co., Ltd. Methods for forming semiconductor device capacitors that include an adhesive spacer that ensures stable operation
US20040224475A1 (en) * 2003-03-27 2004-11-11 Kwang-Hee Lee Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices
DE102004016963A1 (de) * 2003-04-07 2004-11-18 Infineon Technologies Ag Adhäsionsschicht für Pt auf SiO2

Also Published As

Publication number Publication date
JP2007180491A (ja) 2007-07-12
TW200725871A (en) 2007-07-01
CN100490061C (zh) 2009-05-20
DE102006026954A1 (de) 2007-07-05
KR100672766B1 (ko) 2007-01-22
CN1992163A (zh) 2007-07-04
TWI310603B (en) 2009-06-01
US20070148897A1 (en) 2007-06-28
US7361544B2 (en) 2008-04-22
JP5175040B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
DE102006026954B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10226381B4 (de) Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator
DE19935947B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE10065454B4 (de) Verfahren zur Herstellung eines Aluminiumoxidfilms zur Verwendung in einem Halbleitergerät
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10242033B4 (de) Ferroelektrische Speichervorrichtung und Verfahren zum Ausbilden derselben
DE102019107906A1 (de) Untere Elektrodenstruktur in Speichervorrichtungen
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE112005001593T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer High-K-Gate-Dielektrikumschicht und einer Metall-Gateelektrode
DE102005031678A1 (de) Integriertes Halbleiterschaltkreisbauelement, Kondensator und Herstellungsverfahren hierfür
DE10227346A1 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE4126046A1 (de) Herstellungsverfahren und struktur eines dram-speicherzellenkondensators
DE102015017252B3 (de) Halbleiterstruktur, die Kondensatoren mit verschiedenen Kondensatordielektrika umfasst, und Verfahren zu ihrer Herstellung
DE102006030707A1 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE102007006596A1 (de) Abscheideverfahren für ein Dielektrikum auf Übergangsmetalloxidbasis
DE102010029525B4 (de) Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE112006000261B4 (de) Verfahren zur Herstellung eines kapazitiven Elements mittels Ätzverfahren
DE60219635T2 (de) Methoden zur Herstellung von Kondensatorelektroden und Kondensatorkonstruktionen
DE60128896T2 (de) Herstellung einer hochkopplungs-flash-zelle
DE102006032330B4 (de) Verfahren zum Herstellen einer Kondensatorstruktur
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10262115B4 (de) Integrierte Schaltungsvorrichtung mit einer Vielzahl an gestapelten Kondensatoren, Metall-Isolator-Metall-Kondensator sowie Herstellungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120316

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee