DE102006030707A1 - Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement Download PDF

Info

Publication number
DE102006030707A1
DE102006030707A1 DE102006030707A DE102006030707A DE102006030707A1 DE 102006030707 A1 DE102006030707 A1 DE 102006030707A1 DE 102006030707 A DE102006030707 A DE 102006030707A DE 102006030707 A DE102006030707 A DE 102006030707A DE 102006030707 A1 DE102006030707 A1 DE 102006030707A1
Authority
DE
Germany
Prior art keywords
gas
range
dielectric layer
forming
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006030707A
Other languages
English (en)
Other versions
DE102006030707B4 (de
Inventor
Kee-Jeung Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102006030707A1 publication Critical patent/DE102006030707A1/de
Application granted granted Critical
Publication of DE102006030707B4 publication Critical patent/DE102006030707B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Abstract

Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement, aufweisend: Bilden einer Bodenelektrode; Bilden einer dielektrischen Zr¶x¶Al¶y¶O¶z¶-Schicht auf der Bodenelektrode unter Verwendung eines atomaren Schichtabscheidungs(ALD)-Verfahrens, wobei die dielektrische Zr¶x¶Al¶y¶O¶z¶-Schicht eine Zirkonium (Zr) Komponente, eine Aluminium (Al) Komponente und eine Sauerstoff (O) Komponente aufweist, gemischt in vorbestimmten Mol-Fraktionen von x, y bzw. z; und Bilden einer oberen Elektrode auf der dielektrischen Zr¶x¶Al¶y¶O¶z¶-Schicht.

Description

  • Hintergrund
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements; und weiter insbesondere auf ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement.
  • Da Halbleiterbauelemente, wie etwa ein DRAM, hochintegriert sein werden, nimmt die Einheitszellengröße und eine Betriebsspannung ab. Somit wird die Bauelementauffrischzeit oft verkürzt und es kann oft ein Softfehler auftreten. Um diese Beschränkungen zu überwinden, müssen Kondensatoren entwickelt werden, um eine Kapazität von 25fF pro Zelle oder darüber und einen reduzierten Leckstrom aufzuweisen.
  • Im Allgemeinen ist ein Kondensator, der in einer Struktur eines Nitrids und eines Oxids (NO) unter Verwendung von Si3N4 als ein dielektrisches Material gebildet wird, bezüglich Kapazität nachteilig, wenn es zu einer hohen Integration kommt. Es sind nicht genug Bereiche vorhanden, um die benötigte Kapazität zu erzielen. Statt Si3N4 zu verwenden, wird eine Kondensatorstruktur entwickelt, die ein dielektrisches Material mit hohem K, wie z.B. Tantaloxid (Ta2O5), Lanthanoxid (La2O3) oder Hafniumoxid (HfO2) in einer einzelnen dielektrischen Schicht verwendet, um ausreichende Kapazität zu erhalten. Diese spezielle Kondensatorstruktur wird eine Polysilizium-Isolator-Polysilizium (SIS)-Struktur genannt.
  • Eine SIS-Kondensator-Struktur unter Verwendung eines dielektrischen Al2O3 Materials kann jedoch Kapazitätsbeschränkungen bezüglich eines dynamische Direktzugriffsspeicher (DRAMs) mit einem Niveau von 512M oder höher aufweisen. Somit sind viele Entwickler entweder auf ein Entwickeln anderer Kondensatorstrukturen fokussiert, wie etwa eine Metall-Isolator-Metall (MIM)-Struktur unter Verwendung einer Titannitrid (TiN)-Elektrode und einer dielektrischen HfO2/Al2O3 oder HfO2/Al2O3/HfO2 Struktur.
  • Wenn die zuvor erwähnte Kondensatorstruktur verwendet wird, dann beträgt die erwartete äquivalente Oxiddicke (Tox) etwa 12 Å. Um eine Kapazität zu erhöhen ohne eine Oxiddicke zu reduzieren, kann eine Kondensatorfläche mit einer 3D-Elektrodenstruktur vergrößert werden. In DRAM-Produkten mit einem sub-70 nm Niveau mit Metall-Zwischenverbindungstechnologie kann ein Erreichen einer Zellenkapazität von etwa 25 fF/Zelle oder höher in einer komplexen Bodenelektrodenstruktur resultieren. Dementsprechend kann es schwierig sein, die gewünschte Kapazität zu erreichen, wenn die Fläche der Bodenelektrodenstruktur nicht vergrößert wird.
  • Zuletzt haben viele Studien bezüglich MIM-Kondensatorstrukturen einen Fortschritt verzeichnet. Diese MIM-Kondensatorstrukturen verwenden ein Edelmetall, beispielsweise Ruthenium (Ru), als ein Elektrodenmaterial, und Ta2O5 oder HfO2 als ein einzelnes dielektrisches Material.
  • Wenn die äquivalente Oxiddicke jedoch auf etwa 12 Å oder weniger zusammen mit einer Verwendung der Ru-Elektrode reduziert wird, neigt der MIM-Kondensator dazu, einen hohen Leckstrom aufzuweisen; in einigen Fällen etwa 1 fA pro Zelle. Dementsprechend kann es schwierig sein, diesen MIM-Kondensator in einem DRAM, der sub-70 nm Niveau Zwischenverbindungstechnologie verwendet und eine Kapazität von 512M oder darüber aufweist, zu implementieren.
    •
  • Zusammenfassung der Erfindung
  • Eine Ausführungsform der vorliegenden Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement, wobei der Leckstrom reduziert wird und eine Kapazität erhöht wird, für DRAM-Produkte, die mit sub-70 nm Niveau Zwischenverbindungstechnologie implementiert sind.
  • In Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement zur Verfügung gestellt, aufweisend: Bilden einer Bodenelektrode; Bilden einer dielektrischen ZrxAlyOz-Schicht auf der Bodenelektrode unter Verwendung eines atomaren Schichtabscheidungs (ALD)-Verfahrens, wobei die dielektrische ZrxAlyOz Schicht eine Zirkonium (Zr) Komponente, eine Aluminium (Al) Komponente und eine Sauerstoff (O) Komponente aufweist, gemischt in vorbestimmten Mol-Fraktionen von x, y bzw. z; und Bilden einer oberen Elektrode auf der dielektrischen ZrxAlyOz-Schicht.
    •
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Diagramm, welches eine Kondensatorstruktur in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung darstellt;
  • 2A bis 2C sind Querschnitte, die ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung darstellen; und
  • 3 ist ein Diagramm zum Beschreiben sequenzieller Operationen eines Bildens einer dielektrischen ZrxAlyOz-Schicht, basierend auf einem atomaren Schichtabscheidungs(ALD)-Verfahren in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Erfindung
  • Bestimmte Ausführungsformen der vorliegenden Erfindung werden im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben, wobei gleiche Bezugszeichen gleiche Elemente in verschiedenen Zeichnungen bezeichnen.
  • Gemäß 1 werden eine dielektrische ZrxAlyOz-Schicht 16 und eine obere Elektrode 17 sequenziell auf einer Bodenelektrode 15 gebildet. Die dielektrische ZrxAlyOz-Schicht 16 weist bestimmte Mol-Fraktionen aus Zirkonium (Zr), Aluminium (Al) und Sauerstoff (O) auf. Auch wird die dielektrische ZrxAlyOz-Schicht 16 unter Verwendung eines atomaren Dampfabscheidungs (ALD)-Verfahrens bis zu einer ungefähren Dicke zwischen 50 Å und 100 Å gebildet.
  • In der dielektrischen ZrxAlyOz-Schicht 16 repräsentieren die Indizes x, y und z in „ZrxAlyOz" Mol-Fraktionen aus Zr, Al bzw. O. Diese Mol-Fraktionen kommen auf etwa 1, wenn sie addiert werden, (d.h. x + y + z). Auch liegt das Verhältnis von x zu y in einem ungefähren Bereich zwischen 1 : 1 und 10 : 1. Dieses Verhältnis zeigt an, dass die Mol-Fraktion der Zr-Komponente in der dielektrischen ZrxAlyOz-Schicht 16 in einem Bereich von gleich der Al-Komponente bis zum 10-fachen größer als die Al-Komponente liegen kann.
  • Gemäß 2A wird eine Zwischenschichtisolationsschicht 12 über einem Substrat 11 gebildet, in welchem Bodenstrukturen einschließlich Bit-Leitungen und Transistoren bereits gebildet sind. Die Zwischenschichtisolationsschicht 12 wird geätzt, um Kontaktlöcher 13 zu bilden, die Verbindungsregionen des Substrats 11 oder Angriffspunktpfropfenpolys (LPPs) exponieren. Ein leitendes Material füllt die Kontaktlöcher 13, um Speicherknotenkontakte 14 zu bilden.
  • Ein Bodenelektrodenmaterial wird über der Zwischenschichtisolationsschicht 14 und den Speicherknotenkontakten 14 gebildet. Dann wird ein chemisch-mechanischer Polier (CMP)-Prozess oder ein Zurückätzprozess auf dem Bodenelektrodenmaterial ausgeführt, um jede Bodenelektrode 15, die einen Speicherknotenkontakt 14 kontaktiert, zu isolieren und zu erzeugen.
  • Die Bodenelektroden 15 schließen ein metallbasiertes Material ein, welches entweder aus Titannitrid (TiN), Tantalnitrid (TaN), Wolfram (W), Wolframnitrid (WN), Ruthenium (Ru), Rutheniumoxid (RuO2), Iridium (Ir), Iridiumoxid (IrO2), oder Platin (Pt) besteht. Auch werden die Bodenelektroden 15 mit einer Dicke gebildet, die in einem Bereich von etwa 200 Å bis 500 Å liegt. Zusätzlich zu einer zylindrischen Struktur, wie sie in 2A dargestellt ist, können die Bodenelektroden 15 in einer anderen Struktur, wie etwa einer konkaven Struktur oder einer gestapelten Struktur, gebildet werden.
  • Wenn die Bodenelektroden 15 beispielsweise TiN verwenden, wird TiCl4 als ein Quellenmaterial und NH3 als ein Reaktionsgas verwendet. Das Quellenmaterial und das Reaktionsgas werden individuell mit einer Rate in einem Bereich von etwa 10 sccm bis 1.000 sccm zur Verfügung gestellt. Zu diesem Zeitpunkt wird die Reaktionskammer auf etwa 0,1 Torr bis 10 Torr gehalten, und das Substrat 11 wird bei etwa 500°C bis 700°C gehalten. Die Bodenelektroden 15, (d.h. die TiN-Schicht) werden mit einer Dicke in einem Bereich von etwa 200 Å bis 500 Å ausgebildet.
  • Nach der Bildung der Bodenelektroden 15 wird ein Ausheilprozess in einem Umgebungsgas durchgeführt, welches aus der Gruppe ausgewählt ist, die aus Stickstoff (N2), Wasserstoff (H2), N2/H2, Sauerstoff (O2), Ozon (O3) und Ammoniak (NH3) besteht. Der Ausheilprozess wird durchgeführt, um die Bodenelektroden 15 zu verdichten; verbleibende Störstellen in den Bodenelektroden 15 zu entfernen, die oft verursachen, dass ein Leckstrom ansteigt; und im Oberflächenrauheit zu eliminieren, welche eine ungleichmäßige Verteilung eines elektrischen Feldes verursachen kann.
  • Der Ausheilprozess wird entweder unter Verwendung eines Plasmaausheilprozesses, eines Ofenausheilprozesses oder eines schnellen thermischen Prozesses (RTP) durchgeführt. Der Plasmaausheilprozess wird für etwa 1 bis 5 Minuten unter den folgenden Bedingungen durchgeführt: Radiofrequenz (RF) Leistung von etwa 100 W bis 500 W, um ein Plasma zu erzeugen; Temperatur bei etwa 200°C bis 500°C; Druck von etwa 0,1 Torr bis 10 Torr; und ausgewähltes Umgebungsgas von etwa 5 sccm bis 5.000 sccm. Der Ofenausheilprozess wird bei etwa 600°C bis 800°C unter Verwendung von etwa 5 sccm bis 5.000 sccm des ausgewählten Umgebungsgases durchgeführt. Der RTP wird unter Verwendung von etwa 5 sccm bis 5.000 sccm des ausgewählten Umgebungsgases in einer Kammer durchgeführt, die auf einem ansteigenden Druck von etwa 700 Torr bis 760 Torr oder einem abfallenden Druck von etwa 1 Torr bis 100 Torr bei einer Temperatur von etwa 500°C bis 800°C gehalten wird.
  • Gemäß 2B wird eine dielektrische ZrxAlyOz-Schicht 16 über den Bodenelektroden 15 gebildet. Eine dünne Zirkoniumoxid(ZrO2)-Schicht und eine dünne Aluminiumoxid(Al2O3)-Schicht werden miteinander gemischt, um die dielektrische ZrxAlyOz-Schicht 16 zu bilden. Insbesondere wird die dielektrische ZrxAlyOz-Schicht 16 erhalten durch Ausführen eines atomaren Schichtabscheidungs (ALD)-Verfahrens, welches im Detail mit Bezug auf 3 beschrieben werden wird.
  • Gemäß 2C wird eine obere Elektrode 17 über der dielektrischen ZrxAlyOz-Schicht 16 gebildet. Die obere Elektrode 17 schließt TiN, TaN, W, WN, Ru, RuO2, Ir, IrO2, oder Pt ein. Die dargestellte Kondensatorstruktur ist eine MIM-Kondensatorstruktur.
  • Als ein Beispiel kann die obere Elektrode 17 eine Schicht aus TiN sein, erhalten durch Ausführen einer chemischen Dampfabscheidung (CVD) oder einer physikalischen Dampfabscheidung (PVD). Für das CVD-Verfahren werden TiCl4 und NH3 als das Quellenmaterial, bzw. das Reaktionsgas verwendet. Das Quellenmaterial und das Reaktionsgas werden individuell mit einer Rate in einem Bereich von etwa 10 sccm bis 1.000 sccm zugeführt. Zu diesem Zeitpunkt wird die Reaktionskammer auf etwa 0,1 Torr bis 10 Torr gehalten, und die Substrattemperatur liegt in einem Bereich von etwa 500°C bis 600°C. Die TiN-Schicht (d.h. die obere Elektrode 17) wird bis zu einer Dicke von etwa 200 Å bis 400 Å gebildet.
  • Anschließend können eine Oxidschicht oder eine Metallschicht bis zu einer Dicke von etwa 50 Å bis 200 Å gebildet werden. Die Oxidschicht wird gebildet durch Ausführen eines ALD-Verfahrens und kann ein Material aufweisen, wie etwa AL2O3, HfO2, Ta2O5, ZrO2, TiO2, oder La2O3, und die Metallschicht kann TiN aufweisen. Die Oxidschicht oder die Metallschicht werden als eine Passivierungsschicht oder eine Pufferschicht gebildet, um eine strukturelle Stabilität zu verbessern gegenüber Feuchtigkeit; Temperatur oder elektrischen Schocks, welche während eines thermischen Prozesses und eines Ausheilprozesses eines nachfolgenden Integrationsprozesses (d.h. eines hintenliegenden Prozesses (englisch = back end process)) erzeugt werden können; einem Nassätzprozess; einem Verpackungsprozess; und Umgebungstests bezüglich Zuverlässigkeit werden durchgeführt. Beispielsweise werden der thermische Prozess und der Ausheilprozess in einem Umgebungsgas, wie etwa H2, N2 oder N2/H2, durchgeführt.
  • 3 ist ein Diagramm zum Beschreiben der Prozesse, die beim Bilden einer dielektrischen ZrxAlyOz-Schicht basierend auf einem ALD-Verfahren in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung durchgeführt werden.
  • Das ALD-Verfahren schließt wie dargestellt ein Zuführen eines Quellengases, ein Ausblasen nicht reagierter Teile des Quellengases, ein Zuführen eines Reaktionsgases und ein Ausblasen nicht reagierter Teile des Reaktionsgases ein. Das ALD-Verfahren wird wiederholt durchgeführt, bis die dielektrische ZrxAlyOz-Schicht mit einer gewünschten Dicke gebildet ist.
  • Detaillierter gesprochen wird das Quellengas zur Adsorption in einen Target zugeführt und das Ausblasgas wird zugeführt, um überschüssiges Quellengas auszublasen, welches nicht adsorbiert wurde. Dann wird das Reaktionsgas zugeführt und reagiert mit dem adsorbierten Quellengas, um die gewünschte dünne Schicht abzuscheiden. Das Ausblasgas wird dann erneut zugeführt, um nicht reagierte Teile des Reaktionsgases auszublasen.
  • Die dielektrische ZrxAlyOz-Schicht wird erhalten durch Durchführen des zuvor erwähnten Einheitszyklus des ALD-Verfahrens, einschließlich Zuführen eines Zr-Quellengases, eines Al-Quellengases, Zuführen eines Ausblasgases, Zuführen eines Reaktionsgases und erneutes Zuführen des Ausblasgases. Der Einheitszyklus wird wiederholt bis die Dicke der dielektrischen ZrxAlyOz-Schicht in einem Bereich von etwa 50 Å bis 100 Å liegt. Zu diesem Zeitpunkt wird das Substrat auf etwa 200°C bis 500°C gehalten, und die Reaktionskammer wird auf etwa 0,1 Torr bis 1 Torr gehalten.
  • Das Zr-Quellengas wird ausgewählt aus ZrCl4, Zr(N(CH3)C2H5)4, Zr(O-tBu)4, Zr(N(CH3)2)4, Zr(N(C2H5)(CH3))4, Zr(N(C2H5)2)4, Zr(TMHD)4, Zr(OiC3H7)3(TMTD), Zr(OtBu)4, oder einer Zr-haltigen Verbindung. Das Zr-Quellengas wird in die Reaktionskammer durch ein Trägergas, beispielsweise Argon (Ar) Gas, zugeführt, welches mit einer Rate in einem Bereich von etwa 150 sccm bis 250 sccm für etwa 0,1 Sekunden bis 10 Sekunden zugeführt wird.
  • Das Ausblasgas, wie etwa N2 oder Ar, wird zugeführt, um nicht adsorbierte Teile des Zr-Quellengases auszublasen. Das Ausblasgas wird mit einer Rate in einem Bereich von etwa 200 sccm bis 400 sccm für etwa 3 Sekunden bis 10 Sekunden zugeführt.
  • Das Al-Quellengas wird ausgewählt aus Al (CH3)3, Al(C2H5)3 oder einer Al-haltigen Verbindung. Das Al-Quellengas wird in die Reaktionskammer mit einem Trägergas, beispielsweise Ar-Gas, zugeführt. Das Ar-Gas wird mit einer Rate in einem Bereich von etwa 20 sccm bis 100 sccm für etwa 0,1 Sekunden bis 5 Sekunden zugeführt.
  • Das Ausblasgas, beispielsweise N2 oder Ar-Gas, wird erneut zugeführt, um nicht reagierte Teile des Al-Quellengases auszublasen. Das Ausblasgas wird mit einer Rate in einem Bereich von etwa 200 sccm bis 400 sccm für etwa 3 Sekunden bis 10 Sekunden zugeführt.
  • Das Reaktionsgas wird aus O3 (mit einer Konzentration von etwa 100 g/m3 bis 500 g/m3), O2, O2-Plasma, N2O, N2O-Plasma, oder Wasserdampf ausgewählt. Das Reaktionsgas reagiert mit dem Zr-Quellengas und dem Al-Quellengas, um die dielektrische ZrxAlyOz-Schicht zu bilden. Das Reaktionsgas wird mit einer Rate in einem Bereich von etwa 100 sccm bis 1000 sccm für etwa 3 Sekunden bis 10 Sekunden zugeführt.
  • Das Ausblasgas, beispielsweise N2-Gas oder Ar-Gas wird in die Kammer zugeführt, um nicht reagierte Teile des Reaktionsgases, die innerhalb der Kammer verbleiben, auszublasen. Das Ausblasgas wird mit einer Rate in einem Bereich von etwa 50 sccm bis 200 sccm für etwa 3 Sekunden bis 10 Sekunden zugeführt.
  • Der obige Einheitszyklus des ALD-Verfahrens wird wiederholt durchgeführt, bis die dielektrische ZrxAlyOz-Schicht eine Dicke von etwa 50 Å bis 100 Å erreicht.
  • Nachdem die dielektrische ZrxAlyOz-Schicht gebildet worden ist, wird ein Ausheilprozess in einem Umgebungsgas durchgeführt, welches aus der Gruppe ausgewählt wird, die aus N2, H2, N2/H2, O2, O3 und NH3 besteht. Der Ausheilprozess wird durchgeführt, um die dielektrische ZrxAlyOz-Schicht zu verdichten; eine Gleichförmigkeit der dielektrischen ZrxAlyOz-Schicht zu erreichen; oder die verbleibenden Störstellen, welche einen Leckstrom verursachen können, zu volatilisieren. Der Ausheilprozess wird auch durchgeführt, um die Oberflächenrauheit anderer dielektrischer Schichten zu reduzieren und Kristallite zu entfernen.
  • Der Ausheilprozess beinhaltet einen Plasmaausheilprozess, einen Ofenausheilprozess oder einen RTP. Der Plasmaausheilprozess wird für etwa 1 Minute bis 5 Minuten unter den folgenden Bedingungen durchgeführt: Radiofrequenz (RF) Leistung bei etwa 100 W bis 500 W, um ein Plasma zu erzeugen; Temperatur von etwa 200°C bis 500°C; Druck von etwa 0,1 Torr bis 10 Torr; und das ausgewählte Umgebungsgas bei etwa 5 sccm bis 5.000 sccm. Der Ofenausheilprozess wird bei etwa 600°C bis 800°C unter Verwendung von etwa 5 sccm bis 5.000 sccm des ausgewählten Umgebungsgases durchgeführt. Der RTP wird unter Verwendung von etwa 5 sccm bis 5.000 sccm des Umgebungsgases in einer Kammer durchgeführt, die auf einem ansteigenden Druck von etwa 700 Torr bis 760 Torr oder einem abfallenden Druck von etwa 1 Torr bis 100 Torr bei etwa 500°C bis 800°C gehalten wird. Der Ofenausheilprozess und der RTP erhöhen darüber hinaus die dielektrische Konstante der dielektrischen ZrxAlyOz-Schicht.
  • Gemäß den Ausführungsformen der vorliegenden Erfindung wird die ZrxAlyOz-Schicht als das dielektrische Material eines Kondensators verwendet, und dieser Ansatz erzielt eine benötigte Kapazität (beispielsweise etwa 25 fF pro Zelle) in DRAM-Kondensatoren vom sub-70 nm Niveau; benötigten Leckstrom (beispielsweise etwa 0,5 fF pro Zelle oder weniger); und benötigte Zusammenbruchsspannung (z.B. etwa 2,0 V (bei 1 pA pro Zelle) oder darüber).
  • Im Allgemeinen weist eine dünne ZrO2-Schicht eine höhere Bandlückenenergie (Eg) und dielektrische Konstante (ε) als eine dünne Ta2O5 Schicht und eine dünne HfO2 Schicht auf. Beispielsweise weist die dünne ZrO2 Schicht eine Bandlückenenergie von etwa 7,8 eV und eine dielektrische Konstante (ε) von etwa 20 bis 25 auf; die dünne Ta2O5-Schicht weist eine Bandlückenenergie von etwa 4,5 eV und eine dielektrische Konstante von etwa 25 auf, und die dünne HfO2-Schicht weist eine Bandlückenenergie von etwa 5,7 eV und eine dielektrische Konstante von etwa 20 auf. Eine dünne Al2O3-Schicht, welche eine Bandlückenenergie von etwa 8,7 eV und eine dielektrische Konstante von etwa 9 aufweist, weist eine bessere thermische Stabilität als die dünne HfO2 Schicht auf. Basierend auf diesen Fakten kann die dielektrische ZrxAlyOz-Schicht Beschränkungen bzgl. Leckstrom und thermischer Stabilität verglichen mit der einzelnen dielektrischen Struktur des Kondensators verbessern, wenn die dielektrische ZrxAlyOz- Schicht die Eigenschaften der dünnen ZrO2-Schicht und der dünnen Al2O3-Schicht aufweist.
  • Als ein Ergebnis kann die Dicke der äquivalenten Oxidschicht der dielektrischen ZrxAlyOz-Schicht auf etwa 12 Å oder weniger vermindert werden. Somit kann der Kondensator mit der dielektrischen ZrxAlyOz-Schicht eine höhere Kapazität von etwa 30 fF pro Zelle oder darüber in sub-70 nm DRAM Produkten erreichen. Auch kann der Kondensator, wie oben erwähnt, gemäß den Ausführungsformen der vorliegenden Erfindung einen Leckstrom und eine gewünschte Zusammenbruchsspannung absenken, wodurch eine Massenproduktion ermöglicht wird.
  • Da die dielektrische ZrxAlyOz-Schicht eine bessere thermische Stabilität als die einzelne dielektrische Schicht, wie etwa HfO2, aufweist, ist es darüber hinaus weniger wahrscheinlich, dass elektrische Eigenschaften während eines in einem Integrationsprozess nach der Bildung des Kondensators durchgeführten hochthermischen Prozesses verschlechtert werden. Dementsprechend kann eine Haltbarkeit und eine Zuverlässigkeit des Kondensators in mit sub-70 nm Halbleitertechnologie (z.B. eines Metallzwischenverbindungsprozesses) implementierten Speicherbauelementen der nächsten Generation verbessert werden.
  • Die vorliegende Anmeldung enthält einen Gegenstand, der sich auf die koreanische Patentanmeldung Nr. KR 2005-0114367, angemeldet beim Koreanischen Patentamt am 28. November 2005, bezieht, wobei dessen gesamte Inhalte hier durch Bezugnahme mit aufgenommen werden.
  • Während die vorliegende Erfindung mit Bezug auf bestimmte Ausführungsformen beschrieben worden ist, wird es dem Fachmann der Technik klar sein, dass verschiedene Veränderungen und Modifikationen vorgenommen werden können, ohne von dem Geist und Bereich der Erfindung, wie in den folgenden Ansprüchen definiert, abzuweichen.

Claims (20)

  1. Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement, aufweisend: Bilden einer Bodenelektrode über einem Halbleitersubstrat; Bilden einer dielektrischen ZrxAlyOz-Schicht über der Bodenelektrode unter Verwendung eines atomaren Schichtabscheidungs(ALD)-Verfahrens, wobei die dielektrische ZrxAlyOz-Schicht eine Zirkonium (Zr)-Komponente, eine Aluminium (Al)-Komponente und eine Sauerstoff (O) Komponente aufweist, gemischt in vorbestimmten Mol-Fraktionen von x, y bzw. z; und Bilden einer oberen Elektrode über der dielektrischen ZrxAlyOz-Schicht.
  2. Verfahren nach Anspruch 1, wobei die Summe der Mol-Fraktionen von x, y und z in der dielektrischen ZrxAlyOz-Schicht etwa 1 ist, wobei ein Verhältnis der Mol-Fraktion der Zr-Komponente (x) zur der Mol-Fraktion der Al-Komponente (y) in einem Bereich von etwa 1 : 1 bis 10 : 1 liegt.
  3. Verfahren nach Anspruch 1, wobei das Bilden der dielektrischen ZrxAlyOz-Schicht aufweist: Adsorbieren eines Zr-Quellengases auf der Bodenelektrode; Zuführen eines ersten Ausblasgases, um nicht adsorbierte Teile des Zr-Quellengases auszublasen; Adsorbieren eines Al-Quellengases auf dem auf dem Target zur Verfügung gestellten Zr-Quellengas; Zuführen eines zweiten Ausblasgases, um nicht adsorbierte Teile des Al-Quellengases auszublasen; Zuführen eines Reaktionsgases, um mit den Zr- und Al-Quellengasen, die auf dem Target zur Verfügung gestellt sind, zu reagieren, wodurch die dielektrische ZrxAlyOz-Schicht gebildet wird; Zuführen eines dritten Quellengases, um nicht reagierte Teile des Reaktionsgases zu entfernen.
  4. Verfahren nach Anspruch 3, wobei das Zr-Quellengas ein Gas aufweist, welches ausgewählt ist aus einer Gruppe, die aus ZrCl4, Zr(N(CH3)C2H5)4, Zr(O-tBu)4, Zr(N(CH3)2)4, Zr(N(C2H5) (CH3))4, Zr(N(C2H5)2)4, Zr(TMHD)4, Zr(OiC3H7)3(TMTD), Zr(OtBu)4 und einer Zr-haltigen Verbindung besteht.
  5. Verfahren nach Anspruch 3, wobei das Al-Quellengas ein Gas aufweist, welches aus einer Gruppe ausgewählt ist, die aus Al(CH3)3, Al(C2H5)3 und einer Al-haltigen Verbindung besteht.
  6. Verfahren nach Anspruch 3, wobei das Reaktionsgas ein Gas aufweist, welches aus einer Gruppe ausgewählt ist, die aus O3 mit einer Konzentration von etwa 100 gm–3 bis etwa 500 gm–3, O2, O2-Plasma, N2O, N2O-Plasma und H2O-Dampf besteht, wobei das ausgewählte Reaktionsgas mit einer Flussrate in einem Bereich von etwa 100 sccm bis etwa 1.000 sccm für etwa 3 Sekunden bis etwa 10 Sekunden zugeführt wird.
  7. Verfahren nach Anspruch 3, wobei das erste, zweite und dritte Quellengas N2-Gas oder Ar-Gas aufweisen.
  8. Verfahren nach Anspruch 3, wobei die dielektrische ZrxAlyOz-Schicht mit einer Dicke in einem Bereich von etwa 50 Å bis etwa 100 Å gebildet wird.
  9. Verfahren nach Anspruch 3, wobei die dielektrische ZrxAlyOz-Schicht unter Bedingungen einer Substrattemperatur in einem Bereich von etwa 200°C bis etwa 500°C und einem Kammerdruck in einem Bereich von etwa 0,1 Torr bis etwa 1 Torr gebildet wird.
  10. Verfahren nach Anspruch 3, weiterhin aufweisend ein Ausführen eines Ausheilprozesses nach dem Bilden der dielektrischen ZrxAlyOz-Schicht.
  11. Verfahren nach Anspruch 10, wobei der Ausheilprozess mit einem Plasmaausheilprozess voranschreitet, ausgeführt für etwa 1 Minute bis etwa 5 Minuten unter den Bedingungen: ein Umgebungsgas einschließlich eines Gases, welches aus einer Gruppe ausgewählt wird, die aus N2, H2, N2/H2, NH3, N2O, N2/O2, O2 und O3 besteht, und zugeführt mit einer Flussrate in einem Bereich von etwa 5 sccm bis etwa 5.000 sccm; einer Temperatur in einem Bereich von etwa 200°C bis etwa 500°C; einem Plasma, erzeugt mit einer Radiofrequenzleistung in einem Bereich von etwa 100 W bis etwa 500 W; und einem Druck von etwa 0,1 Torr bis etwa 1 Torr.
  12. Verfahren nach Anspruch 10, wobei der Ausheilprozess voranschreitet mit einem schnellen thermischen Prozess, ausgeführt unter Bedingungen wie folgt: eine Temperatur in einem Bereich von etwa 500°C bis etwa 800°C; einem ansteigenden Kammerdruck in einem Bereich von etwa 700 Torr bis etwa 760 Torr oder einem abfallenden Druck in einem Bereich von etwa 1 Torr bis etwa 100 Torr; und einem Gas, ausgewählt aus einer Gruppe, die aus N2, H2, N2/H2, NH3, N2O, N2/O2, O2 und O3 besteht, und zugeführt mit einer Flussrate in einem Bereich von etwa 5 sccm bis etwa 5.000 sccm.
  13. Verfahren nach Anspruch 10, wobei der Ausheilprozess voranschreitet mit einem Ofenausheilprozess, ausgeführt unter Bedingungen wie folgt: einem Gas, ausgewählt aus einer Gruppe, die aus N2, H2, N2/H2, NH3, N2O, N2/O2, O2 und O3 besteht, und zugeführt mit einer Flussrate in einem Bereich von etwa 5 sccm bis etwa 5.000 sccm; und eine Temperatur in einem Bereich von etwa 600°C bis etwa 800°C.
  14. Verfahren nach Anspruch 1, wobei die Bodenelektrode und die obere Elektrode ein Material aufweisen, welches aus einer Gruppe ausgewählt ist, die aus TiN, TaN, W, WN, Ru, RuO2, Ir, IrO2 und Pt besteht.
  15. Verfahren nach Anspruch 1, weiterhin nach dem Bilden der Bodenelektrode ein Ausführen eines Ausheilprozesses in einem Umgebungsgas aufweisend, welches aus einer Gruppe ausgewählt ist, die aus N2, N2, N2/H2, O2, O3 und NH3 besteht.
  16. Verfahren nach Anspruch 1, weiterhin nach dem Bilden der oberen Elektrode ein Bilden einer Passivierungsschicht über der oberen Elektrode unter Verwendung eines ALD-Verfahrens aufweisend.
  17. Verfahren nach Anspruch 16, wobei die Passivierungsschicht mit einer Dicke in einem Bereich von etwa 50 Å bis etwa 200 Å gebildet wird.
  18. Verfahren nach Anspruch 16, wobei die Passivierungsschicht ein Oxid-basiertes Material und ein Metall-basiertes Material aufweist.
  19. Verfahren nach Anspruch 18, wobei das Oxid-basierte Material ein Material aufweist, welches aus einer Gruppe ausgewählt ist, die aus Al2O3, HfO2, Ta2O5, ZrO2, TiO2 und La2O3 besteht.
  20. Verfahren nach Anspruch 18, wobei das Metall-basierte Material TiN aufweist.
DE102006030707A 2005-11-28 2006-06-30 Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement Expired - Fee Related DE102006030707B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050114367A KR100670747B1 (ko) 2005-11-28 2005-11-28 반도체소자의 캐패시터 제조 방법
KR10-2005-0114367 2005-11-28

Publications (2)

Publication Number Publication Date
DE102006030707A1 true DE102006030707A1 (de) 2007-05-31
DE102006030707B4 DE102006030707B4 (de) 2011-06-22

Family

ID=38014072

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006030707A Expired - Fee Related DE102006030707B4 (de) 2005-11-28 2006-06-30 Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement

Country Status (7)

Country Link
US (1) US7825043B2 (de)
JP (1) JP5094057B2 (de)
KR (1) KR100670747B1 (de)
CN (1) CN100514606C (de)
DE (1) DE102006030707B4 (de)
IT (1) ITMI20061269A1 (de)
TW (1) TWI322487B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008108128A1 (ja) * 2007-03-08 2010-06-10 日本電気株式会社 誘電体、誘電体を用いたキャパシタ、誘電体を用いた半導体装置、及び誘電体の製造方法
JP5133643B2 (ja) * 2007-09-28 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2009057589A1 (ja) * 2007-10-30 2009-05-07 Nec Corporation キャパシタとそれを有する半導体装置およびキャパシタの製造方法
JP5262233B2 (ja) * 2008-03-27 2013-08-14 日本電気株式会社 窒化ジルコニウム界面層を有するキャパシター構造
US7704884B2 (en) 2008-04-11 2010-04-27 Micron Technology, Inc. Semiconductor processing methods
US7820506B2 (en) * 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
JP5504663B2 (ja) * 2009-03-25 2014-05-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5462885B2 (ja) * 2009-12-18 2014-04-02 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5587716B2 (ja) * 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
JP2014017354A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd 成膜方法
JP2014218691A (ja) * 2013-05-07 2014-11-20 エア・ウォーター株式会社 層状構造体の製造方法
KR102364708B1 (ko) * 2017-07-12 2022-02-21 삼성디스플레이 주식회사 표시 장치의 제조 방법
CN107527806A (zh) * 2017-09-29 2017-12-29 睿力集成电路有限公司 介电薄膜、介电层结构及制作方法
KR20210012808A (ko) 2019-07-26 2021-02-03 삼성전자주식회사 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자
US20220216297A1 (en) * 2021-01-05 2022-07-07 Changxin Memory Technologies, Inc. Electrode layer, capacitor and methods for electrode layer and capacitor manufacture
WO2023163499A1 (ko) * 2022-02-24 2023-08-31 주성엔지니어링(주) 유전막과 그를 포함한 커패시터 및 그들의 제조 방법

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297539B1 (en) * 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
KR100363084B1 (ko) 1999-10-19 2002-11-30 삼성전자 주식회사 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법
US6407435B1 (en) 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6984591B1 (en) 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
DE10034003A1 (de) 2000-07-07 2002-01-24 Infineon Technologies Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
KR100663341B1 (ko) 2000-08-11 2007-01-02 삼성전자주식회사 원자층 증착 캐패시터 제조방법 및 장치
US6664186B1 (en) 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6660660B2 (en) 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6486080B2 (en) * 2000-11-30 2002-11-26 Chartered Semiconductor Manufacturing Ltd. Method to form zirconium oxide and hafnium oxide for high dielectric constant materials
KR20020049875A (ko) 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
US6897149B2 (en) * 2001-01-25 2005-05-24 Tokyo Electron Limited Method of producing electronic device material
JP2002222934A (ja) 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
US6858865B2 (en) 2001-02-23 2005-02-22 Micron Technology, Inc. Doped aluminum oxide dielectrics
US6486057B1 (en) * 2001-04-12 2002-11-26 National Science Council Process for preparing Cu damascene interconnection
JP2002314072A (ja) 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US20020168840A1 (en) * 2001-05-11 2002-11-14 Applied Materials, Inc. Deposition of tungsten silicide films
JP3863391B2 (ja) 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6797525B2 (en) 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
KR100476926B1 (ko) 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
TWI223329B (en) 2002-09-10 2004-11-01 Samsung Electronics Co Ltd Method for forming high dielectric layer in semiconductor device
JP2004111447A (ja) 2002-09-13 2004-04-08 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
US6940117B2 (en) 2002-12-03 2005-09-06 International Business Machines Corporation Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
US6753224B1 (en) 2002-12-19 2004-06-22 Taiwan Semiconductor Manufacturing Company Layer of high-k inter-poly dielectric
KR20040059536A (ko) 2002-12-27 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100493040B1 (ko) 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
EP2270051B1 (de) 2003-01-23 2019-05-15 Ono Pharmaceutical Co., Ltd. Antikörper spezifisch gegen humanes PD-1 und CD3
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US7092234B2 (en) 2003-05-20 2006-08-15 Micron Technology, Inc. DRAM cells and electronic systems
KR100555543B1 (ko) 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US20050054156A1 (en) 2003-09-10 2005-03-10 International Business Machines Corporation Capacitor and fabrication method using ultra-high vacuum cvd of silicon nitride
KR20050028749A (ko) 2003-09-19 2005-03-23 삼성전자주식회사 다층 구조의 커패시터들 갖는 반도체 장치
KR20050075790A (ko) 2004-01-16 2005-07-22 (주)바이오빈 키토산과 게장이 혼합된 된장의 제조방법
KR100542675B1 (ko) 2004-02-06 2006-01-11 허차순 합성수지 하수관용 고무패킹 소켓 성형장치
US20050196917A1 (en) * 2004-03-03 2005-09-08 Jingyu Lian Method for forming a (111) oriented BSTO thin film layer for high dielectric constant capacitors
KR100587071B1 (ko) 2004-03-30 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100579869B1 (ko) 2004-04-21 2006-05-22 김상국 다중구동원을 구비한 하부 방류형 어도 겸용 가동보 수문및 그 구동방법
KR20050103065A (ko) 2004-04-24 2005-10-27 삼성전자주식회사 Ｕｍｔｓ 망에서의 통합된 ｓｇｓｎ 및 ｇｇｓｎ에서의터널 설정 방법 및 장치
KR20050123428A (ko) 2004-06-25 2005-12-29 엘지전자 주식회사 컨트롤 패널과 메탈 시트의 결합구조
US7492006B2 (en) * 2004-08-30 2009-02-17 Samsung Electronics Co., Ltd. Semiconductor transistors having surface insulation layers and methods of fabricating such transistors
KR100587086B1 (ko) 2004-10-29 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100713906B1 (ko) 2004-11-08 2007-05-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
DE102005053322A1 (de) 2004-11-08 2006-06-08 Hynix Semiconductor Inc., Ichon Kondensator mit Zirkondioxid und Verfahren zur Herstellung desselben
KR20060072338A (ko) 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
KR100772099B1 (ko) 2005-06-28 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100744026B1 (ko) 2005-06-28 2007-07-30 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100670726B1 (ko) 2005-06-29 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법
KR100717813B1 (ko) 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100596805B1 (ko) 2005-06-30 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100772101B1 (ko) 2005-06-30 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100655139B1 (ko) 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
KR100655140B1 (ko) 2005-11-10 2006-12-08 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100656283B1 (ko) 2005-12-14 2006-12-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100672766B1 (ko) 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
CN100514606C (zh) 2009-07-15
US7825043B2 (en) 2010-11-02
KR100670747B1 (ko) 2007-01-17
TWI322487B (en) 2010-03-21
JP5094057B2 (ja) 2012-12-12
CN1976008A (zh) 2007-06-06
JP2007150242A (ja) 2007-06-14
TW200721389A (en) 2007-06-01
ITMI20061269A1 (it) 2007-05-29
US20070122967A1 (en) 2007-05-31
DE102006030707B4 (de) 2011-06-22

Similar Documents

Publication Publication Date Title
DE102006030707B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
CN100481461C (zh) 具有纳米复合电介质结构的电容器及其制造方法
US7592217B2 (en) Capacitor with zirconium oxide and method for fabricating the same
DE10055431B4 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
US6875667B2 (en) Method for forming capacitor
KR100672766B1 (ko) 반도체 소자의 캐패시터 제조 방법
DE102005031678A1 (de) Integriertes Halbleiterschaltkreisbauelement, Kondensator und Herstellungsverfahren hierfür
KR20040060443A (ko) 반도체 소자의 커패시터 및 그 제조방법
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
DE10064067A1 (de) Verfahren zur Herstellung von Halbleitereinrichtungskondensatoren
DE102004016162A1 (de) Verfahren zum Bilden eines Metalloxidfilmes
US11417516B2 (en) Dielectric layer and a semiconductor memory device including the dielectric layer as a capacitor dielectric layer
US7425761B2 (en) Method of manufacturing a dielectric film in a capacitor
TW544915B (en) A capacitor for semiconductor devices and a method of fabricating such capacitors
DE10031056B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100772101B1 (ko) 반도체 소자의 캐패시터 형성방법
DE102005053322A1 (de) Kondensator mit Zirkondioxid und Verfahren zur Herstellung desselben
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20030010852A (ko) 반도체 장치의 제조 방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR20080062735A (ko) 높은 커패시턴스를 갖는 금속-절연체-금속 커패시터 및 그제조방법

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20110923

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101