JP2007150242A - 半導体素子のキャパシタ製造方法 - Google Patents

半導体素子のキャパシタ製造方法 Download PDF

Info

Publication number
JP2007150242A
JP2007150242A JP2006181112A JP2006181112A JP2007150242A JP 2007150242 A JP2007150242 A JP 2007150242A JP 2006181112 A JP2006181112 A JP 2006181112A JP 2006181112 A JP2006181112 A JP 2006181112A JP 2007150242 A JP2007150242 A JP 2007150242A
Authority
JP
Japan
Prior art keywords
capacitor
gas
manufacturing
semiconductor device
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006181112A
Other languages
English (en)
Other versions
JP5094057B2 (ja
Inventor
Ki-Jung Lee
起 正 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2007150242A publication Critical patent/JP2007150242A/ja
Application granted granted Critical
Publication of JP5094057B2 publication Critical patent/JP5094057B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Abstract

【課題】７０ｎｍ級以下の金属配線を有する次世代ＤＲＡＭ製品で必要とされる静電容量を確保し、かつ、漏れ電流特性をも改善できる半導体素子のキャパシタ製造方法を提供すること。
【解決手段】下部電極１５を形成するステップと、該下部電極上にＡＬＤ法でジルコニウム、アルミニウム及び酸素がそれぞれ所定のモル分率ｘ、ｙ、ｚを有して混合されたＺｒｘＡｌｙＯｚ誘電膜１６を形成するステップと、該誘電膜上に上部電極１７を形成するステップとを含む。
【選択図】図２Ｃ

Description

本発明は、半導体素子の製造技術に関し、さらに詳細には、所望の静電容量を確保し、かつ、優れた漏れ電流特性及び熱安定性をも確保することができる半導体素子のキャパシタ製造方法に関する。
近年、半導体素子製造技術の進歩によりメモリ製品の高集積化が加速化されるにつれて、単位セルの面積が著しく減少しており、動作電圧の低電圧化も進んでいる。この結果、素子のリフレッシュ時間が短縮され、ソフトエラー（soft error）が生じるという問題が引き起こされている。このような問題を防止するために、２５ｆＦ／セル以上の高い静電容量を有し、漏れ電流の発生が少ないキャパシタの開発が依然として求められている。
近年、Ｓｉ３Ｎ４（ε＝７）薄膜を誘電膜として使用するＮＯ（Nitride-Oxide）キャパシタは、高集積化につれて静電容量の確保に限界を見せるようになり、十分な静電容量の確保のために、Ｓｉ３Ｎ４（ε＝７）よりも高い比誘電率を有するＴａ２Ｏ５（ε＝２５）、Ｌａ２Ｏ３（ε＝３０）、及びＨｆＯ２（ε＝２０）などを単一の誘電体として適用したＳＩＳ（Polisilicon-Insulator-Polisilicon）構造のキャパシタが開発されている。
しかし、Ａｌ２Ｏ３誘電膜を採用したＳＩＳ（Silicon-Insulator-Silicon）型キャパシタも、５１２Ｍ以上の次世代ＤＲＡＭ製品に必要な静電容量を確保するのにその限界を見せているため、ＴｉＮ電極とＨｆＯ２／Ａｌ２Ｏ３誘電膜とを採用したＭＩＳ（Metal-Insulator-Silicon）型又はＨｆＯ２／Ａｌ２Ｏ３／ＨｆＯ２誘電膜を採用したＭＩＭ（Metal-Insulator-Metal）型のキャパシタの開発が主流をなしている。
しかしながら、上述したそれらのキャパシタの場合においても、期待できる等価酸化膜の厚さ（Equivalent oxide thickness、Ｔｏｘ）は約１２Åが限界となるため、７０ｎｍ級以下の金属配線工程が適用される半導体ＤＲＡＭ製品群で２５ｆＦ／セル以上のセル静電容量を確保するためには、下部電極の構造を複雑に変化させて、下部電極の面積を増大させない限り、事実上困難である。
このため、最近では、ルテニウム（Ｒｕ）のような貴金属メタル（Noble metal）を電極として採用し、Ｔａ２Ｏ５、ＨｆＯ２のような単一誘電膜を採用したＭＩＭキャパシタの開発が本格的に行われてきている。
しかし、ルテニウム電極を採用して等価酸化膜の厚さを約１２Å以下に低下させても、ＭＩＭキャパシタの漏れ電流が依然として１ｆＡ／セル程度の高い水準で生じるため、７０ｎｍ級以下の金属配線を有する５１２Ｍ級以上の次世代ＤＲＡＭに適用することは困難であった。
本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、７０ｎｍ級以下の金属配線を有する次世代ＤＲＡＭ製品で必要とされる静電容量を確保し、かつ、優れた漏れ電流特性をも確保することができる半導体素子のキャパシタ製造方法を提供することにある。
そこで、上記の目的を達成するために、本発明に係る半導体素子のキャパシタ製造方法は、半導体基板上に下部電極を形成するステップと、前記下部電極上にＡＬＤ法を利用して、ジルコニウム、アルミニウム及び酸素がそれぞれ所定のモル分率ｘ、ｙ及びｚを有して混合されたＺｒｘＡｌｙＯｚ誘電膜を形成するステップと、前記誘電膜上に上部電極を形成するステップとを含むことを特徴とする。
前記モル分率ｘ、ｙ及びｚの合計が１であり、前記モル分率ｘを前記モル分率ｙで除した値が１〜１０の範囲内の値であることを特徴とする。
前記ＺｒｘＡｌｙＯｚ誘電膜を形成する前記ステップが、Ｚｒソースガスを用いて前記下部電極にＺｒソースを吸着させるステップと、第１のパージガスを供給して未吸着の前記Ｚｒソースガスを除去するステップと、前記下部電極上に吸着された前記Ｚｒソース上に、Ａｌソースガスを用いてＡｌソースを吸着させるステップと、第２のパージガスを供給して未吸着の前記Ａｌソースガスを除去するステップと、反応ガスを供給し、前記下部電極上に吸着された前記Ｚｒソース及びＡｌソースと反応させて前記ＺｒｘＡｌｙＯｚ誘電膜を形成するステップと、第３のパージガスを供給して未反応の前記反応ガスを除去するステップとを含むことを特徴とする。
本発明は、大きなバンドギャップエネルギー値を有するＺｒＯ２薄膜と、熱安定性の優れたＡｌ２Ｏ３薄膜とが混合されたＺｒｘＡｌｙＯｚ誘電膜をキャパシタの誘電膜として形成することにより、漏れ電流の発生の抑制力を向上させることができることはもちろん、降伏電圧値を高め、併せて、大容量の静電容量をも得ることができ、７０ｎｍ級以下の高集積メモリ製品で求められる十分な静電容量を有し、かつ、優れた漏れ電流特性及び降伏電圧特性を有するＭＩＭキャパシタを実現することができる。
さらに、ＺｒｘＡｌｙＯｚ誘電膜は、ＨｆＯ２などの単一誘電膜より優れた熱安定性を有することにより、キャパシタ形成後の集積工程で不回避である高温の熱処理時に電気的特性の劣化をも防止できる。したがって、本発明は、７０ｎｍ以下の金属配線工程が適用される次世代半導体メモリ素子におけるキャパシタの耐久性と信頼性とを同時に向上させることができる。
以下、添付された図面を参照して本発明の好ましい実施の形態をさらに詳細に説明する。
図１は、本発明の実施の形態に係るキャパシタの概略構造を示した断面図であって、下部電極１５上にＺｒｘＡｌｙＯｚ誘電膜１６が形成され、ＺｒｘＡｌｙＯｚ誘電膜１６上に上部電極１７が形成されている。
ＺｒｘＡｌｙＯｚ誘電膜１６は、ジルコニウム成分、アルミニウム成分及び酸素成分がそれぞれ所定のモル分率（molar fraction）を有して含有されており、原子層蒸着（Atomic Layer Deposition、以下「ＡＬＤ」とも記す）法を利用して約５０Å〜１００Åの範囲の厚さに形成される。なお、ここでは、ｘ、ｙ、ｚはそれぞれ、ジルコニウム、アルミニウム及び酸素のモル分率を表している。
そして、ＺｒｘＡｌｙＯｚ誘電膜１６において、各成分のモル分率の合計（ｘ＋ｙ＋ｚ）は、約１である。なお、ここで、ｘ／ｙは約１〜１０の範囲内である。すなわち、ＺｒｘＡｌｙＯｚ誘電膜１６においてジルコニウム（Ｚｒ）成分、アルミニウム（Ａｌ）成分及び酸素（Ｏ）成分のモル分率の合計が約１となるが、アルミニウム成分対ジルコニウム成分のモル分率割合（ｘ／ｙ）は、約１〜１０の範囲を有する。さらに説明すれば、モル分率割合（ｘ／ｙ）が約１〜１０の範囲を有することとは、ＺｒｘＡｌｙＯｚ誘電膜１６内でジルコニウム成分がアルミニウム成分と同じモル分率（ｘ／ｙ＝１）で含有されるか、又は、最大でジルコニウム成分がアルミニウム成分より約１０倍大きいモル分率を有して含有されることを意味する。
図２Ａ〜図２Ｃは、本発明の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための図であって、形成過程の各段階における素子の構造を示す断面図である。以下、これらの図面を参照しながら、キャパシタ形成方法を詳細に説明する。
図２Ａに示すように、トランジスタ及びビットラインを含む下部パターン（図示せず）が形成された半導体基板１１の全面上に、下部パターンを覆うように層間絶縁膜１２を形成する。
次に、層間絶縁膜１２をエッチングして基板接合領域又はランディングプラグポリ（ＬＰＰ）を露出させるコンタクトホール１３を形成した後、該コンタクトホール１３内に導電膜を埋め込んでストレージノードコンタクト１４を形成する。
次いで、ストレージノードコンタクト１４を含む層間絶縁膜１２上に下部電極物質の蒸着及びＣＭＰ、又はエッチバック工程により分離処理を行って、ストレージノードコンタクト１４と接続される下部電極１５を形成する。
ここで、下部電極１５は、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２及びＰｔからなる群の中から選択されるいずれか１つの金属物質で、約２００Å〜５００Åの範囲の厚さに形成される。また、下部電極１５は、図示したような円筒形（cylinder）構造の他に、凹形（concave）構造、又は、単純なスタック（Stack）構造としても形成が可能である。
例えば、下部電極１５をＴｉＮで蒸着する場合、ソース物質には、ＴｉＣｌ４を使用し、反応ガスには、ＮＨ３を使用し、ソース物質及び反応ガスの流量をそれぞれ約１０ｓｃｃｍ〜１０００ｓｃｃｍの範囲に維持する。この時、反応チャンバーの圧力は、約１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）に維持され、基板温度は、約５００〜７００℃に維持され、ＴｉＮは、約２００Å〜５００Åの範囲の厚さに蒸着される。
上記した下部電極１５を形成した後には、下部電極１５を緻密化させ、漏れ電流の増大の原因となる電極内の残留不純物を除去し、かつ、電極表面の粗さ（roughness）を緩和して電界集中が防止されるように、Ｎ２、Ｈ２、Ｎ２／Ｈ２、Ｏ２、Ｏ３及びＮＨ３からなる群の中から選択されるいずれか１つのガスの雰囲気でアニーリングを行う。
この時、アニーリングは、プラズマ、電気炉及びＲＴＰ（Rapid Thermal Process）法からなる群の中から選択されるいずれか１つの方法で行われる。プラズマを用いてアニーリングする場合、約１００Ｗ〜５００Ｗの範囲のＲＦパワーを有するプラズマを用いて、約２００℃〜５００℃の温度範囲と約１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の圧力範囲とで、選択された雰囲気ガスを約５ｓｃｃｍ〜５ｓｌｍの範囲の流量でフローさせながら、約１〜５分間行う。一方、電気炉を用いてアニーリングする場合、約６００℃〜８００℃の範囲の温度で選択された雰囲気ガスを約５ｓｃｃｍ〜５ｓｌｍの範囲の流量でフローさせながら行い、ＲＴＰ法でアニーリングする場合、約５００℃〜８００℃の温度を有する常圧（約９３３〜１０１３ｈＰａ（７００〜７６０Ｔｏｒｒ））又は減圧（約１．３〜１３３．３ｈＰａ（１〜１００Ｔｏｒｒ））のチャンバー内で、選択されたガスを約５ｓｃｃｍ〜５ｓｌｍの範囲の流量でフローさせながら行う。
次に、図２Ｂに示すように、下部電極１５上にＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とが混合されたＺｒｘＡｌｙＯｚ誘電膜１６を形成する。ここで、ＺｒｘＡｌｙＯｚ誘電膜１６は、例えば、ＡＬＤ法で蒸着される。その詳細は、図３を参照して後述する。
次に、図２Ｃに示すように、ＺｒｘＡｌｙＯｚ誘電膜１６上に、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２及びＰｔからなる群の中から選択されるいずれか１つの金属物質で上部電極１７を形成する。これにより、ＺｒｘＡｌｙＯｚ誘電膜１６が採用されたＭＩＭキャパシタが完成する。
ここで、上部電極１７は、ＣＶＤ ＴｉＮ／ＰＶＤ ＴｉＮで形成される。例えば、ＣＶＤ ＴｉＮの蒸着方法は、次の通りである。ソース物質には、ＴｉＣｌ４を使用し、反応ガスには、ＮＨ３を使用し、ソース物質及び反応ガスの流量をそれぞれ約１０ｓｃｃｍ〜１０００ｓｃｃｍの範囲に維持する。この時、反応チャンバーの圧力は、約１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の範囲内に維持され、基板温度は、約５００℃〜６００℃の範囲に維持され、ＴｉＮは、約２００Å〜４００Åの範囲の厚さに蒸着される。
上部電極１７の形成後には、後続の集積工程（バックエンド工程）での熱工程及び硬化工程（熱工程及び硬化工程は、Ｈ２、Ｎ２、Ｎ２／Ｈ２雰囲気で行う）、ウェット工程、その他のパッケージ工程、及び信頼性と関連する環境実験進行過程で湿度、温度、又は電気的衝撃に対する構造的な安定性を向上させるために、一種の保護膜又は緩衝層としてＡｌ２Ｏ３、Ｔａ２Ｏ５、 ＺｒＯ２、ＴｉＯ２及びＬａ２Ｏ３のような酸化膜又はＴｉＮのような金属物質をさらに、約５０Å〜２００Åの範囲の厚さにＡＬＤ法で蒸着するのが好ましい。
図３は、ＡＬＤ法によるＺｒｘＡｌｙＯｚ誘電膜の形成過程を説明するための図である。
図３に示すように、ＺｒｘＡｌｙＯｚ誘電膜の形成は、「ソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを、所望の厚さの薄膜が得られるまで繰り返し遂行するＡＬＤ法で行われる。すなわち、単位サイクルは、ソースガスをフローさせてソースガスを吸着させ、吸着されずにチャンバー内に残留するソースガスを外部へパージし、そしてチャンバー内に反応ガスをフローさせて吸着されたソースガスとの反応により所望の薄膜を蒸着した後、再度パージガスをフローさせてチャンバー内に残留する未反応の反応ガスを外部へパージする。
望ましくは、ＺｒｘＡｌｙＯｚ誘電膜の形成は、「Ｚｒソースガスフロー、パージ、Ａｌソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを所望の厚さ（約５０Å〜１００Åの範囲の厚さ）のＺｒｘＡｌｙＯｚ誘電膜が得られるまで繰り返し遂行するＡＬＤ法で行われる。そして、このようなＺｒｘＡｌｙＯｚ誘電膜を蒸着する際、基板温度は、約２００℃〜５００℃の範囲に、反応チャンバーの圧力は、約１３．３〜１３３．３Ｐａ（０．１〜１Ｔｏｒｒ）の範囲に維持される。
詳細に説明すれば、ＺｒＣｌ４、Ｚｒ［Ｎ（ＣＨ３）Ｃ２Ｈ５］４、Ｚｒ（Ｏ−ｔＢｕ）４、Ｚｒ［Ｎ（ＣＨ３）２］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）（ＣＨ３）］４、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４、Ｚｒ（ｔｍｈｄ）４、Ｚｒ（ＯｉＣ３Ｈ７）３（ｔｍｔｄ）、Ｚｒ（ＯｔＢｕ）４及びジルコニウムを含有する化合物からなる群の中から選択されるいずれか１つのＺｒソースガスをＡＬＤ装置のチャンバー内に注入してＺｒソースを吸着させる。この時、Ｚｒソースガスは、運搬ガスであるＡｒガスによってチャンバーに注入されるが、Ａｒガスは、約１５０ｓｃｃｍ〜２５０ｓｃｃｍの範囲の流量で約０．１秒〜１０秒間フローされる。
次に、チャンバー内にパージガス（Ｎ２又はＡｒ）をフローさせて、吸着されずにチャンバー内に残留するＺｒソースガスを外部にパージする。この時、パージガスは、約２００ｓｃｃｍ〜４００ｓｃｃｍの範囲の流量で約３〜１０秒間フローされる。
次いで、Ａｌ（ＣＨ３）３、Ａｌ（Ｃ２Ｈ５）３及びＡｌを含有する化合物からなる群の中から選択されるいずれか１つのＡｌソースガスをＡＬＤ装置のチャンバー内にフローさせてＡｌソースを吸着させる。この時、Ａｌソースガスは、運搬ガスであるＡｒガスによってチャンバー内に注入されるが、Ａｒは、約２０ｓｃｃｍ〜１００ｓｃｃｍの範囲の流量で約０．１〜５秒間フローされる。
次に、チャンバー内にパージガス（Ｎ２又はＡｒ）をフローさせて、吸着されずにチャンバー内に残留するＡｌソースガスを外部にパージする。この時、パージガスは、約２００ｓｃｃｍ〜４００ｓｃｃｍの範囲の流量で約３〜１０秒間フローされる。
次に、チャンバー内にＯ３（濃度が約１００ｇ／ｍ３〜５００ｇ／ｍ３）、Ｏ２、プラズマＯ２、Ｎ２Ｏ、プラズマＮ２Ｏ及びＨ２Ｏ蒸気からなる群の中から選択されるいずれか１つの反応ガスをフローさせて吸着されたＺｒソース／Ａｌソースと反応させてＺｒｘＡｌｙＯｚ薄膜を形成する。この時、反応ガスは、約０．１ｓｌｍ〜１ｓｌｍの範囲の流量で約３〜１０秒間フローされる。
最後に、チャンバー内にパージガス（Ｎ２又はＡｒ）をフローさせて、吸着されずにチャンバー内に残留する未反応の反応ガスを外部にパージする。この時、パージガスは、約５０ｓｃｃｍ〜２００ｓｃｃｍの範囲の流量で約３〜１０秒間フローされる。
上記のように「Ｚｒソースガスフロー、パージ、Ａｌソースガスフロー、パージ、反応ガスフロー、パージ」を順次行う単位サイクルを繰り返し遂行してＺｒｘＡｌｙＯｚ誘電膜は約５０Å〜１００Åの範囲の厚さに形成される。
上述したように、ＡＬＤ法によりＺｒｘＡｌｙＯｚ誘電膜を蒸着した後には、蒸着の後続工程として、誘電膜を緻密化及び均質化させたり、薄膜内又は表面に漏れ電流の原因となる残留不純物を揮発させて除去したりする目的、その他、誘電膜表面の粗さの緩和、結晶粒（crystallite）の除去などを目的として、Ｎ２、Ｈ２、Ｎ２／Ｈ２、Ｏ２、Ｏ３及びＮＨ３からなる群の中から選択されるいずれか１つのガスの雰囲気でアニーリングを行う。
この時、アニーリングは、プラズマ、電気炉及びＲＴＰ法からなる群の中から選択されるいずれか１つの方法で行われる。プラズマを用いてアニーリングする場合、約１００Ｗ〜５００Ｗの範囲のＲＦパワーを有するプラズマを用いて、約２００℃〜５００℃の温度範囲と約１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の圧力範囲とで、選択された雰囲気ガスを約５ｓｃｃｍ〜５ｓｌｍの範囲の流量でフローさせながら約１〜５分間行う。
電気炉を用いてアニーリングする場合、約６００℃〜８００℃の範囲の温度で選択された雰囲気ガスを約５ｓｃｃｍ〜５ｓｌｍの範囲の流量でフローさせながら行い、ＲＴＰ法でアニーリングする場合、約５００℃〜８００℃の温度範囲を有する常圧（約９３３〜１０１３ｈＰａ（７００〜７６０Ｔｏｒｒ））又は減圧（約１．３〜１３３．３ｈＰａ（１〜１００Ｔｏｒｒ））のチャンバー内で、選択された雰囲気ガスを約５ｓｃｃｍ〜５ｓｌｍの範囲の流量でフローさせながら行う。
一方、電気炉及びＲＴＰ法でアニーリングを行えば、ＺｒｘＡｌｙＯｚ誘電膜の比誘電率を増大させる効果をさらに得ることができる。
上述した実施の形態によれば、本発明は、ＺｒｘＡｌｙＯｚ誘電膜を採用したキャパシタを形成することによって、７０ｎｍ級以下のＤＲＡＭキャパシタに求められている約２５ｆＦ／セル以上の静電容量、約０．５ｆＦ／セル以下の漏れ電流、及び約２．０Ｖ（１pA／セルの場合）以上の降伏電圧を実現することができる。
ＺｒＯ２（Ｅｇ＝７．８ｅＶ、ε＝２０〜２５）薄膜がＴａ２Ｏ５（Ｅｇ＝４．５ｅＶ、ε＝２５）誘電膜及びＨｆＯ２（Ｅｇ＝５．７ｅＶ、ε＝２０）誘電膜よりも大きなバンドギャップエネルギーＥｇ（Band Gap Energy）と比誘電率とを有する物質であり、また、Ａｌ２Ｏ３（Ｅｇ＝８．７ｅＶ、ε＝９）薄膜がＨｆＯ２（Ｅｇ＝５．７ｅＶ、ε＝２０）誘電膜に比べてより優れた熱安定性を有する物質であるため、ＺｒＯ２薄膜とＡｌ２Ｏ３薄膜とが混合された構造のＺｒｘＡｌｙＯｚ誘電膜は、従来の単一誘電膜を採用したキャパシタにおいて生じていた漏れ電流の問題と熱安定性の問題の発生を抑制することができる。
これにより、ＺｒｘＡｌｙＯｚ誘電膜の等価酸化膜の厚さを約１２Å以下に低下させることができ、したがって、ＺｒｘＡｌｙＯｚ誘電膜を採用した本発明のキャパシタは、７０ｎｍ級以下のＤＲＡＭ素子でも３０ｆＦ／セル以上の大容量の静電容量を実現することができる。
結果的に、ＺｒｘＡｌｙＯｚ誘電膜を採用した本発明のキャパシタは、７０ｎｍ級以下の金属配線を有する次世代ＤＲＡＭ製品で必要とする静電容量を確保し、量産化が可能で、且つ、優れた漏れ電流及び降伏電圧特性をも確保することができる。
以上では、本発明を複数の実施の形態に関連して説明したが、本発明は、上記説明した実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
本発明の実施の形態に係るキャパシタの概略構造を示す断面図である。 本発明の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための図であって、各形成段階における素子の構造を示す断面図である。 本発明の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための図であって、各形成段階における素子の構造を示す断面図である。 本発明の実施の形態に係る半導体素子のキャパシタ形成方法を説明するための図であって、各形成段階における素子の構造を示す断面図である。 ＡＬＤ法によるＺｒｘＡｌｙＯｚ誘電膜の蒸着過程を説明するための図である。
符号の説明
１１ 半導体基板
１２ 層間絶縁膜
１３ コンタクトホール
１４ ストレージノードコンタクト
１５ 下部電極
１６ ＺｒｘＡｌｙＯｚ誘電膜
１７ 上部電極

Claims (15)

  1. 半導体基板上に下部電極を形成するステップと、
    前記下部電極上にＡＬＤ法を利用して、ジルコニウム、アルミニウム及び酸素がそれぞれ所定のモル分率ｘ、ｙ、及びｚを有して混合されたＺｒｘＡｌｙＯｚ誘電膜を形成するステップと、
    前記誘電膜上に上部電極を形成するステップと、を含むことを特徴とする半導体素子のキャパシタ製造方法。
  2. 前記ＺｒｘＡｌｙＯｚ誘電膜において、
    前記モル分率ｘ、ｙ及びｚの合計が１であり、前記モル分率ｘを前記モル分率ｙで除した値が１〜１０の範囲内の値であることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
  3. 前記ＺｒｘＡｌｙＯｚ誘電膜を形成する前記ステップが、
    Ｚｒソースガスを用いて前記下部電極にＺｒソースを吸着させるステップと、
    第１のパージガスを供給して未吸着の前記Ｚｒソースガスを除去するステップと、
    前記下部電極上に吸着された前記Ｚｒソース上に、Ａｌソースガスを用いてＡｌソースを吸着させるステップと、
    第２のパージガスを供給して未吸着の前記Ａｌソースガスを除去するステップと、
    反応ガスを供給し、前記下部電極上に吸着された前記Ｚｒソース及びＡｌソースと反応させて前記ＺｒｘＡｌｙＯｚ誘電膜を形成するステップと、
    第３のパージガスを供給して未反応の前記反応ガスを除去するステップと、を含むことを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
  4. 前記Ｚｒソースガスが、
    ＺｒＣｌ４、Ｚｒ[Ｎ（ＣＨ３）Ｃ２Ｈ５]４、Ｚｒ（Ｏ−ｔＢｕ）４、 Ｚｒ[Ｎ（ＣＨ３）２]４、Ｚｒ[Ｎ（Ｃ２Ｈ５）（ＣＨ３）]４、Ｚｒ[Ｎ（Ｃ２Ｈ５）２）]４、Ｚｒ（ｔｍｈｄ）４、Ｚｒ（ＯｉＣ３Ｈ７）３（ｔｍｔｄ）、Ｚｒ（ＯｔＢｕ）４、及びＺｒを含有した化合物からなる群の中から選択されるいずれか１つを含むことを特徴とする請求項３に記載の半導体素子のキャパシタ製造方法。
  5. 前記Ａｌソースガスが、
    Ａｌ（ＣＨ３）３、Ａｌ（Ｃ２Ｈ５）３、及びＡｌを含有した化合物からなる群の中から選択されるいずれか１つを含むことを特徴とする請求項３に記載の半導体素子のキャパシタ製造方法。
  6. 前記反応ガスが、濃度が１００〜５００ｇ／ｍ３であるＯ３、Ｏ２、プラズマＯ２、 Ｎ２Ｏ、プラズマＮ２Ｏ、及びＨ２Ｏ蒸気からなる群の中から選択されるいずれか１つを含み、０．１〜１ｓｌｍの範囲の流量で３〜１０秒間供給され、
    前記第１、第２、及び第３のパージガスが、Ｎ２ガス又はＡｒガスを含むことを特徴とする請求項３に記載の半導体素子のキャパシタ製造方法。
  7. 前記ＺｒｘＡｌｙＯｚ誘電膜が、５０Å〜１００Åの範囲の厚さに形成されることを特徴とする請求項１又は３に記載の半導体素子のキャパシタ製造方法。
  8. 前記ＺｒｘＡｌｙＯｚ誘電膜を形成する際、前記半導体基板の温度を２００℃〜５００℃の範囲内の温度にし、反応チャンバーの圧力を１３．３〜１３３．３Ｐａ（０．１〜１Ｔｏｒｒ）の範囲内の圧力にすることを特徴とする請求項１又は３に記載の半導体素子のキャパシタ製造方法。
  9. 前記ＺｒｘＡｌｙＯｚ誘電膜を形成する前記ステップの後に、アニーリングを行うステップをさらに含むことを特徴とする請求項１又は３に記載の半導体素子のキャパシタ製造方法。
  10. 前記アニーリングが、
    ２００℃〜５００℃の温度、１３．３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）の圧力、及び５ｓｃｃｍ〜５ｓｌｍの流量で供給される、Ｎ２、Ｈ２、Ｎ２／Ｈ２、ＮＨ３、Ｎ２Ｏ、Ｎ２／Ｏ２及びＯ３からなる群の中から選択されるいずれか１つのガスの雰囲気で、プラズマを用いた１〜５分間のアニーリングであり、且つ、前記プラズマが、１００〜５００Ｗの範囲のＲＦパワーを有することを特徴とする請求項９に記載の半導体素子のキャパシタ製造方法。
  11. 前記アニーリングが、５００℃〜８００℃の温度を有する９３３〜１０１３ｈＰａ（７００〜７６０Ｔｏｒｒ）の常圧又は１．３〜１３３．３ｈＰａ（１〜１００Ｔｏｒｒ）の減圧のチャンバー内で、Ｎ２、Ｈ２、Ｎ２／Ｈ２、ＮＨ３、Ｎ２Ｏ、Ｎ２／Ｏ２、及びＯ３からなる群の中から選択されるいずれか１つのガスを５ｓｃｃｍ〜５ｓｌｍの範囲内の流量でフローさせながら、ＲＴＰ法によって行われることを特徴とする請求項９に記載の半導体素子のキャパシタ製造方法。
  12. 前記アニーリングが、
    ６００℃〜８００℃の範囲の温度でＮ２、Ｈ２、Ｎ２／Ｈ２、ＮＨ３、Ｎ２Ｏ、Ｎ２／Ｏ２及びＯ３からなる群の中から選択されるいずれか１つのガスを５ｓｃｃｍ〜５ｓｌｍの範囲内の流量でフローさせながら、電気炉で行われるアニーリングであることを特徴とする請求項９に記載の半導体素子のキャパシタ製造方法。
  13. 前記下部電極及び前記上部電極が、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、及びＰｔからなる群の中から選択されるいずれか１つの物質を含んで形成されることを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
  14. 前記下部電極を形成する前記ステップの後に、Ｎ２、Ｈ２、Ｎ２／Ｈ２、Ｏ２、Ｏ３、及びＮＨ３からなる群の中から選択されるいずれか１つのガスの雰囲気でアニーリングを行うステップをさらに含むことを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
  15. 前記上部電極を形成する前記ステップの後に、前記上部電極が形成された基板上にＡｌ２Ｏ３、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＴｉＯ２及びＬａ２Ｏ３からなる群の中から選択されるいずれか１つの酸化膜又は金属膜からなる保護膜をＡＬＤ法で５０〜２００Åの厚さに形成するステップをさらに含むことを特徴とする請求項１に記載の半導体素子のキャパシタ製造方法。
JP2006181112A 2005-11-28 2006-06-30 半導体素子のキャパシタ製造方法 Expired - Fee Related JP5094057B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0114367 2005-11-28
KR1020050114367A KR100670747B1 (ko) 2005-11-28 2005-11-28 반도체소자의 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
JP2007150242A true JP2007150242A (ja) 2007-06-14
JP5094057B2 JP5094057B2 (ja) 2012-12-12

Family

ID=38014072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006181112A Expired - Fee Related JP5094057B2 (ja) 2005-11-28 2006-06-30 半導体素子のキャパシタ製造方法

Country Status (7)

Country Link
US (1) US7825043B2 (ja)
JP (1) JP5094057B2 (ja)
KR (1) KR100670747B1 (ja)
CN (1) CN100514606C (ja)
DE (1) DE102006030707B4 (ja)
IT (1) ITMI20061269A1 (ja)
TW (1) TWI322487B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088062A (ja) * 2007-09-28 2009-04-23 Nec Electronics Corp 半導体装置の製造方法
WO2009057589A1 (ja) * 2007-10-30 2009-05-07 Nec Corporation キャパシタとそれを有する半導体装置およびキャパシタの製造方法
JP2009239047A (ja) * 2008-03-27 2009-10-15 Nec Corp 窒化ジルコニウム界面層を有するキャパシター構造
US7704884B2 (en) 2008-04-11 2010-04-27 Micron Technology, Inc. Semiconductor processing methods
JP2010226051A (ja) * 2009-03-25 2010-10-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012069871A (ja) * 2010-09-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
JP2014017354A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd 成膜方法
JP2014218691A (ja) * 2013-05-07 2014-11-20 エア・ウォーター株式会社 層状構造体の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108128A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 誘電体、誘電体を用いたキャパシタ、誘電体を用いた半導体装置、及び誘電体の製造方法
US7820506B2 (en) * 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
US20120280369A1 (en) * 2009-12-18 2012-11-08 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device, substrate processing apparatus, and semiconductor device
KR102364708B1 (ko) * 2017-07-12 2022-02-21 삼성디스플레이 주식회사 표시 장치의 제조 방법
CN107527806A (zh) * 2017-09-29 2017-12-29 睿力集成电路有限公司 介电薄膜、介电层结构及制作方法
KR20210012808A (ko) 2019-07-26 2021-02-03 삼성전자주식회사 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자
US20220216297A1 (en) * 2021-01-05 2022-07-07 Changxin Memory Technologies, Inc. Electrode layer, capacitor and methods for electrode layer and capacitor manufacture
WO2023163499A1 (ko) * 2022-02-24 2023-08-31 주성엔지니어링(주) 유전막과 그를 포함한 커패시터 및 그들의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160557A (ja) * 1999-10-19 2001-06-12 Samsung Electronics Co Ltd 薄膜構造のための多重膜、これを用いたキャパシタ及びそれらの製造方法
JP2002033320A (ja) * 2000-07-06 2002-01-31 Sharp Corp ドープジルコニアまたはジルコニア様の誘電体膜トランジスタ構造およびその堆積方法
JP2002060944A (ja) * 2000-04-20 2002-02-28 Internatl Business Mach Corp <Ibm> 前駆原料混合物、膜付着方法、及び構造の形成
WO2002059956A1 (fr) * 2001-01-25 2002-08-01 Tokyo Electron Limited Procede de fabrication d'un materiau de dispositif electronique
JP2002246388A (ja) * 2000-11-30 2002-08-30 Chartered Semiconductor Mfg Ltd 高誘電率材料のための酸化ジルコニウム及び酸化ハフニウムを形成する方法
US20040033698A1 (en) * 2002-08-17 2004-02-19 Lee Yun-Jung Method of forming oxide layer using atomic layer deposition method and method of forming capacitor of semiconductor device using the same
JP2004214304A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 半導体装置及びその製造方法
US20040235242A1 (en) * 2003-05-20 2004-11-25 Cem Basceri Methods of forming capacitor constructions

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407435B1 (en) 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
DE10034003A1 (de) 2000-07-07 2002-01-24 Infineon Technologies Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
KR100663341B1 (ko) 2000-08-11 2007-01-02 삼성전자주식회사 원자층 증착 캐패시터 제조방법 및 장치
US6664186B1 (en) 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6660660B2 (en) 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
KR20020049875A (ko) 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
JP2002222934A (ja) 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
US6858865B2 (en) 2001-02-23 2005-02-22 Micron Technology, Inc. Doped aluminum oxide dielectrics
US6486057B1 (en) * 2001-04-12 2002-11-26 National Science Council Process for preparing Cu damascene interconnection
JP2002314072A (ja) 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US20020168840A1 (en) * 2001-05-11 2002-11-14 Applied Materials, Inc. Deposition of tungsten silicide films
JP3863391B2 (ja) 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6797525B2 (en) 2002-05-22 2004-09-28 Agere Systems Inc. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
KR100476926B1 (ko) 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
TWI223329B (en) 2002-09-10 2004-11-01 Samsung Electronics Co Ltd Method for forming high dielectric layer in semiconductor device
JP2004111447A (ja) 2002-09-13 2004-04-08 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
US6940117B2 (en) 2002-12-03 2005-09-06 International Business Machines Corporation Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
US6753224B1 (en) 2002-12-19 2004-06-22 Taiwan Semiconductor Manufacturing Company Layer of high-k inter-poly dielectric
KR20040059536A (ko) 2002-12-27 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100493040B1 (ko) 2002-12-30 2005-06-07 삼성전자주식회사 반도체 소자의 커패시터 및 그 제조방법
EP1591527B1 (en) 2003-01-23 2015-08-26 Ono Pharmaceutical Co., Ltd. Substance specific to human pd-1
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
KR100555543B1 (ko) 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
US20050054156A1 (en) 2003-09-10 2005-03-10 International Business Machines Corporation Capacitor and fabrication method using ultra-high vacuum cvd of silicon nitride
KR20050028749A (ko) 2003-09-19 2005-03-23 삼성전자주식회사 다층 구조의 커패시터들 갖는 반도체 장치
KR20050075790A (ko) 2004-01-16 2005-07-22 (주)바이오빈 키토산과 게장이 혼합된 된장의 제조방법
KR100542675B1 (ko) 2004-02-06 2006-01-11 허차순 합성수지 하수관용 고무패킹 소켓 성형장치
US20050196917A1 (en) * 2004-03-03 2005-09-08 Jingyu Lian Method for forming a (111) oriented BSTO thin film layer for high dielectric constant capacitors
KR100587071B1 (ko) 2004-03-30 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100579869B1 (ko) 2004-04-21 2006-05-22 김상국 다중구동원을 구비한 하부 방류형 어도 겸용 가동보 수문및 그 구동방법
KR20050103065A (ko) 2004-04-24 2005-10-27 삼성전자주식회사 Ｕｍｔｓ 망에서의 통합된 ｓｇｓｎ 및 ｇｇｓｎ에서의터널 설정 방법 및 장치
KR20050123428A (ko) 2004-06-25 2005-12-29 엘지전자 주식회사 컨트롤 패널과 메탈 시트의 결합구조
US7492006B2 (en) * 2004-08-30 2009-02-17 Samsung Electronics Co., Ltd. Semiconductor transistors having surface insulation layers and methods of fabricating such transistors
KR100587086B1 (ko) 2004-10-29 2006-06-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100713906B1 (ko) 2004-11-08 2007-05-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
DE102005053322A1 (de) 2004-11-08 2006-06-08 Hynix Semiconductor Inc., Ichon Kondensator mit Zirkondioxid und Verfahren zur Herstellung desselben
KR20060072338A (ko) 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
KR100772099B1 (ko) 2005-06-28 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100744026B1 (ko) 2005-06-28 2007-07-30 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100670726B1 (ko) 2005-06-29 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법
KR100772101B1 (ko) 2005-06-30 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100596805B1 (ko) 2005-06-30 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100717813B1 (ko) 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100655139B1 (ko) 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
KR100655140B1 (ko) 2005-11-10 2006-12-08 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100656283B1 (ko) 2005-12-14 2006-12-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100672766B1 (ko) 2005-12-27 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160557A (ja) * 1999-10-19 2001-06-12 Samsung Electronics Co Ltd 薄膜構造のための多重膜、これを用いたキャパシタ及びそれらの製造方法
JP2002060944A (ja) * 2000-04-20 2002-02-28 Internatl Business Mach Corp <Ibm> 前駆原料混合物、膜付着方法、及び構造の形成
JP2002033320A (ja) * 2000-07-06 2002-01-31 Sharp Corp ドープジルコニアまたはジルコニア様の誘電体膜トランジスタ構造およびその堆積方法
JP2002246388A (ja) * 2000-11-30 2002-08-30 Chartered Semiconductor Mfg Ltd 高誘電率材料のための酸化ジルコニウム及び酸化ハフニウムを形成する方法
WO2002059956A1 (fr) * 2001-01-25 2002-08-01 Tokyo Electron Limited Procede de fabrication d'un materiau de dispositif electronique
US20040033698A1 (en) * 2002-08-17 2004-02-19 Lee Yun-Jung Method of forming oxide layer using atomic layer deposition method and method of forming capacitor of semiconductor device using the same
JP2004214304A (ja) * 2002-12-27 2004-07-29 Nec Electronics Corp 半導体装置及びその製造方法
US20040235242A1 (en) * 2003-05-20 2004-11-25 Cem Basceri Methods of forming capacitor constructions

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088062A (ja) * 2007-09-28 2009-04-23 Nec Electronics Corp 半導体装置の製造方法
WO2009057589A1 (ja) * 2007-10-30 2009-05-07 Nec Corporation キャパシタとそれを有する半導体装置およびキャパシタの製造方法
JP5373619B2 (ja) * 2007-10-30 2013-12-18 ルネサスエレクトロニクス株式会社 キャパシタとそれを有する半導体装置およびキャパシタの製造方法
JP2009239047A (ja) * 2008-03-27 2009-10-15 Nec Corp 窒化ジルコニウム界面層を有するキャパシター構造
US8440567B2 (en) 2008-04-11 2013-05-14 Micron Technology, Inc. Semiconductor processing methods
US7915168B2 (en) 2008-04-11 2011-03-29 Micron Technology, Inc. Semiconductor processing methods
US7704884B2 (en) 2008-04-11 2010-04-27 Micron Technology, Inc. Semiconductor processing methods
US8735292B2 (en) 2008-04-11 2014-05-27 Micron Technology, Inc. Semiconductor processing methods
JP2010226051A (ja) * 2009-03-25 2010-10-07 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2012069871A (ja) * 2010-09-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
CN102446890A (zh) * 2010-09-27 2012-05-09 尔必达存储器株式会社 半导体装置及其制造方法、以及吸附位阻断原子层沉积法
US8288241B2 (en) 2010-09-27 2012-10-16 Elpida Memory, Inc. Semiconductor device, method of manufacturing the same and adsorption site blocking atomic layer deposition method
JP2014017354A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd 成膜方法
JP2014218691A (ja) * 2013-05-07 2014-11-20 エア・ウォーター株式会社 層状構造体の製造方法

Also Published As

Publication number Publication date
US7825043B2 (en) 2010-11-02
TW200721389A (en) 2007-06-01
JP5094057B2 (ja) 2012-12-12
CN100514606C (zh) 2009-07-15
KR100670747B1 (ko) 2007-01-17
DE102006030707A1 (de) 2007-05-31
CN1976008A (zh) 2007-06-06
DE102006030707B4 (de) 2011-06-22
TWI322487B (en) 2010-03-21
US20070122967A1 (en) 2007-05-31
ITMI20061269A1 (it) 2007-05-29

Similar Documents

Publication Publication Date Title
JP5094057B2 (ja) 半導体素子のキャパシタ製造方法
US7592217B2 (en) Capacitor with zirconium oxide and method for fabricating the same
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
JP2007013086A (ja) ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法
KR100772099B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100596805B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100772101B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100713906B1 (ko) 반도체 소자의 캐패시터 형성방법
US20050130326A1 (en) Method for fabricating capacitor in semiconductor device
KR100717824B1 (ko) 캐패시터 및 그의 제조방법
KR20070106289A (ko) 이트륨티타늄산화막을 구비한 반도체소자의 캐패시터 및 그제조 방법
US7608517B2 (en) Method for forming capacitor of semiconductor device
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR100753037B1 (ko) 캐패시터 및 캐패시터 제조 방법
KR100744656B1 (ko) 캐패시터 제조 방법
KR100772100B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20050012638A (ko) 반도체소자의 캐패시터 형성방법
KR100713922B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100668849B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20050067577A (ko) 혼합유전막의 제조 방법
KR100971430B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20080102626A (ko) 캐패시터 및 그의 제조방법
KR20070087323A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20070106290A (ko) 니오비윰이트륨산화막을 구비한 반도체소자의 캐패시터 및그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees