KR20050012638A - 반도체소자의 캐패시터 형성방법 - Google Patents

반도체소자의 캐패시터 형성방법

Info

Publication number
KR20050012638A
KR20050012638A KR1020030051775A KR20030051775A KR20050012638A KR 20050012638 A KR20050012638 A KR 20050012638A KR 1020030051775 A KR1020030051775 A KR 1020030051775A KR 20030051775 A KR20030051775 A KR 20030051775A KR 20050012638 A KR20050012638 A KR 20050012638A
Authority
KR
South Korea
Prior art keywords
hfo
storage node
forming
capacitor
semiconductor device
Prior art date
Application number
KR1020030051775A
Other languages
English (en)
Other versions
KR100532960B1 (ko
Inventor
조호진
이태혁
송창록
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0051775A priority Critical patent/KR100532960B1/ko
Publication of KR20050012638A publication Critical patent/KR20050012638A/ko
Application granted granted Critical
Publication of KR100532960B1 publication Critical patent/KR100532960B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 발명의 구성은 실리콘기판상에 스토리지노드산화막을 형성하는 단계; 상기 스토리지노드산화막을 선택적으로 제거하여 상기 스토리지노드산화막내에 스토리지노드콘택홀을 형성하는 단계; 상기 스토리지노드콘택홀표면에 스토리지노드전극을 형성한후 잔존하는 스토 리지노드산화막을 제거하는 단계; 상기 스토리지노드전극표면에 플라즈마를 이용한 PE-ALD법으로 HfO2와 Al2O3의 적층막으로 구성된 유전체막을 형성하는 단계; 및 상기 유전체막상에 상부전극을 형성하는 단계를 포함하여 구성되어, PEALD방법을 이용하여 단일 챔버에서 HfO2-Al2O3적층막(laminate)을 증착하므로써 장비당 생산 성을 향상시킬 수 있고 유전체 증착공정의 신뢰성을 안정시킬 수 있어 제품의 수율 을 향상시킬 수 있는 것이다.

Description

반도체소자의 캐패시터 형성방법{Method for forming capacitor of semiconductor device}
본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로서, 보다 상세하게는 PE-ALD방법을 이용하여 단일 챔버에서 HfO2-Al2O3적층물(laminate)을 증착하므로써 장비당 생산성을 향상시킬 수 있고 유전체 증착공정의 신뢰성을 안정시킬 수 있어 제품의 수율을 향상시킬 수 있는 반도체소자의 캐패시터 형성방법에 관한 것이다.
현재 0.1μm 기술이하의 고집적 메모리소자에서는 정전용량을 확보하기 위하여 유전체로는 HfO2-Al2O3적층물, 스토리지노드로는 도프트 폴리실리콘 또는 TiN, 플레이트전극으로 TiN 또는 TiN/폴리실리콘을 이용한 MIS, MIM구조를 개발하고 있다.
도 1은 기판온도에 따른 Al2O3의 증착두께 및 균일도(%)를 나타낸 것이고, 도 2a는 기판온도가 250℃인 경우의 스퍼터링시간에 따른 원자분포도(%)를 나타낸 것이며, 도 2b는 기판온도가 400℃인 경우의 스퍼터링시간에 따른 원자분포도(%)를 나타낸 것이다.
여기서, Al2O3은 소스가스로 TMA(Al(CH3)3을 반응가스로 O3또는 H2O를 이용하는 경우 증착온도를 420∼470℃로 유지하여야 낮은 두께(tox)와 누설전류 특성을 확보할 수 있고, 우수한 스텝커버리지 특성을 유지할 수 있다.
증착온도를 낮추는 경우에 두께(tox)와 누설전류 특성이 저하되고, 스텝커버리지 특성을 유지하기 위해서는, 도 3에서와 같이, 소스 공급 및 퍼지 시간을 증가시켜야 하는 단점이 있다.
HfO2는 반응가스로 아민 계열의 Hf(NEtMe)4{Hf[N(CH3)(C2H5)]4}를 사용하고, 반응가스로 O3또는 H2O를 이용하는 경우 300∼320℃온도에서 증착하여야 낮은 두께(tox)와 우수한 누설전류 특성을 확보할 수 있다.
또한, 증착온도가 300℃보다 낮으면, Hf 소스가 반응가스인 O3가 충분한 교환반응이 일어나지 않아 C, N 등의 불순물이 필름내에 잔존하게 되고 350℃ 이상의 온도에서는 Hf 소스의 분해반응이 촉진되어 CVD 방법에 의한 필름 증착이 이루어진다.
따라서, 도 3에서와 같이 ALD법을 이용하여 반응가스로 O3를 사용하는 경우에는 퍼지가스로 불활성기체인 Ar 또는 N2를 사용하며, 소스공급(A), 소스퍼지(B), 반응가스 공급(C), 반응가스퍼지(D)를 1 사이클로 구성된다.
여기서, Al2O3-HfO2적층 유효산화막 두께(tox)를 최소화시키기 위해서는HfO2는 300℃, Al2O3는 450℃에서 각각 증착해야 한다. 예를들어, HfO2/Al2O3/HfO2/Al2O3의 4층으로 구성된 HfO2-Al2O3적층물을 증착하기 위해서는 기판온도가 ∼300℃인 챔버 A에서 HfO2를 증착하고 챔버 B에서 Al2O3을 증착해야 한다. 즉, HfO2-Al2O3적층물을 4층으로 적층하는 경우 챔버를 4번이나 이동하여야 하므로 생산성(throughput)이 저하되므로 대단위의 장비투자비용이 필요하게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, PEALD방법을 이용하여 단일 챔버에서 Al2O3-HfO2적층물(laminate)을 증착하므로써 장비당 생산성을 향상시킬 수 있고 유전체 증착공정의 신뢰성을 안정시킬 수 있어 제품의 수율을 향상시킬 수 있는 반도체소자의 캐패시터 형성 방법을 제공함에 그 목적이 있다.
도 1은 기판온도에 따른 Al2O3의 증착두께 및 균일도(%)를 나타낸 그래프,
도 2a는 기판온도가 250℃인 경우의 스퍼터링시간에 따른 원자분포도(%)를 나타낸 그래프이고, 도 2b는 기판온도가 400℃인 경우의 스퍼터링시간에 따른 원자 분포도(%)를 나타낸 그래프,
도 3은 종래기술에 따른 반도체소자의 캐패시터 형성방법에 있어서, PE- CVD법을 이용하여 HfO2과 Al2O3을 증착하는 일련의 과정을 설명한 개략도,
도 4는 본 발명에 따른 반도체소자의 캐패시터 형성방법에 있어서, PE-CVD 법을 이용하여 HfO2과 Al2O3을 증착하는 일련의 과정을 설명한 개략도,
도 5a 내지 도 5g는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 설명하기 위한 공정단면도,
도 6은 도 5f의 "A"부 확대 단면도.
[도면부호의설명]
31 : 실리콘기판 33 : 산화막
35 : 질화막 37 : 콘택플러그
39 : 스토리지노드산화막 41 : 스토리지노드콘택홀
43 : 비정질실리콘층 43a : 스토리지노드전극
45 : Al2O3-HfO2적층막 47 : 상부전극
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 캐패시터 형성 방법은, 실리콘기판상에 스토리지노드산화막을 형성하는 단계;
상기 스토리지노드산화막을 선택적으로 제거하여 상기 스토리지노드산화막내에 스토리지노드콘택홀을 형성하는 단계;
상기 스토리지노드콘택홀표면에 스토리지노드전극을 형성한후 잔존하는 스토리지노드산화막을 제거하는 단계;
상기 스토리지노드전극표면에 플라즈마를 이용한 PE-ALD법으로 HfO2와 Al2O3의 적층막으로 구성된 유전체막을 형성하는 단계; 및
상기 유전체막상에 상부전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 캐패시터 형성 방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 반도체소자의 캐패시터 형성방법에 있어서, PE-CVD법을 이용하여 HfO2과 Al2O3을 증착하는 일련의 과정을 설명한 개략도이다.
도 5a 내지 도 5g는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 설명하기 위한 공정단면도이고, 도 6은 도 5f의 "A"부 확대 단면도이다.
본 발명에 따른 반도체소자의 캐패시터 형성방법은, 도 5a에 도시된 바와같이, 먼저 실리콘기판(31)산에 산화막(33)을 증착한후 그 위에 산화물과 식각선택비가 우수한 질화막(35)을 약 300∼1000Å 두께정도로 증착한다.
그다음, 캐패시터가 위치할 산화막(33)과 질화막(35)의 소정부위에 하부기판과 캐패시터사이의 수직배선을 형성하기 위해 콘택홀(미도시)을 형성한다.
이어서, 상기 콘택홀(미도시)을 포함한 질화막(35)상에 500∼3000Å 두께의 폴리실리콘층을 증착한후 콘택홀을 분리하기 위하여 폴리실리콘층을 에치백하여 상기 콘택홀(미도시)내에 콘택플러그(37)을 형성한다.
그다음, 도 5b에 도시된 바와같이, 상기 콘택플러그(37)를 포함한 전체 구조의 상면에 스토리지노드산화막(39)을 증착한다. 이때, 상기 스토리노드산화막(39)은 PE-TEOS 단일층 또는 BPSG+PE-TEOS, PSG+PE-TEOS의 이중층, 또는 BPSG+BPSG+PE-TEOS, PSG+PSG+PE-TEOS의 3중층으로 증착한다.
이어서, 도 5c에 도시된 바와같이, 포토마스크 및 식각공정을 진행하여 상기 스토리지노드산화막(39)내에 상기 콘택플러그(37)상면을 노출시키는 스토리지노드콘택홀(41)을 형성한다.
그다음, 도 5d에 도시된 바와같이, 상기 스토리지노드콘택홀(41)을 포함한 전체 구조의 상면에 스토리지노드간 브릿지를 방지하기 위해 비정질실리콘층(43)을 증착한후 도면에는 도시하지 않았지만, 상기 비정질실리콘층(43)상에 감광물질을 도포한다. 이때, 상기 비정질실리콘층은 고농도 도프트/언도프트 폴리실리콘층의 이중층 또는 도프트 단일층으로 형성한다.
이어서, 도 5e에 도시된 바와같이, 스토리지노드간 절연을 위하여 상기 감광물질층과 스토리지노드산화막위에 증착된 비정질 실리콘층부분을 에치백공정에 의해 제거한다.
그다음, 잔존하는 감광물질층을 제거하고 이어 스토리지노드산화막(39)을 딥아웃(dip-out)하여 실린더 구조의 스토리지노드전극(43a)을 형성한다.
이어서, 스토리지노드전극의 P 농도를 증가시키기 위하여 전기로에서 PH3도핑을 실시한후 스토리지노드전극과 유전체간 계면특성향상을 위한 세정공정을 실시한다. 이때, 상기 세정공정은 후속공정인 유전체막을 증착하기 전 단계에서 NH4OH :H2O2: H2O = 1:4:20∼1:5:50 조성비를 가지는 세정액을 이용하여 진행하므로써 스토리지노드표면에 케미칼산화막을 0.3∼1.5nm 두께로 형성한다.
또한, 후속공정인 유전체막을 증착하기 전 단계에서 HF 또는 BOE 용액을 이용하여 스토리지노드표면에 자연산화막을 제거한후 RTO 공정을 진행하여 0.8∼1.5nm 두께의 산화막을 형성할 수도 있다.
그다음, 도 5f에 도시된 바와같이, 세정공정을 진행한후 HfO2-Al2O3적층막(45)을 PE-ALD법을 이용하여 단일챔버내에서 증착한다.
상기에서 PE-ALD법을 이용한 HfO2-Al2O3적층막 증착공정에 대해 설명하면, 도 4에 도시된 바와같이, 반응가스인 O2플라즈마 가스가 O3또는 H2O와 달리 소스가스 TMA와의 반응성이 없으므로 Al2O3증착시 O2+ Ar를 반응가스 및 퍼지가스로 동시에 사용하기 위하여 계속적으로 흘리면서 소스가스인 TMA를 흘려 주는 소스공급(A)과 O2플라즈마를 여기하는 구간(C+E) 즉, 반응가스공급(C) + 플라즈마(E)사이에 소스퍼지(B), 반응가스퍼지(D) 시간을 최소화하여 1 사이클을 구성한다. 이렇게 하여 공정시간을 일반적인 ALD에 비해 낮출 수 있으므로 1사이클 공정시간이 짧아진다. 한편, 상기 Hf 소스로 Hf[OC(CH3)3]4, Hf[N(C2H5)2]4, HfCl4, Hf[N(CH3)2]4, Hf[N(CH3)(C2H5)]4, Hf(NO3)4를 사용한다.
이어서, 결정화 및 산소결필의 보충을 통해 유전특성을 확보하기 위하여 RTP처리를 한후 TIN막(미도시)과 도핑된 상부전극(47)을 CVD방법으로 증착한후 패터닝하여 고집적 캐패시터를 완성한다. 이때, 상기 RTP 공정은, 500∼800℃ 온도, N2또는 O2분위기에서 0.5∼10분동안 급속열처리한다.
한편, 본 발명의 다른 실시예로서, 상기 Al2O3-HfO2적층막을 HfO2/Al2O3, HfO2/Al2O3/HfO2, HfO2/Al2O3/HfO2/Al2O3, HfO2/Al2O3/HfO2/Al2O3/HfO2와 같이 2∼5층으로 구성하여 사용할 수 있다. 이때, 상기 HfO2(a)/Al2O3(b)/HfO2(c)/Al2O3(d)의 적층막에서 (a)의 두께는 5∼40Å, (b)의 두께는 5∼20Å, (c)의 두께는 5∼40Å, (d)의 두께는 5∼20Å정도로 증착하는 것이 바람직하다.
또한, 본 발명의 또 다른 실시에로서, 상기 Al2O3-HfO2적층막을 Al2O3/HfO2, Al2O3/HfO2/Al2O3, Al2O3/HfO2/Al2O3/HfO2, Al2O3/HfO2/Al2O3/HfO2/Al2O3와 같이 2∼5층으로 구성하여 사용할 수 있다.
그리고, 본 발명의 또 다른 실시예로서, 상기 Al2O3-HfO2적층막을 Al-리치 HfO2-Al2O3/Hf-리치 HfO2-Al2O3이중충으로 이용할 수 있다.
더욱이, 본 발명의 또 다른 실시예로서, 상기 Al2O3-HfO2적층막을 HfO2-ZrO2, Al2O3-ZrO2, HfO2-Y2O3로 구성된 적층물을 구성하여 사용할 수도 있다.
또한, 본 발명의 또 다른 실시예로서, O2플라즈마 대신에 N2O 또는 NO 플라즈마를 사용할 수도 있다.
그리고, 본 발명의 또 다른 실시예로서, 도핑된 폴리실리콘층대신에 TiN, TaN, WN, W 또는 Pt, Ru, Ir 등을 사용할 수도 있다.
또한, 본 발명의 또 다른 실시예로서, 상부전극으로 TiN 대신에 도핑된 폴리실리콘, TaN, WN, W 또는 Pt, Ru, Ir 등을 사용할 수도 있다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 캐패시터 형성방법에 의하면, 서로 다른 ALD공정온도를 가지는 HfO2와 Al2O3을 O2플라즈마를 반응가스로 사용하는 PE-ALD를 이용하면 200∼320 ℃사이의 동일 온도에서 증착하는 것이 가능하므로 단일챔버에서 공정이 가능하므로 챔버간 이동에 따른 공정시간 증가를 방지할 수 있을 뿐만 아니라 1 사이클 시간이 감소되고, 증착속도가 증가되므로 인해 유전막 증착 공정시간 감소 및 장비당 생산성을 향상시킬 수 있으므로 장비 투자비를 대폭적으로 감소시킬 수 있다.
또한, 유전체 증착공정을 단일 챔버에서 진행하므로 공정의 신뢰성을 안정시킬 수 있어 제품의 수율을 향상시킬 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (16)

  1. 실리콘기판상에 스토리지노드산화막을 형성하는 단계;
    상기 스토리지노드산화막을 선택적으로 제거하여 상기 스토리지노드산화막내에 스토리지노드콘택홀을 형성하는 단계;
    상기 스토리지노드콘택홀표면에 스토리지노드전극을 형성한후 잔존하는 스토리지노드산화막을 제거하는 단계;
    상기 스토리지노드전극표면에 플라즈마를 이용한 PE-ALD법으로 HfO2와 Al2O3의 적층막으로 구성된 유전체막을 형성하는 단계; 및
    상기 유전체막상에 상부전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  2. 제1항에 있어서, 상기 스토리지노드산화막은 PE-TEOS 단일층 또는 BPSG+PE-TEOS, PSG+PE-TEOS의 이중층, 또는 BPSG+BPSG+PE-TEOS, PSG+PSG+PE-TEOS의 3중층으로 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  3. 제1항에 있어서, 상기 스토리지노드전극을 형성하는 단계는, 스토리지노드 콘택홀을 포함한 스토리지노드산화막상에 비정질실리콘층을 증착하는 공정과, 상기 비정질실리콘층을 에치백 또는 CMP공정을 진행한후 상기 스토리지 노드산화막을 딥아웃하고 이어 P 도핑을 실시하는 공정을 통해 이루어지는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  4. 제3항에 있어서, 상기 비정질실리콘층을 증착하는 단계는, 고농도 도프트/언도프트 폴리실리콘층의 이중층 또는 도프트 단일층으로 진행하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  5. 제1항에 있어서, 상기 PE-ALD법에 이용하는 플라즈마는 O2플라즈마, N2O 또는 NO 플라즈마를 사용하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  6. 제1항에 있어서, 상기 스토리지노드전극은 TiN, TaN, WN, N을 CVD 또는 ALD법을 이용하여 증착하여 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  7. 제1항에 있어서, 상기 유전체막을 증착하기 전 단계에서 NH4OH : H2O2: H2O = 1:4:20∼1:5:50 조성비를 가지는 세정액을 이용하여 스토리지노드표면에 케미칼산화막을 0.3∼1.5nm 두께로 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  8. 제1항에 있어서, 상기 유전체막을 증착하기 전 단계에서 HF 또는 BOE 용액을 이용하여 스토리지노드표면에 자연산화막을 제거한후 RTO 공정을 진행하여 0.8∼1.5nm 두께의 산화막을 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  9. 제1항에 있어서, 상기 Al2O3-HfO2적층막은 HfO2/Al2O3/HfO2/Al2O3/층으로 된 적층막인 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  10. 제1항에 있어서, 상기 Al2O3-HfO2적층막은 HfO2(a)/Al2O3(b), HfO2(a)/Al2O3(b)/HfO2(c), HfO2(a)/Al2O3(b)/HfO2(c)/Al2O3(d), HfO2(a)/Al2O3(b)/ HfO2(c)/Al2O3(d)/HfO2(e)와 같이 2∼5층으로 이루어진 적층막으로 구성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  11. 제10항에 있어서, 상기 HfO2(a)/Al2O3(b)/HfO2(c)/Al2O3(d) 의 적층막에서 (a)의 두께는 5∼40Å, (b)의 두께는 5∼20Å, (c)의 두께는 5∼40Å, (d)의 두께는 5∼20Å인 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  12. 제1항에 있어서, 상기 Al2O3-HfO2적층막 형성시에 Al 소스로 Al(CH4)3, O 소스로 O2플라즈마를 사용하여 Al를 공급하고 Ar+O2퍼지하며 O2플라즈마를 여기시켜 Ar+O2를 퍼지하는 공정을 1사이클로 하고, Hf 소스로 Hf[OC(CH3)3]4를 공급하고 Ar+O2퍼지하며 O2플라즈마를 여기시켜 Ar+O2퍼지하는 공정을 1사이클로 이용하여 200∼350℃ 온도에서 적층막을 증착하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  13. 제12항에 있어서, 상기 Hf 소스로 Hf[OC(CH3)3]4, Hf[N(C2H5)2]4, HfCl4, Hf[N(CH3)2]4, Hf[N(CH3)(C2H5)]4, Hf(NO3)4를 사용하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  14. 제1항에 있어서, 상기 유전체막을 형성한후 500∼800℃ 온도, N2또는 O2분위기에서 0.5∼10분동안 급속열처리하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  15. 제1항에 있어서, 상기 상부전극으로는 TiN, TaN, WN, W, Pt, Ru, 도프트 폴리실리콘중에서 선택하여 사용하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
  16. 제1항에 있어서, 상기 유전체막을 형성한후 500∼800℃ 온도, N2또는 O2분위기에서 0.5∼10분동안 급속열처리하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
KR10-2003-0051775A 2003-07-26 2003-07-26 반도체소자의 캐패시터 형성방법 KR100532960B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051775A KR100532960B1 (ko) 2003-07-26 2003-07-26 반도체소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0051775A KR100532960B1 (ko) 2003-07-26 2003-07-26 반도체소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20050012638A true KR20050012638A (ko) 2005-02-02
KR100532960B1 KR100532960B1 (ko) 2005-12-01

Family

ID=37224577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0051775A KR100532960B1 (ko) 2003-07-26 2003-07-26 반도체소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100532960B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712521B1 (ko) * 2005-07-28 2007-04-30 삼성전자주식회사 금속-절연체-금속형 커패시터의 제조 방법
KR100763123B1 (ko) * 2005-12-12 2007-10-04 주식회사 하이닉스반도체 플래시 메모리 소자의 유전체막 형성 방법
US7442604B2 (en) 2005-03-23 2008-10-28 Samsung Electronics Co., Ltd. Methods and batch type atomic layer deposition apparatus for forming dielectric films and methods of manufacturing metal-insulator-metal capacitors including the dielectric films

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852234B1 (ko) 2006-11-17 2008-08-13 삼성전자주식회사 금속 산화막의 형성 방법, 이를 이용한 게이트 구조물의제조 방법 및 커패시터의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442604B2 (en) 2005-03-23 2008-10-28 Samsung Electronics Co., Ltd. Methods and batch type atomic layer deposition apparatus for forming dielectric films and methods of manufacturing metal-insulator-metal capacitors including the dielectric films
KR100712521B1 (ko) * 2005-07-28 2007-04-30 삼성전자주식회사 금속-절연체-금속형 커패시터의 제조 방법
KR100763123B1 (ko) * 2005-12-12 2007-10-04 주식회사 하이닉스반도체 플래시 메모리 소자의 유전체막 형성 방법
US7507644B2 (en) 2005-12-12 2009-03-24 Hynix Semiconductor Inc. Method of forming dielectric layer of flash memory device

Also Published As

Publication number Publication date
KR100532960B1 (ko) 2005-12-01

Similar Documents

Publication Publication Date Title
KR100622609B1 (ko) 박막 형성 방법
US7102875B2 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
KR100519800B1 (ko) 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
KR100672766B1 (ko) 반도체 소자의 캐패시터 제조 방법
US20070098892A1 (en) Method of forming a layer and method of manufacturing a capacitor using the same
KR100507860B1 (ko) 산화저항막을 구비한 캐패시터 및 그 제조 방법
US6486022B2 (en) Method of fabricating capacitors
KR100589040B1 (ko) 막 형성방법 및 이를 이용한 반도체 장치의 커패시터제조방법
KR100693890B1 (ko) 반응 장벽막을 갖는 반도체 장치의 제조 방법
US20100164064A1 (en) Capacitor and Method for Manufacturing the Same
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR20110103534A (ko) 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR20060062365A (ko) 금속-절연막-금속 커패시터 및 그 제조방법
KR100809336B1 (ko) 메모리 소자의 제조 방법
KR100772531B1 (ko) 캐패시터의 제조 방법
KR100717824B1 (ko) 캐패시터 및 그의 제조방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100798735B1 (ko) 캐패시터 및 그 제조 방법
KR100631951B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20070045661A (ko) 캐패시터 제조 방법
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR100538808B1 (ko) 금속막으로 된 하부전극을 구비하는 캐패시터의 제조 방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR101061170B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee