JP2001160557A - 薄膜構造のための多重膜、これを用いたキャパシタ及びそれらの製造方法 - Google Patents
薄膜構造のための多重膜、これを用いたキャパシタ及びそれらの製造方法Info
- Publication number
- JP2001160557A JP2001160557A JP2000320000A JP2000320000A JP2001160557A JP 2001160557 A JP2001160557 A JP 2001160557A JP 2000320000 A JP2000320000 A JP 2000320000A JP 2000320000 A JP2000320000 A JP 2000320000A JP 2001160557 A JP2001160557 A JP 2001160557A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- material layer
- upper material
- source
- lower material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000010409 thin film Substances 0.000 title claims abstract description 10
- 238000010276 construction Methods 0.000 title abstract 2
- 239000000463 material Substances 0.000 claims abstract description 297
- 239000000203 mixture Substances 0.000 claims abstract description 124
- 230000007704 transition Effects 0.000 claims abstract description 108
- 239000010936 titanium Substances 0.000 claims abstract description 34
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 32
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 29
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 239000010955 niobium Substances 0.000 claims abstract description 10
- 229910052684 Cerium Inorganic materials 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims abstract description 9
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052758 niobium Inorganic materials 0.000 claims abstract description 9
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 9
- 229910052727 yttrium Inorganic materials 0.000 claims abstract description 8
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 67
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical group O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 66
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 65
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 61
- 238000006243 chemical reaction Methods 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 29
- 238000010926 purge Methods 0.000 claims description 27
- 238000007599 discharging Methods 0.000 claims description 11
- 239000000376 reactant Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 239000006227 byproduct Substances 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 8
- 239000006104 solid solution Substances 0.000 claims description 7
- 239000000047 product Substances 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims 3
- 230000003647 oxidation Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000003993 interaction Effects 0.000 abstract description 11
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 15
- 230000007246 mechanism Effects 0.000 description 13
- 238000000231 atomic layer deposition Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 239000000470 constituent Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- UHBKEKFHZYFRRU-UHFFFAOYSA-N C[Ti](C)(C)C Chemical compound C[Ti](C)(C)C UHBKEKFHZYFRRU-UHFFFAOYSA-N 0.000 description 3
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 3
- -1 lttrium Chemical compound 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
- H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31616—Deposition of Al2O3
Abstract
パシタ及びその製造方法を提供する。 【解決手段】 本発明は、相互作用パラメータが相異な
る物質元素をそれぞれ含んでなる下部物質層及び上部物
質層の界面に組成転移層が導入される多重膜を提供す
る。組成転移層は上部物質層をなす元素及び下部物質層
をなす元素の両方を含んで、下部物質層上から上部物質
層に至るまでの濃度勾配を持って、上部物質層に隣接す
る部分で上部物質層を構成する元素の濃度が相対的に大
きい。このような下部物質層または上部物質層はアルミ
ニウム、シリコン、ジルコニウム、セリウム、チタニウ
ム、イットリウム、タンタルまたはニオビウムの酸化物
または窒化物よりなる。
Description
特に、薄膜構造のための界面特性が改善された多重膜、
このような多重膜を誘電体として用いるキャパシタ、及
びそれらの製造方法に関する。
得るために多重膜を用いる場合がある。特に、キャパシ
タの静電容量を増やすために、相異なる物質層を多数回
積層してなる多重膜を誘電膜として利用できる。例え
ば、誘電膜としてONO(Oxide/Nitride
/Oxide)膜またはNO(Nitride/Oxi
de)膜などの多重膜を利用できる。さらに、半導体素
子の高集積化に伴うキャパシタの容量増大の要求に応え
るために、新しい誘電物質を複合的に積層して用いる方
法が提案されている。
る相互作用パラメータをもつため、異種物質層間の異種
接合界面特性が劣ってしまう。このため、ある物質層上
に相互作用パラメータの異なる異種物質層が蒸着される
とき、異種物質層が一様に蒸着できなくなる場合があ
る。例えば、異種物質層は、図1及び図2に示したよう
に、島状の成長形態で蒸着することができる。図1及び
図2は、島状の成長形態の蒸着メカニズムを概略的に示
すものである。
互作用パラメータの異なる上部物質層20が蒸着される
とき、異種接合界面特性により上部物質層20は孤立し
た島状形態で核生成され、この核を中心として成長する
ことになる。なぜなら、蒸着メカニズムは、上部物質層
及び下部物質層を構成する物質の相互作用パラメータが
異なる場合、表面エネルギーを減少するために下部物質
層10における一定の核生成位置において上部物質層2
0を核生成させ成長させることを、均一な蒸着より優先
するからである。
10として酸化アルミニウム(Al 2O3)層を用い、上
部物質層20として酸化チタニウム(TiO2)層を用
いる場合にも適用できる。
質層20は、核から島状に成長して接し合い、かつ連続
した形で成長する。このため、蒸着された上部物質層2
0は極めて粗い表面トポロジーを持つことになる。した
がって、上部物質層20がより薄く蒸着されると、この
ようなトポロジーの粗さは一層大きくなる。すなわち、
上部物質層20の厚さ偏差は極めて不均一なため、上部
物質層20の膜質特性もまた極めて不均一になる。
質層20の膜質特性が不均一になれば、各種の不具合が
生じてくる。例えば、前述したように、何れか一つの物
質層の厚さ偏差が大きくなれば、多重膜の厚さが全体的
に不均一になり得る。このことは、多重膜が誘電体とし
て用いられる場合、全体の誘電率に影響を及ぼして多重
膜の全体的な誘電率が不均一になる要因となる。このよ
うな誘電率の不均一は、結局キャパシタの特性を低下さ
せる要因となる。
みて成されたものであり、その目的は、相異なる物質よ
りなる層間の界面特性を改善して全体的に均一な膜質特
性を示す多重膜、および当該多重膜の製造方法を提供す
るところにある。
電体として用いるキャパシタ、および当該キャパシタの
製造方法を提供するところにある。
に、本発明の一形態は、相異なる物質元素をそれぞれ含
んでなる下部物質層及び上部物質層の界面に組成転移層
が導入される多重膜を提供する。組成転移層は、前記上
部物質層をなす元素及び前記下部物質層をなす元素の両
方を含み、前記下部物質層上から前記上部物質層に至る
までの濃度勾配を有する。すなわち、組成転移層は、前
記上部物質層に隣接する部分において、前記上部物質層
を構成する元素の濃度が相対的に大きい。前記下部物質
層または上部物質層は、アルミニウム、シリコン、ジル
コニウム、セリウム、チタニウム、リットリウム、タン
タルまたはニオビウムの酸化物または窒化物よりなり得
る。
記組成転移層及び前記上部物質層が順次積層されて多数
回繰り返されてなる。
形態は、下部物質層上に組成転移層を形成する。次に、
前記組成転移層上に前記下部物質層に含まれる元素及び
少なくとも一つの他の物質を含む上部物質層を形成す
る。
質層及び前記上部物質層の界面に前記上部物質層をなす
元素及び前記下部物質層をなす元素の両方を含む。ま
た、前記下部物質層上から前記上部物質層に至るまでの
濃度勾配を持って、前記上部物質層に隣接する部分にお
いて前記上部物質層を構成する元素の濃度が相対的に大
きい。
元素を含む上部物質ソースを前記下部物質層上に与えて
前記下部物質層上に吸着させ、残留する前記上部物質ソ
ースを排出する第1パージを行い、前記下部物質層をな
す元素を含む下部物質ソースを前記下部物質層上に与え
て前記下部物質層上に吸着させるか、あるいは前記吸着
された上部物質ソースと反応させ、残留する前記下部物
質ソース及び反応副産物を排出する第2パージを行い、
前記吸着された前記上部物質ソースまたは前記反応され
た上部物質ソース、及び吸着された下部物質ソースに反
応剤を与えて前記組成転移層をなす生成物を蒸着し、前
記反応剤との反応によって発生する反応副産物を排出す
る第3パージを行う反応サイクルを行って形成される。
それぞれ順次変化する条件で行って、各反応サイクルに
よって生成する生成物の組成を各反応サイクル別に順次
異ならしめて前記組成転移層に濃度勾配を持たせる。
形態は、前述した多重膜を半導体素子のキャパシタの誘
電体として用いる。
発明の望ましい実施形態について詳細に説明する。しか
し、本発明の実施形態は各種の形態に変形でき、本発明
の技術的思想の範囲は後述する実施形態によって限定さ
れるものではない。本発明の実施形態は当業界における
通常の知識を有した者に本発明をより完全に説明するた
めに提供されるものである。したがって、図中の要素の
形状などはより明確な説明のために誇張されており、図
中同一の符号で示された要素は同一の要素を意味する。
また、ある層が他の層または半導体基板の“上”にある
と記載される場合、前記ある層は前記他の層または半導
体基板に直接的に接触して存在することもできれば、そ
の間に第3の層が介在されることもできる。
が順次積層された多重膜を形成するとき、相異なる物質
層の界面に組成が変化する組成転移層を導入したものを
含む。このように導入される組成転移層は、他の種類の
物質層の構成元素を共に含む。また、組成転移層は、下
部物質層に隣接する部分には下部物質層を構成する構成
元素を相対的にたくさん含み、上部物質層に隣接する部
分には上部物質層を構成する構成元素を相対的にたくさ
ん含むように、膜質内に組成勾配を持つ。
在するので、蒸着される上部物質層の下部膜質依存性を
抑制できる。上部物質層及び下部物質層を各々構成する
元素は相異なる相互作用パラメータを持つため、上部物
質層は蒸着される時に下部膜質依存性を示す。しかし、
組成転移層は、上部物質層及び下部物質層間の相互作用
パラメータの差を緩和させて、上部物質層の下部膜質依
存性を抑制して均一な蒸着がなされるように誘導でき
る。
部物質層を構成する物質のそれぞれは、相異なる相互作
用パラメータを持つため、蒸着される上部物質層及び下
部物質層の界面には異種接合界面が形成される。したが
って、上部物質層の蒸着メカニズムはこのような異種接
合界面による表面エネルギーを減少させるように行われ
る。すなわち、上部物質層は下部物質層の表面に均一に
蒸着されず、一定の核生成位置で異種核生成をなし、当
該位置において優先的に成長する。
移層を導入すれば、前述したような異種接合界面の生成
を緩和できる。このことは、下部物質層と接する部分で
は下部物質層を構成する構成元素による組成が優越し、
かつ、上部物質層と接する組成転移層の表面近傍では上
部物質層を構成する構成元素による組成が優越するよう
に組成転移層が形成されるからである。
す物質の相互作用パラメータと類似した相互作用パラメ
ータを実質的に持つ組成転移層の表面上に蒸着される。
したがって、上部物質層は、異種接合界面上の島状成長
メカニズムよりは同種界面上で成長する均一な蒸着メカ
ニズム従って組成転移層上に蒸着されるようになる。し
たがって、界面をよりシャープに形成できる。
うな多重膜を半導体素子のキャパシタの誘電体として用
いる方法を提示する。このとき、多重膜は均一なサブ膜
よりなるので、均一な誘電率を提供できる。
ム層及び酸化チタニウム層を含む多重膜を例に取って具
体的に説明する。図3を参照すれば、多重膜100は、
相異なる物質よりなる下部物質層110及び上部物質層
150を含む。例えば、下部物質層110は酸化アルミ
ニウム膜であり、上部物質層150は酸化チタニウム膜
である。このとき、前記した下部物質層110及び上部
物質層150の各々は数Å〜数十Åの厚さで形成でき
る。好ましくは、それぞれ約2Å〜5Åの厚さで形成す
る。
面に接触するように蒸着される場合、すなわち、酸化チ
タニウムが酸化アルミニウム層の表面に接触するように
蒸着される場合、蒸着される酸化チタニウムは、図1及
び図2を参照して説明したように、島状成長メカニズム
に優先的に従うと知られている。このことは、上部物質
層150及び下部物質層110がそれぞれ酸化アルミニ
ウム膜及び酸化チタニウム膜であって、差の大きい相互
作用パラメータを持つからである。
酸化チタニウム層が酸化アルミニウムの下部物質層11
0に直接的に接触して蒸着されれば、蒸着される膜質の
均一性が低下されて膜質内に短所を持つことになる。特
に、酸化チタニウムは導電性をもつため、酸化アルミニ
ウム層などの絶縁特性を持つ膜質と結合するよりも、同
じ酸化チタニウム上に蒸着されて結合しやすい。したが
って、酸化チタニウム層は極めて不均一な膜質特性を示
すことになり、ひいては、酸化アルミニウム層の表面を
完全に覆えない場合もある。
を含む多重膜100を半導体素子のキャパシタの誘電体
として用いる場合、前記した酸化アルミニウム層及び酸
化チタニウム層はそれぞれ約2Å〜5Åに極めて薄く形
成されることが、静電容量の増大に有効である。しか
し、酸化チタニウム層が前述したように島状成長メカニ
ズムに優先的に従って蒸着されて不均一な膜質特性をも
つと、キャパシタの静電容量の増大に極めて悪影響を及
ぼす。
上部物質層150及び下部物質層110間の界面特性を
緩和する手段として、上部物質層150及び下部物質層
110間の界面に組成転移層130を導入する。組成転
移層130は異種物質よりなる上部物質層150及び下
部物質層110間の表面相互作用パラメータの差を減少
させる役目をする。すなわち、界面活性の役目をして表
面エネルギーまたは界面エネルギーを減少させる役目を
する。
示すように、下部物質層110及び上部物質層150を
それぞれなす構成元素を共に含んで、このような構成元
素の濃度は組成転移層130の厚さに応じて変化する。
すなわち、組成転移層130の厚さに応じて濃度勾配が
形成されるのである。
ウムの下部物質層110及び酸化チタニウムの上部物質
層150の界面に形成される組成転移層130は、下部
物質層110の膜質内で酸化アルミニウムの濃度は実質
的に100%になり、上部物質層150の膜質内で酸化
チタニウムの濃度は実質的に100%になる。これによ
り、組成転移層130は、下部物質層110から上部物
質層150である酸化チタニウム層に至るまで、酸化ア
ルミニウムの濃度が順次減少するような濃度勾配を持
つ。これに対し、組成転移層130は、酸化アルミニウ
ム層の下部物質層110で接触する部位から上部物質層
150に至るまで酸化チタニウムの濃度が増加する濃度
勾配を持つ。これにより、酸化チタニウム層である上部
物質層150に接する組成転移層130の表面部位は、
ほぼ酸化チタニウムにより組成されることになる。
質的に酸化チタニウムをたくさん含むので、蒸着される
酸化チタニウムは表面上に分布されたチタニウム相と優
先的に結合することになる。したがって、全体的に均一
な酸化チタニウム層の上部物質層150が形成できる。
すなわち、酸化チタニウム層は島状成長メカニズムより
は均一な成長メカニズムに優先的に依存して成長でき
る。
純な固溶体の形態を有する。例えば、酸化アルミニウム
及び酸化チタニウムは約1010℃の温度及び2.49
×10-11Pa(1.87×10-13Torr)以下の圧
力条件で相互固溶できると知られている。したがって、
酸化アルミニウム及び酸化チタニウムが固溶されて共に
含む組成転移層130は、蒸着工程の温度及び圧力を調
節することにより形成できる。
層蒸着(ALD:Atomic Layer Depo
sition)方法に基づいて説明する。しかし、組成
転移層130の形成は前述したALD方法の他にも、前
記したような固溶相を得る方法なら、いかなる方法であ
っても良い。
3の110)が形成された半導体基板(図示せず)を導
入する。例えば、ALD方法を用いて薄く蒸着された酸
化アルミニウム層を下部物質層110として用いる。こ
のとき、酸化アルミニウム層は約数Å〜数十Åの厚さで
形成できるので、約2Å〜5Åの厚さで形成する。
10上に後続する上部物質層150をなす酸化チタニウ
ムを形成するのに用いられるチタニウムソースを供給す
る(図5の501)。このとき、半導体基板はALD工
程のために約250℃〜450℃の温度に保つことがで
きるが、好ましくは、約350℃の温度に保つ。
化チタニウム(TiCl4)などのチタニウムハロゲン
化合物ガスを利用できる。このとき、四塩化チタニウム
の供給量は要求される工程変数を考慮して変化できる。
しかし、本発明の実施形態では四塩化チタニウムを半導
体基板上に約0.4秒間供給する場合を例に取って説明
する。供給された四塩化チタニウムは下部物質層110
の酸化アルミニウム層上に吸着される。このような吸着
は主として化学的吸着作用によって発生する。
2)。パージガスとしては窒素ガス(N2)を利用で
き、窒素ガスは約400sccmの流量で供給できる。
このようなパージ段階によって、吸着されずに残留する
四塩化チタニウムを排出できる。すなわち、パージと共
にポンピングを行うこともできる。また、物理的に吸着
された四塩化チタニウムを排出することもできる。
吸着された下部物質層110の酸化アルミニウム層の表
面にアルミニウムソースを約0.2秒間供給する(50
3)。例えば、トリメチルアルミニウム(TMA;Al
(CH3)3)またはトリエチルアルミニウム(TEA;
Al(C2H5)3)などのアルミニウムを含む前駆体と
して用いられるアルミニウムソースを供給する。このよ
うに供給されるアルミニウムソースは本発明の実施形態
では約0.2秒間供給される場合を提示したが、ALD
工程の変数を考慮して変化できる。
層110の酸化アルミニウム層の表面に吸着するか、あ
るいは吸着された四塩化チタニウムと次のように反応す
る。アルミニウムソースとしてTMAを用いた場合を例
に取ると、一部のTMAは四塩化チタニウムが吸着され
ない下部物質層110の酸化アルミニウム層の表面に吸
着される。主として化学的な吸着作用によるTMAが以
降に下部物質層110の表面に残留することになる。そ
して、一部のTMAは酸化アルミニウム層に吸着されて
いる四塩化チタニウムと次の反応式1に従って反応する
ことになる。
化チタニウムは吸着された状態で四メチルチタニウム
(Ti(CH3)4)に変わり、TMAは三塩化アルミニ
ウム(AlCl3)に変わる。生成された三塩化アルミ
ニウムは気相状態に残留する。したがって、酸化アルミ
ニウム層の下部物質層110の表面には四メチルチタニ
ウム及びTMAが分布されて吸着された状態を示すこと
になる。
状態に残留する三塩化アルミニウムまたは吸着されずに
残留したり物理的に吸着しているTMAなどを排出す
る。このとき、第2パージ段階504は第1パージ段階
501のように行われるが、必要ならばパージ時間を異
にしても良い。例えば、本発明の実施形態では、第2パ
ージ段階504のパージ持続時間を約2秒間とする。
05)。例えば、水蒸気(H2O)などを約0.2秒間
供給する。水蒸気などは下部物質層110上に吸着され
ているTMA及び四メチルチタニウムと次の反応式2に
示すように反応する。
ウムは水蒸気と反応してそれぞれ酸化物の形に変わる。
例えば、二酸化チタニウム(TiO2)及び三酸化アル
ミニウム(Al2O3)などの酸化チタニウム相及び酸化
アルミニウム相に各々置換される。このような酸化チタ
ニウム相及び酸化アルミニウム相は、下部物質層110
の表面に蒸着された状態を保つことになる。
(CH4)が発生する。これを排出するために、第3パ
ージを約3秒間行う(506)。こうして組成転移層1
30を形成するALD工程の一つの反応サイクルが完了
する。このような反応サイクルによって蒸着される酸化
アルミニウム相及び酸化チタニウム相の両方を含む固溶
層は約0.5Å〜3Åの厚さをもつことができる。
繰り返すことにより組成転移層130の厚さを所望の厚
さまで成長させることができる。また、それぞれの反応
サイクルにおいて、パージ持続時間、チタニウムソース
を与える段階(501)またはアルミニウムソースを与
える段階(503)での持続時間、すなわち、パルシン
グ時間を変えることで、組成転移層130に濃度勾配を
与えつつ所望の厚さまで成長させることができる。
イクルを行うことにより、下部物質層110上に第1サ
ブ組成転移層131を形成できる。次に、前述した反応
サイクルを工程条件を異ならしめて行うことにより、第
2サブ組成転移層132を第1サブ組成転移層131上
に形成できる。例えば、四塩化チタニウムを与える段階
(501)の持続時間を変えて供給される四塩化チタニ
ウムの量を変化させたり、あるいはTMAを与える段階
(503)の持続時間を変えて供給されるTMAの量を
変えて第2サブ組成転移層132の組成比を第1サブ組
成転移層131の組成比と異ならしめることができる。
層131を前記図5のタイミング図の反応サイクルを従
って形成した後に、第2サブ組成転移層132を形成す
る反応サイクルでは四塩化チタニウムを与える段階(5
01)の持続時間を増やす。そして、TMAを与える段
階(503)の持続時間を短縮させる。また、第1パー
ジ段階(502)または第2パージ段階(504)の持
続時間を調節する。
チタニウムの量が相対的に増えるので、結局、形成され
る第2サブ組成転移層132での酸化チタニウム相の量
またはチタニウムの量を相対的に増加できる。結果とし
て、第2サブ組成転移層132は、前記した第1サブ組
成転移層131に比べて、酸化アルミニウムに対する酸
化チタニウムの割合が大きい組成をもつことになる。
イクルを、前述したように関連した反応変数を制御しな
がら繰り返すことにより、酸化アルミニウムに対する酸
化チタニウムの割合が順次大きくなるように第3サブ組
成転移層133、第4サブ組成転移層134、第5サブ
組成転移層135または第6サブ組成転移層136を順
次形成することができる。したがって、組成転移層13
0が図4に示されたような濃度勾配を持つように誘導で
きる。一方、サブ組成転移層を形成するために反応サイ
クルの繰り返し回数を制御することにより、組成転移層
130の全体的な厚さを制御できる。
る段階(501)がアルミニウムソースを与える段階
(503)前に行われる場合を示しているが、アルミニ
ウムソースを与える段階がチタニウムソースを与える段
階前に行われても良い。または、チタニウムソースを与
える段階(501)後であって、アルミニウムソースを
与える段階(503)前に、酸化剤などの反応剤を与え
る段階(505)が行われても良い。この場合には、酸
化チタニウム相が蒸着された下部物質層110(酸化ア
ルミニウム層)上に、後続するアルミニウムソースを与
える段階で供給されるアルミニウムソースが吸着される
ことになる。したがって、アルミニウムソースを供給す
る段階後に酸化剤を供給する段階がさらに追加されて酸
化アルミニウム相を蒸着することになるので、結果とし
ては、酸化アルミニウム相及び酸化チタニウム相の両方
をもつサブ組成転移層が形成できる。
形成した後、その上に、図3を参照して説明したよう
に、上部物質層150を形成できる。例えば、酸化チタ
ニウム層の上部物質層150をALD方法により形成で
きる。
転移層130の部分、例えば、図6の第6サブ組成転移
層136は、その下部のサブ組成転移層に比べて酸化チ
タニウムの含量が極めて高い。したがって、蒸着される
上部物質層150の酸化チタニウム層は実質的に酸化チ
タニウム上に蒸着されることと同じような蒸着効果を得
ることができる。したがって、島状成長メカニズムより
均一な成長メカニズムに従って成長させることができ
る。これにより、上部物質層150はより均一な膜質に
成長できる。
タの誘電体として用いられる場合、前記したような下部
物質層110、組成転移層130及び上部物質層150
の構造が繰り返されるように多重膜100を構成でき
る。
成転移層130及び上部物質層150を順次形成した
後、これらの段階をさらに繰り返すことができる。例え
ば、酸化アルミニウム層として下部物質層110を形成
し、組成転移層130を導入した後、上部物質層150
として酸化チタニウム層を形成し、酸化チタニウム層の
上部物質層150上に酸化アルミニウム層の他の下部物
質層110’を形成できる。
質層150と酸化アルミニウム層の他の下部物質層11
0’との間にも他の組成転移層が導入できるが、一般的
に酸化チタニウム層上で酸化アルミニウム層は均一に成
長できると知られている。したがって、前記した酸化チ
タニウム層の上部物質層150と酸化アルミニウム層の
他の下部物質層110’との間には組成転移層の導入が
省略できる。
の他の下部物質層110’上に他の組成転移層130’
を導入し、その上にさらに酸化チタニウム層の他の上部
物質層150’を導入できる。もちろん、他の上部物質
層150’上にさらに他の下部物質層110”などを導
入しても良い。このように、下部物質層110、組成転
移層130及び上部物質層150を順次形成する段階を
繰り返し行うことにより、より厚い多重膜110を形成
できる。
多重膜100を用いる場合、多重膜100の全体の厚さ
は約20Å〜100Åに形成できる。好ましくは、約6
0Åの厚さで形成する。この場合、前記した酸化アルミ
ニウム層の下部物質層110または酸化チタニウム層の
上部物質層150は各々約数Å、例えば、約2Å〜5Å
に形成し、組成転移層130は約2Å〜5Åの厚さで形
成する。なお、組成転移層130をなすサブ組成転移層
は約0.5Å〜2Åの厚さで形成できる。
質層110、組成転移層130及び上部物質層150を
順次形成した後、これらの段階を繰り返して所望の厚さ
に成長できる。したがって、下部物質層110、組成転
移層130及び上部物質層150のそれぞれの厚さはそ
の物質固有の特性を保てる最小限の厚さで形成されるこ
とが好ましい。なぜなら、多重膜100が誘電体として
用いられる場合、前記した下部物質層110、組成転移
層130及び上部物質層150のそれぞれの厚さが最小
化するとき、最大の誘電率を示すからである。
パシタは、本発明の実施形態による多重膜100がキャ
パシタの誘電体として利用できることを示す。しかし、
本発明の実施形態による多重膜100は、キャパシタの
誘電体としてのみ用いられるものではない。
絶縁膜820とが絶縁され、半導体基板810の活性領
域に導電性プラグ830により電気的に接続される下部
電極840が形成される。下部電極840はキャパシタ
の誘電体の有効面積を増やすために、図示されたよう
に、円筒形構造のような3次元的な形状を持つことが好
ましい。
膜100を誘電体として導入する。このような多重膜1
00は、図3または図7に示されたように、二つの膜質
の間に組成転移層(図3または図7の130)が導入さ
れるので、均一な膜質特性を示すことができる。
0に酸化アルミニウム層を導入し、かつ、上部物質層1
50として酸化チタニウム層を導入する場合、多重膜1
00全体は、増加した有効誘電定数を有することができ
る。すなわち、酸化アルミニウム層は誘電物質であり、
酸化チタニウムは導電物質であるから、多重膜100
は、酸化アルミニウム層または酸化チタニウム層のそれ
ぞれの固有の誘電率よりも高い誘電率を具現できる。酸
化アルミニウム層または酸化チタニウム層のそれぞれの
固有の誘電率よりも約3倍高い誘電率を多重膜100は
具現できる。
述したように、ALD方法により蒸着できる。したがっ
て、ALD方法の特性に起因する高い段差塗布性を多重
膜100は示すことができる。したがって、下部電極8
40が高い段差をもつ3次元構造よりなるとしても、下
部電極840の表面に沿って均一に多重膜100を蒸着
できる。
0が導入されて半導体素子のキャパシタが完成される。
アルミニウム層及び酸化チタニウム層を各々多重膜に含
まれる下部物質層及び上部物質層の例として説明した。
しかし、本発明の実施形態で説明された相異なる物質層
の間に前記両物質を含む組成転移層は、相異なる物質よ
りなる下部物質層及び上部物質層の間に導入できる。例
えば、下部物質層及び上部物質層は、それぞれアルミニ
ウム(Al)、シリコン(Si)、ジルコニウム(Z
r)、セリウム(Ce)、チタニウム、イットリウム
(Y)、タンタル(Ta)またはニオビウム(Nb)な
どの酸化物または窒化物よりなり得る。このとき、前記
下部物質層及び上部物質層の各々は相異なる化合物より
なり、その界面に導入される組成転移層は前記化合物を
いずれも含むように形成される。
異なる作用パラメータをもつ下部物質層及び上部物質層
の界面に組成転移層を導入することにより、上部物質層
が均一な膜質特性を示すように誘導できる。したがっ
て、前記下部物質層、組成転移層及び上部物質層が多数
回繰り返し積層された多重膜をキャパシタの誘電体とし
て用いることにより、キャパシタの静電容量を増やすこ
とができる。
詳細に説明したが、本発明はこれに限定されることな
く、本発明の技術的な思想内において当分野の通常の知
識を有する者によってその変形や改良が可能である。
面図である。
面図である。
めの断面図である。
濃度プロファイルである。
る方法を説明するための概略タイミング図である。
形成される組成転移層を説明するための概略断面図であ
る。
移層及び上部物質層の構造が繰り返される多重膜を説明
するための概略断面図である。
シタを説明するための断面図である。
Claims (29)
- 【請求項1】 相異なる物質元素をそれぞれ含んでなる
下部物質層及び上部物質層と、 前記下部物質層及び前記上部物質層の界面に前記上部物
質層をなす元素及び前記下部物質層をなす元素の両方を
含んで導入されて、前記下部物質層上から前記上部物質
層に至るまでの濃度勾配を持って、前記上部物質層に隣
接する部分で前記上部物質層を構成する元素の濃度が相
対的に大きい組成転移層と、 を含むことを特徴とする薄膜構造ための多重膜。 - 【請求項2】 前記下部物質層は、 アルミニウム、シリコン、ジルコニウム、セリウム、チ
タニウム、イットリウム、タンタル及びニオビウムのう
ち何れか一種の酸化物または窒化物よりなることを特徴
とする請求項1に記載の薄膜構造のための多重膜。 - 【請求項3】 前記上部物質層は、 アルミニウム、シリコン、ジルコニウム、セリウム、チ
タニウム、イットリウム、タンタル及びニオビウムのう
ち何れか一種の酸化物または窒化物よりなることを特徴
とする請求項1に記載の薄膜構造のための多重膜。 - 【請求項4】 前記下部物質層は酸化アルミニウム層で
あり、前記上部物質層は酸化チタニウム層であることを
特徴とする請求項1に記載の薄膜構造のための多重膜。 - 【請求項5】 前記組成転移層は、 酸化チタニウム相及び酸化アルミニウム相が混合された
固溶体よりなることを特徴とする請求項4に記載の薄膜
構造のための多重膜。 - 【請求項6】 前記組成転移層は、 前記酸化アルミニウム層上から前記酸化チタニウム層に
至るまでの濃度勾配を持って、前記酸化チタニウム層に
隣接する部分において前記酸化チタニウム相が相対的に
大きい濃度で存在することを特徴とする請求項5に記載
の薄膜構造のための多重膜。 - 【請求項7】 前記下部物質層、前記組成転移層及び前
記上部物質層が順次積層されて繰り返されることを特徴
とする請求項1に記載の薄膜構造のための多重膜。 - 【請求項8】 下部物質層上に組成転移層を形成する段
階と、 前記組成転移層上に前記下部物質層に含まれる元素以外
の少なくとも一つの物質元素を含む上部物質層を形成す
る段階とを含んで、 前記組成転移層は前記下部物質層及び前記上部物質層の
界面に前記上部物質層をなす元素及び前記下部物質層を
なす元素の両方を含んで導入されて前記下部物質層上か
ら前記上部物質層に至るまでの濃度勾配を持って、前記
上部物質層に隣接する部分で前記上部物質層を構成する
元素の濃度が相対的に大きいことを特徴とする薄膜構造
のための多重膜を製造する方法。 - 【請求項9】 前記下部物質層は、 アルミニウム、シリコン、ジルコニウム、セリウム、チ
タニウム、イットリウム、タンタル及びニオビウムのう
ち何れか一種の酸化物または窒化物よりなることを特徴
とする請求項8に記載の薄膜のための多重膜を製造する
方法。 - 【請求項10】 前記上部物質層は、 アルミニウム、シリコン、ジルコニウム、セリウム、チ
タニウム、イットリウム、タンタル及びニオビウムのう
ち何れか一種の酸化物または窒化物よりなることを特徴
とする請求項8に記載の薄膜構造のための多重膜を製造
する方法。 - 【請求項11】 前記組成転移層を形成する段階は、 前記上部物質層をなす元素を含む上部物質ソースを前記
下部物質層上に与えて前記下部物質層上に吸着させる段
階と、 前記残留する上部物質ソースを排出する第1パージ段階
と、 前記下部物質層をなす元素を含む下部物質ソースを前記
下部物質層上に与えて前記下部物質層上に吸着させる
か、あるいは前記吸着された上部物質ソースと反応させ
る段階と、 前記残留する下部物質ソース及び反応副産物を排出する
第2パージ段階と、 前記吸着された前記上部物質ソースまたは前記反応され
た上部物質ソース、及び吸着された下部物質ソースに反
応剤を与えて前記組成転移層をなす生成物を蒸着する段
階と、 前記反応剤との反応によって発生する反応副産物を排出
する第3パージ段階とを含んでなる反応サイクルを含む
ことを特徴とする請求項8に記載の薄膜構造のための多
重膜を製造する方法。 - 【請求項12】 前記組成転移層を形成する段階は、 前記反応サイクルを多数回繰り返して行い、繰り返され
る各反応サイクルをそれぞれ順次変化する条件で行っ
て、各反応サイクルによって生成する生成物の組成を各
反応サイクル別に順次異ならしめて前記組成転移層に濃
度勾配を持たせることを特徴とする請求項11に記載の
薄膜構造のための多重膜を製造する方法。 - 【請求項13】 前記組成転移層を形成する段階は、 前記上部物質層をなす元素を含む上部物質ソースを与え
る段階と、 前記上部物質ソースを与える段階前または後にパージ段
階をさらに行い、前記下部物質層をなす元素を含む下部
物質ソースを与える段階と、 前記下部物質ソースを与える段階後または前記上部物質
ソースを与える段階後にパージ段階をさらに行い、前記
下部物質ソース及び前記上部物質ソースと反応する反応
剤を与える段階とを含んでなる反応サイクルを含むこと
を特徴とする請求項8に記載の薄膜構造のための多重膜
を製造する方法。 - 【請求項14】 前記組成転移層を形成する段階は、 前記反応サイクルを多数回繰り返し行うが、それぞれの
繰り返される反応サイクルをそれぞれ順次変化する他の
条件で行って、それぞれの反応サイクルによって生成す
る生成物の組成をそれぞれの反応サイクル別に順次異な
らしめて前記組成転移層に濃度勾配を持たせることを特
徴とする請求項13に記載の薄膜構造のための多重膜を
製造する方法。 - 【請求項15】 前記下部物質層は酸化アルミニウム層
であり、 前記上部物質層は酸化チタニウム層であることを特徴と
する請求項8に記載の薄膜構造のための多重膜を製造す
る方法。 - 【請求項16】 前記組成転移層を形成する段階は、 チタニウムソースを前記酸化アルミニウム層上に与えて
吸着させる段階と、 前記残留するチタニウムソースを排出する第1パージ段
階と、 アルミニウムソースを前記酸化アルミニウム層上に与え
て前記チタニウムソースと反応させるか、あるいは前記
酸化アルミニウム層上に吸着させる段階と、 前記残留するアルミニウムソース及び反応副産物を排出
する第2パージ段階と、 前記吸着された前記チタニウムソースまたは反応された
チタニウムソース、及び吸着されたアルミニウムソース
に酸化反応のための反応剤を与えて酸化チタニウム相及
び酸化アルミニウム相の両方を含む組成転移層を蒸着す
る段階と、 前記反応剤との反応によって発生する反応副産物を排出
する第3パージ段階とを含んでなる反応サイクルを含む
ことを特徴とする請求項15に記載の薄膜構造のための
多重膜を製造する方法。 - 【請求項17】 前記組成転移層を形成する段階は、 前記反応サイクルを多数回繰り返し行い、繰り返される
各反応サイクルをそれぞれ異なる条件で行って、各反応
サイクルによって生成する前記酸化アルミニウム相及び
前記酸化チタニウム相の組成比を各反応サイクル別に異
ならしめて前記組成転移層に濃度勾配を持たせることを
特徴とする請求項16に記載の薄膜構造のための多重膜
を製造する方法。 - 【請求項18】 前記下部物質層、前記組成転移層及び
前記上部物質層を順次形成する段階が多数回繰り返され
ることを特徴とする請求項8に記載の薄膜構造のための
多重膜を製造する方法。 - 【請求項19】 半導体基板上に形成された下部電極
と、 前記下部電極上に形成されて誘電体として用いられ、相
異なる物質元素を含んでなる下部物質層及び上部物質層
と、前記下部物質層及び前記上部物質層の界面に前記上
部物質層をなす元素及び前記下部物質層をなす元素を共
に含有して導入されて前記下部物質層上から前記上部物
質層に至るまでの濃度勾配を持って、前記上部物質層に
隣接する部分で前記上部物質層を構成する元素の濃度が
相対的に大きい組成転移層とを含む多重膜と、 前記多重膜上に形成された上部電極とを含むことを特徴
とする半導体素子のキャパシタ。 - 【請求項20】 前記下部物質層は、 アルミニウム、シリコン、ジルコニウム、セリウム、チ
タニウム、イットリウム、タンタル及びニオビウムのう
ちいずれか一種の酸化物または窒化物よりなることを特
徴とする請求項19に記載の半導体素子のキャパシタ。 - 【請求項21】 前記上部物質層は、 アルミニウム、シリコン、ジルコニウム、セリウム、チ
タニウム、イットリウム、タンタル及びニオビウムのう
ちいずれか一種の酸化物または窒化物よりなることを特
徴とする請求項19に記載の半導体素子のキャパシタ。 - 【請求項22】 前記下部物質層は酸化アルミニウム層
であり、前記上部物質層は酸化チタニウム層であり、 前記組成転移層は酸化チタニウム相及び酸化アルミニウ
ム相が混合された固溶体よりなることを特徴とする請求
項19に記載の半導体素子のキャパシタ。 - 【請求項23】 前記組成転移層は、 前記酸化アルミニウム層上から前記酸化チタニウム層に
至るまでの濃度勾配を持って、前記酸化チタニウム層に
隣接する部分において前記酸化チタニウム相が相対的に
大きい濃度で存在することを特徴とする請求項22に記
載の半導体素子のキャパシタ。 - 【請求項24】 前記多重膜は、 前記下部物質層、前記組成転移層及び前記上部物質層の
順次積層された構造が多数回繰り返されてなることを特
徴とする請求項19に記載の半導体素子のキャパシタ。 - 【請求項25】 半導体基板上に下部電極を形成する段
階と、 前記下部電極上に相異なる物質元素を含んでなる下部物
質層及び上部物質層と、前記下部物質層及び前記上部物
質層の界面に前記上部物質層をなす元素及び前記下部物
質層をなす元素を共に含有して導入されて前記下部物質
層上から前記上部物質層に至るまで濃度勾配を持って、
前記上部物質層に隣接する部分で前記上部物質層を構成
する元素の濃度が相対的に大きい組成転移層とを含む多
重膜を誘電体として形成する段階と、 前記多重膜上に上部電極を形成する段階とを含む半導体
素子のキャパシタ製造方法。 - 【請求項26】 前記下部物質層は酸化アルミニウム層
であり、 前記上部物質層は酸化チタニウム層であることを特徴と
する請求項25に記載の半導体素子のキャパシタ製造方
法。 - 【請求項27】 前記多重膜を形成する段階において、
前記組成転移層は、 チタニウムソースを前記酸化アルミニウム層上に与えて
吸着させる段階と、 前記残留するチタニウムソースを排出する第1パージ段
階と、 アルミニウムソースを前記酸化アルミニウム層上に与え
て前記チタニウムソースと反応させるか、あるいは前記
酸化アルミニウム層上に吸着させる段階と、 前記残留するアルミニウムソース及び反応副産物を排出
する第2パージ段階と、 前記吸着された前記チタニウムソースまたは反応された
チタニウムソース、及び吸着されたアルミニウムソース
に酸化反応のための反応剤を与えて酸化チタニウム相及
び酸化アルミニウム相の両方を含む組成転移層を蒸着す
る段階と、 前記反応剤との反応によって発生する反応副産物を排出
する第3パージ段階とを含んでなる反応サイクルによっ
て形成されることを特徴とする請求項25に記載の半導
体素子のキャパシタ構造製造方法。 - 【請求項28】 前記組成転移層は、 前記反応サイクルを多数回繰り返して行い、繰り返され
る各反応サイクルをそれぞれ異なる条件で行って、 それぞれの反応サイクルによって生成する前記酸化アル
ミニウム相及び前記酸化チタニウム相の組成比をそれぞ
れの反応サイクル別に異ならしめて前記組成転移層に濃
度勾配を持たせることによって形成されることを特徴と
する請求項27に記載の半導体素子のキャパシタ製造方
法。 - 【請求項29】 前記多重膜を形成する段階は、 前記下部物質層、前記組成転移層及び前記上部物質層を
順次形成する段階を多数回繰り返すことを特徴とする請
求項25に記載の半導体素子のキャパシタ製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990045316A KR100363084B1 (ko) | 1999-10-19 | 1999-10-19 | 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법 |
KR99P45316 | 1999-10-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001160557A true JP2001160557A (ja) | 2001-06-12 |
JP4092067B2 JP4092067B2 (ja) | 2008-05-28 |
Family
ID=19615922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000320000A Expired - Fee Related JP4092067B2 (ja) | 1999-10-19 | 2000-10-19 | 薄膜構造のための多重膜、これを用いたキャパシタ及びそれらの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6570253B1 (ja) |
JP (1) | JP4092067B2 (ja) |
KR (1) | KR100363084B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7144771B2 (en) * | 2002-10-16 | 2006-12-05 | Samsung Electronics Co., Ltd. | Methods of forming electronic devices including dielectric layers with different densities of titanium |
JP2007150242A (ja) * | 2005-11-28 | 2007-06-14 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
JP2007274002A (ja) * | 2007-05-14 | 2007-10-18 | Sony Corp | 原子層蒸着法を用いた薄膜形成方法 |
US7465618B2 (en) | 2005-06-09 | 2008-12-16 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001066832A2 (en) * | 2000-03-07 | 2001-09-13 | Asm America, Inc. | Graded thin films |
US6669256B2 (en) * | 2000-03-08 | 2003-12-30 | Yoshikazu Nakayama | Nanotweezers and nanomanipulator |
US6908639B2 (en) * | 2001-04-02 | 2005-06-21 | Micron Technology, Inc. | Mixed composition interface layer and method of forming |
KR100473113B1 (ko) * | 2002-04-04 | 2005-03-08 | 삼성전자주식회사 | 반도체 장치의 커패시터 제조 방법 |
KR100750558B1 (ko) * | 2004-12-31 | 2007-08-20 | 삼성전자주식회사 | 반도체 장치의 커패시터 형성 방법 |
US20040087081A1 (en) * | 2002-11-01 | 2004-05-06 | Aitchison Bradley J. | Capacitor fabrication methods and capacitor structures including niobium oxide |
KR100510216B1 (ko) * | 2003-01-18 | 2005-08-25 | 박상식 | 복합산화물 유전체층으로 구성된 전해콘덴서용 알루미늄 박막 및 그 제조방법 |
US6951813B2 (en) * | 2003-04-04 | 2005-10-04 | Micron Technology, Inc. | Methods of forming metal-containing layers including a metal bonded to halogens and trialkylaluminum |
KR100728962B1 (ko) * | 2004-11-08 | 2007-06-15 | 주식회사 하이닉스반도체 | 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법 |
FI117728B (fi) * | 2004-12-21 | 2007-01-31 | Planar Systems Oy | Monikerrosmateriaali ja menetelmä sen valmistamiseksi |
KR20060072338A (ko) * | 2004-12-23 | 2006-06-28 | 주식회사 하이닉스반도체 | 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법 |
KR100620451B1 (ko) * | 2005-01-10 | 2006-09-11 | 삼성전자주식회사 | 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법 |
KR100648860B1 (ko) * | 2005-09-08 | 2006-11-24 | 주식회사 하이닉스반도체 | 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법 |
KR100722772B1 (ko) * | 2006-05-03 | 2007-05-30 | 삼성전자주식회사 | 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법 |
JP2009049068A (ja) * | 2007-08-14 | 2009-03-05 | Elpida Memory Inc | キャパシタ及びその製造方法とキャパシタの製造装置及び半導体記憶装置 |
FI20095947A0 (fi) * | 2009-09-14 | 2009-09-14 | Beneq Oy | Monikerrospinnoite, menetelmä monikerrospinnoitteen valmistamiseksi, ja sen käyttötapoja |
FI20096153A0 (fi) * | 2009-11-06 | 2009-11-06 | Beneq Oy | Menetelmä koristepäällysteen muodostamiseksi, koristepäällyste ja sen käyttötapoja |
FI20096154A0 (fi) * | 2009-11-06 | 2009-11-06 | Beneq Oy | Menetelmä kalvon muodostamiseksi, kalvo ja sen käyttöjä |
US11364708B2 (en) | 2019-07-08 | 2022-06-21 | Vdi Llc | Dielectric thin film coatings for unidirectional and bidirectional wavelength selective reflective color generation |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2175590B1 (ja) * | 1972-03-15 | 1975-10-24 | Materiel Telephonique | |
SE393967B (sv) * | 1974-11-29 | 1977-05-31 | Sateko Oy | Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket |
FI64878C (fi) * | 1982-05-10 | 1984-01-10 | Lohja Ab Oy | Kombinationsfilm foer isynnerhet tunnfilmelektroluminensstrukturer |
JPH0468523A (ja) | 1990-07-10 | 1992-03-04 | Nec Corp | 熱処理方法 |
JPH04242970A (ja) * | 1991-01-01 | 1992-08-31 | Tadahiro Omi | ダイナミック型半導体メモリ |
EP0514149B1 (en) * | 1991-05-16 | 1995-09-27 | Nec Corporation | Thin film capacitor |
JP2745875B2 (ja) * | 1991-06-29 | 1998-04-28 | 日本ケミコン株式会社 | 電解コンデンサ用陰極材料 |
JPH0523568A (ja) * | 1991-07-25 | 1993-02-02 | Kawasaki Steel Corp | 原料の造粒方法及び装置 |
JP3182909B2 (ja) | 1991-09-25 | 2001-07-03 | セイコーエプソン株式会社 | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 |
US6979840B1 (en) * | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
JPH05183162A (ja) | 1991-12-27 | 1993-07-23 | Matsushita Electric Ind Co Ltd | 傾斜機能材料薄膜及び薄膜トランジスタ |
JPH0620866A (ja) | 1992-07-02 | 1994-01-28 | Seiko Epson Corp | 誘電体素子 |
US5736759A (en) * | 1996-07-24 | 1998-04-07 | Nec Research Institute, Inc. | Reduced fatigue ferroelectric element |
JP3749776B2 (ja) * | 1997-02-28 | 2006-03-01 | 株式会社東芝 | 半導体装置 |
TW396602B (en) * | 1997-06-30 | 2000-07-01 | Hyundai Electronics Ind | Highly integrated memory cell and method of manufacturing thereof |
JP3103916B2 (ja) * | 1997-07-09 | 2000-10-30 | ソニー株式会社 | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル |
JPH1140682A (ja) | 1997-07-18 | 1999-02-12 | Sony Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP3630551B2 (ja) * | 1998-04-02 | 2005-03-16 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
US6358810B1 (en) * | 1998-07-28 | 2002-03-19 | Applied Materials, Inc. | Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes |
US6509601B1 (en) * | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
KR100275738B1 (ko) * | 1998-08-07 | 2000-12-15 | 윤종용 | 원자층 증착법을 이용한 박막 제조방법 |
JP4809961B2 (ja) * | 1998-08-07 | 2011-11-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6072210A (en) * | 1998-12-24 | 2000-06-06 | Lucent Technologies Inc. | Integrate DRAM cell having a DRAM capacitor and a transistor |
US6255233B1 (en) * | 1998-12-30 | 2001-07-03 | Intel Corporation | In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application |
US6171978B1 (en) * | 1999-05-27 | 2001-01-09 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing capacitor dielectric |
US6124158A (en) * | 1999-06-08 | 2000-09-26 | Lucent Technologies Inc. | Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants |
US6391801B1 (en) * | 1999-09-01 | 2002-05-21 | Micron Technology, Inc. | Method of forming a layer comprising tungsten oxide |
US6780704B1 (en) * | 1999-12-03 | 2004-08-24 | Asm International Nv | Conformal thin films over textured capacitor electrodes |
US6518200B2 (en) * | 2001-06-07 | 2003-02-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Graded composite layer and method for fabrication thereof |
-
1999
- 1999-10-19 KR KR1019990045316A patent/KR100363084B1/ko not_active IP Right Cessation
-
2000
- 2000-10-12 US US09/686,623 patent/US6570253B1/en not_active Expired - Lifetime
- 2000-10-19 JP JP2000320000A patent/JP4092067B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-10 US US10/410,341 patent/US7052918B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7144771B2 (en) * | 2002-10-16 | 2006-12-05 | Samsung Electronics Co., Ltd. | Methods of forming electronic devices including dielectric layers with different densities of titanium |
US7465618B2 (en) | 2005-06-09 | 2008-12-16 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
JP2007150242A (ja) * | 2005-11-28 | 2007-06-14 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
JP2007274002A (ja) * | 2007-05-14 | 2007-10-18 | Sony Corp | 原子層蒸着法を用いた薄膜形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030207529A1 (en) | 2003-11-06 |
US7052918B2 (en) | 2006-05-30 |
JP4092067B2 (ja) | 2008-05-28 |
KR100363084B1 (ko) | 2002-11-30 |
KR20010037663A (ko) | 2001-05-15 |
US6570253B1 (en) | 2003-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4092067B2 (ja) | 薄膜構造のための多重膜、これを用いたキャパシタ及びそれらの製造方法 | |
KR100737304B1 (ko) | 텍스처 커패시터 전극 위의 컨포멀 박막 | |
US6863725B2 (en) | Method of forming a Ta2O5 comprising layer | |
JP3789051B2 (ja) | 部分的に異なる厚さを有するキャパシタの誘電膜の形成方法 | |
KR100427030B1 (ko) | 다성분계 박막의 형성 방법 및 그를 이용한 커패시터의제조 방법 | |
JP4700181B2 (ja) | 原子層蒸着法を用いた薄膜形成方法 | |
KR100403611B1 (ko) | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 | |
KR100550641B1 (ko) | 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법 | |
JP5013662B2 (ja) | キャパシタ及びその製造方法 | |
US8256077B2 (en) | Method for forming a capacitor dielectric having tetragonal phase | |
KR100818657B1 (ko) | 다층 구조의 유전막 및 그를 구비한 캐패시터의 제조 방법 | |
KR100343144B1 (ko) | 원자층 증착법을 이용한 박막 형성 방법 | |
US20060246675A1 (en) | Methods of forming capacitor constructions comprising perovskite-type dielectric materials | |
JP2007013086A (ja) | ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法 | |
TW200839872A (en) | Method of manufacturing semiconductor device | |
KR20010063452A (ko) | 반도체 소자의 캐패시터 제조방법 | |
JP2007073926A (ja) | 誘電膜及びその形成方法並びに誘電膜を備えた半導体メモリ素子及びその製造方法 | |
KR100867046B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
US20060145294A1 (en) | Methods of forming capacitors | |
US20070099379A1 (en) | Method of manufacturing a dielectric film in a capacitor | |
KR100693890B1 (ko) | 반응 장벽막을 갖는 반도체 장치의 제조 방법 | |
KR20080114249A (ko) | 다중 구조의 유전막을 구비하는 캐패시터 및 그 제조 방법 | |
JP2004281762A (ja) | 強誘電体薄膜の形成方法 | |
KR100631950B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
JPH06112431A (ja) | 高誘電率薄膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4092067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |