KR100722772B1 - 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법 - Google Patents

박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법 Download PDF

Info

Publication number
KR100722772B1
KR100722772B1 KR1020060039972A KR20060039972A KR100722772B1 KR 100722772 B1 KR100722772 B1 KR 100722772B1 KR 1020060039972 A KR1020060039972 A KR 1020060039972A KR 20060039972 A KR20060039972 A KR 20060039972A KR 100722772 B1 KR100722772 B1 KR 100722772B1
Authority
KR
South Korea
Prior art keywords
film
oxide
titanium
aluminum
oxygen diffusion
Prior art date
Application number
KR1020060039972A
Other languages
English (en)
Inventor
이종철
윤경렬
임기빈
여재현
정은애
이진일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060039972A priority Critical patent/KR100722772B1/ko
Priority to US11/733,970 priority patent/US7514315B2/en
Application granted granted Critical
Publication of KR100722772B1 publication Critical patent/KR100722772B1/ko
Priority to US12/392,360 priority patent/US20090195962A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

고 유전율을 갖는 산화막을 포함하는 박막 구조물 및 이를 이용한 박막 구조물 형성 방법과 커패시터 및 이를 이용한 커패시터 형성 방법에 있어서, 알루미늄을 포함하는 도전막을 형성하고, 상기 도전막 상에 지르코늄 산화물 또는 티타늄 산화물을 포함하는 산화막을 형성한다. 이어서, 상기 산화막을 재 산화하여 상기 도전막 및 산화막 계면에 알루미늄 산화물을 포함하는 산소 확산 방지막을 생성시킨다. 이로써, 상기 산소 확산 방지막이 생성됨으로서 산화막의 재 산화 공정 시 상기 도전막의 산화를 억제할 수 있다. 또한, 상기 산화막이 지르코늄 산화물 또는 티타늄 산화물을 포함함으로써 상기 재 산화동안 결정화까지 동시에 수행되어 추가적인 열처리를 스킵(skip)할 수 있다.

Description

박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터 및 이의 커패시터 형성 방법{A layer structure and method of forming the layer structure and a capacitor and method of forming the capacitor}
도 1은 본 발명의 바람직한 일 실시예에 따른 박막 구조물을 설명하기 위한 개략적인 평면도이다.
도 2 내지 4는 도 1에 도시된 박막 구조물의 형성 방법을 설명하기 위한 대략적인 공정 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 커패시터를 설명하기 위한 개략적인 평면도이다.
도 6 내지 10은 도 5에 도시된 커패시터의 형성 방법을 설명하기 위한 대략적인 공정 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 반도체 기판 202 : 트렌치 소자 분리막
204 : 게이트 산화막 206 : 게이트 도전막 패턴
208 : 제1 마스크 패턴 210 : 게이트 스페이서
212 : 소스/드레인 영역 214 : 제1 층간 절연막
216 : 제2 층간 절연막 218 : 제3 층간 절연막
220 : 스토리지 노드 콘택 222 : 식각 저지막
226 : 티타늄 실리사이드막 230 : 스토리지 전극
232 : 유전막 234 : 산소 확산 방지막
236 : 플레이트 전극
본 발명은 박막 구조물 및 이를 이용한 박막 구조물 형성 방법과 커패시터 및 이를 이용한 커패시터 형성 방법에 관한 것이다. 보다 상세하게는, 실린더 형상의 커패시터와 이를 이용한 커패시터 형성 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
일반적으로, DRAM과 같은 메모리 장치와 LOGIC장치에는 커패시터가 장착된다. 상기 커패시터는 고정 밀도이며 전압에 의존하지 않고 안정된 특성을 갖도록 형성되어야 한다. 상기 커패시터로서 PIP(polysilicon insulator polysilicon)구조를 갖는 커패시터가 범용적으로 사용되고 있다. 이는 상기 폴리실리콘이 고온에서 안정하며 화학 기상 증착 기술이 확보되어 있기 때문에, 상기 PIP 구조의 커패시터 를 형성하기에 용이하기 때문이다.
그러나, PIP 구조의 커패시터는 가해지는 전압에 따라 커패시턴스의 특성이 변화하는 문제가 있다. 구체적으로, 하부 전극 및 상부 전극을 도핑된 폴리실리콘으로 사용하기 때문에, 전압을 가할 시에 상기 하부 전극과 절연막의 계면 및 상기 상부 전극과 절연막의 계면에 공핍층이 형성된다. 상기 공핍층이 형성됨에 따라, 상기 커패시터 절연막의 두께가 증가되는 효과를 나타낸다. 때문에, 안정적인 커패시턴스를 확보하기가 어렵다. 더구나, 최근의 90nm이하의 디자인 룰을 갖는 고집적확된 반도체 장치에 상기 PIP구조의 커패시터를 채용하는 경우에는 원하는 커패시턴스를 만족시키기가 어려운 실정이다.
이러한 문제점을 극복하기 위해 최근에는 금속 물질을 전극으로 사용하는 MIM(metal insulator metal) 구조의 커패시터가 개발되고 있다.
상기 MIM 커패시터 형성 방법에 대한 일 예는 대한민국등록특허 2003-0002905호 등에 개시되어 있다. 보다 상세하게 설명하면, 우선 티타늄 알루미늄 질화물을 포함하는 하부 전극 상에 탄탈륨 산화물로 이루어지는 유전막을 형성한다. 이어서, 상기 유전막의 재 산화를 위하여 약 300 내지 500℃에서 산소 플라즈마 또는 UV/O3 열처리를 수행한다. 계속해서 상기 유전막의 유전 특성을 향상시키기 위하여 고온에서 급속 열처리(rapid thermal process) 또는 퍼니스 열처리(furnace anneal)를 수행한다.
이때, 유전막의 재 산화 및 급속 열처리를 수행하는 동안 상기 하부 전극 및 유전막 사이에는 알루미늄 산화막이 형성되어 상기 하부 전극이 산화되는 것을 억제할 수 있다.
그러나, 고온에서 급속 열처리를 수행하는 동안 상기 하부 전극 및 유전막 계면에 알루미늄 산화막이 두껍게 형성된다. 상기 알루미늄 산화물은 저 유전율 물질로써 두껍게 형성되면, 유전막의 유전율이 매우 낮아지게 되어 목적하는 커패시턴스를 수득할 수 없다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 고유전율을 갖는 유전막을 포함하는 박막 구조물 및 이의 형성 방법을 제공하는데 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 다른 목적은 상기와 같은 박막 구조물을 포함하는 커패시터 및 이의 형성 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 박막 구조물은 알루미늄을 포함하는 도전막과, 상기 도전막 상에 형성된 지르코늄 산화물 또는 티타늄 산화물을 포함하는 산화막과, 상기 산화막을 재 산화할 시에 상기 도전막 및 산화막 계면에 생성된 알루미늄 산화물로 이루어진 산소 확산 방지막을 포함한다.
상기 산소 확산 방지막의 두께는 2 내지 5Å일 수 있다.
상기 일 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 박막 구조물 형성 방법에 있어서, 알루미늄을 포함하는 도전막을 형성한다. 상기 도전막 상에 지르코늄 산화물 또는 티타늄 산화물을 포함하는 산화막을 형성한다. 상기 산화막 을 재 산화하여 상기 도전막 및 산화막 계면에 알루미늄 산화물을 포함하는 산소 확산 방지막을 생성시킨다.
상기 산소 확산 방지막은 2 내지 5Å의 두께로 생성될 수 있다.
상기와 같은 본 발명에 따르면, 도전막 및 산화막 계면에 약 2 내지 5Å의 얇은 산소 확산 방지막을 형성함으로써, 산화막의 재 산화 공정 시 상기 도전막의 산화를 억제할 수 있다. 또한, 상기 산화막이 지르코늄 산화물 또는 티타늄 산화물을 포함함으로써 상기 재 산화동안 결정화까지 동시에 수행되어 추가적인 열처리를 스킵(skip)할 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 커패시터는, 알루미늄을 포함하는 스토리지 전극과, 상기 스토리지 전극 상에 형성된 지르코늄 산화물 또는 티타늄 산화물을 포함하는 유전막과, 상기 유전막을 재 산화할 시에 상기 스토리지 전극 및 유전막 계면에 생성된 알루미늄 산화물로 이루어진 산소 확산 방지막과, 상기 유전막 상에 형성된 플레이트 전극을 포함한다.
상기 스토리지 전극은 티타늄 알루미늄 질화막일 수 있다. 상기 산소 확산 방지막의 두께는 2 내지 5Å일 수 있다. 상기 산소 확산 방지막은 산소 플라즈마를 200 내지 400℃에서 2 내지 5분 동안 수행하여 생성된 막일 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 커패시터 형성 방법에 있어서, 알루미늄을 포함하는 스토리지 전극을 형성한다. 상기 스토리지 전극 상에 지르코늄 산화물 또는 티타늄 산화물을 포함하는 유전막을 형성한다. 상기 유전막을 재 산화할 시에 상기 스토리지 전극 및 유전막 계면에 생성된 알루미늄 산화물로 이루어진 산소 확산 방지막을 생성시킨다. 상기 유전막 상에 플레이트 전극을 형성한다.
상기 산소 확산 방지막은 2 내지 5Å의 두께로 형성될 수 있다. 상기 재 산화는 산소 플라즈마를 이용하여 200 내지 400℃의 온도에서 2 내지 5분 동안 수행될 수 있다. 산소 확산 방지막과 유전막이 1:15 내지 1:25의 두께 비를 가질 수 있다. 상기 도전막은 티타늄 알루미늄 질화물(TiAlN)을 포함할 수 있다. 상기 티타늄 알루미늄 질화물은, 사염화티타늄(TiCl4)을 포함하는 제1 반응 물질과, TMA(trimethyl aluminum)을 포함하는 제2 반응 물질을 교번하여 유입하는 싸이클릭 화학 기상 증착 방법 또는 원자층 적층 방법을 수행될 수 있다. 상기 지르코늄 산화물은, 지르코늄-부톡사이드(zirconium butoxide, Zr(OtBu)4), TEMAZ(tetra ethly methyl amino zirconium, Zr[N(CH3)(C2H5)4]), 지르코늄-에톡사이드(zirconium ethoxide, Zr(OEt)4), 지르코늄-이소프로폭사이드(zircoinium iso-propoxide, Zr(OC3H7)4) 및 Zr[TMHD]4(tetra methyl hepta diene zirconium, Zr(C11H19O2)4)로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 반응 물질과 상기 반응 물질을 산화시키기 위한 O3, O2, H2O, 플라즈마 O2 및 리모트 플라즈마 O2로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 산화제를 사용하는 싸이클릭 화학 기상 증착 방법 또는 원자층 적층 방법을 수행하여 형성될 수 있다. 상기 티타늄 산화물은, 티타늄-부톡사이드(titanium butoxide, Ti(OtBu)4), TEMAT(tetra ethyl methyl amino titanium, Ti[N(CH3)(C2H5)4]), 티타늄-에톡사이드(titanium ethoxide, Ti(OEt)4), 티타늄-이소프로폭사이드(titanium iso-propoxide, Ti(OC3H7)4) 및 Ti[TMHD]2(tetra methyl hepta diene titanium, Ti(C11H19O2)2)로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 반응 물질과 상기 반응 물질을 산화시키기 위한 O3, O2, H2O, 플라즈마 O2 및 리모트 플라즈마 O2로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 산화제를 사용하는 싸이클릭 화학 기상 증착 방법 또는 원자층 적층 방법을 수행하여 형성될 수 있다. 상기 플레이트 전극은 라듐(Ru) 또는 티타늄 질화물(TiN)을 포함할 수 있다.
상기와 같은 본 발명에 따르면, 스토리지 전극 및 유전막 사이에 약 2 내지 5Å의 산소 확산 방지막을 형성함으로써 상기 유전막의 재 산화 시 상기 스토리지 전극의 산화를 억제할 수 있으며, 이로써 목적하는 커패시턴스를 수득할 수 있다.
이하, 본 발명에 따른 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 막, 영역, 패드 또는 패턴들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막, 영역, 패드 또는 패턴들이 기판, 각 막, 영역 또는 패드들의 "상에", "상부에" 또는 "상부면"에 형성되 는 것으로 언급되는 경우에는 각 막, 영역, 패드 또는 패턴들이 직접 기판, 각 막, 영역, 패드 또는 패턴들 위에 형성되는 것을 의미하거나, 다른 막, 다른 영역, 다른 패드 또는 다른 패턴들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 막, 영역, 패드 또는 패턴들이 "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 막, 영역, 패드 또는 패턴들을 구분하기 위한 것이다. 따라서, "제1", "제2" 및/또는 "제3"은 각 막, 영역, 패드 또는 패턴들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 박막 구조물에 대해 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 박막 구조물을 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 알루미늄을 포함하는 도전막(102)이 형성된 반도체 기판(100)이 마련된다. 상기 도전막(102)은 알루미늄을 포함하는 금속막으로서, 약 200 내지 400℃ 온도에서 수행되는 재 산화 공정 시 산화에 의한 특성 변화가 거의 일어나지 않는 박막이 사용되어 한다. 예컨대, 상기 도전막(102)으로 티타늄 알루미늄 질화막 또는 탄탈륨 알루미늄 질화막 등이 사용될 수 있다.
상기 도전막(102) 상에 고 유전율을 갖는 산화막(104)이 위치한다. 상기 산화막(104)은 지르코늄 산화물 또는 티타늄 산화물을 포함한다.
상기 도전막(102) 및 산화막(104) 계면에는 상기 산화막(104)을 재 산화하기 위한 공정을 수행할 때 생성된 산소 확산 방지막(106)이 구비된다.
상기 산소 확산 방지막(106)은 알루미늄 산화물을 포함한다. 상기 산소 확산 방지막(106)은 약 2 내지 5Å의 두께를 갖는다. 상기의 두께는 상기 알루미늄 산화물을 원자 적층 방법으로 1회 수행함으로써 형성된 두께와 실질적으로 동일하다. 즉 상기 산소 확산 방지막(106)의 두께는 모노 레이어(mono-layer) 두께를 갖는다. 또한, 상기 산화막(104) 및 산소 확산 방지막(106)의 두께 비율은 약 15:1 내지 25:1일 수 있다.
이때, 상기 산소 확산 방지막(106)이 상기 산화막(104)에 보다 매우 얇은 두께를 가짐으로써 상부의 산화막(104)의 고 유전 물질의 특성 발현에 영향을 미치지 않으면서 하부의 도전막(102)의 산소 확산을 방지할 수 있다.
이하, 본 발명에 따른 바람직한 실시예에 따른 박막 구조물의 형성 방법에 대해 상세하게 설명하면 다음과 같다.
도 2 내지 도 4는 도 1에 도시된 박막 구조물의 형성 방법을 설명하기 위한 대략적인 공정 단면도들이다.
도 2를 참조하면, 반도체 기판(100) 상에 알루미늄을 포함하는 도전막(102)을 형성한다. 이때, 반도체 기판(100)은 다수의 도전 패턴들을 포함할 수 있다. 또한, 상기 도전막(102)은 티타늄 알루미늄 질화막 또는 탄탈륨 알루미늄 질화막일 수 있다.
여기서 상기 티타늄 알루미늄 질화막을 포함하는 도전막(102)을 형성하는 방 법을 살펴보면, 우선 반도체 기판(100) 또는 도전 패턴들이 형성된 반도체 기판(100)을 공정 챔버 내에 위치시킨다. 상기 공정 챔버 내부로 사염화 티타늄(TiCl4) 등과 같은 티타늄 전구체 물질을 주입한다. 상기 사염화 티타늄은 상기 반도체 기판(100) 또는 도전 패턴들이 형성된 반도체 기판(100)에 화학 물리적 결합한다.
이어서, 상기 공정 챔버로 퍼지 가스를 제공하여 상기 챔버 내부 공간에 잔류하는 사염화 티타늄과, 상기 반도체 기판(100) 상에 물리적 결합된 사염화 티타늄을 제거한다.
공정 챔버로 암모니아(NH3) 등과 같은 질소 전구체 물질을 주입한다. 상기 암모니아는 상기 반도체 기판(100) 상에 화학적 결합된 사염화 티타늄과 물리적 화학적 결합한다.
상기 공정 챔버로 퍼지 가스를 제공하여 상기 챔버 내부의 공간에 잔류하는 암모니아와, 상기 사염화 티타늄과 물리적으로 결합된 암모니아를 제거한다. 이로써, 상기 반도체 기판(100) 상에 티타늄 질화막이 형성한다.
계속해서, 상기 공정 챔버로 TMA(trimethyl aluminum) 등과 같은 알루미늄 전구체를 주입한다. 상기 TMA는 상기 티타늄 질화막에 화학 물리적 결합한다.
상기 공정 챔버로 퍼지 가스를 제공하여 상기 챔버 내부의 공간에 잔류하는 TMA와, 상기 티타늄 질화막 상에 물리적 결합된 TMA를 제거한다.
공정 챔버로 암모니아(NH3) 등과 같은 질소 전구체 물질을 주입한다. 상기 암모니아는 상기 티타늄 질화막 상에 화학적으로 결합된 TMA와 물리적 화학적 결합한다.
상기 공정 챔버로 퍼지 가스를 제공하여 상기 챔버 내부의 공간에 잔류하는 암모니아와, 상기 TMA와 물리적으로 결합된 암모니아를 제거한다. 이로써, 상기 반도체 기판(100) 상에 티타늄 알루미늄 질화막이 형성한다.
상기와 같이 상기 티타늄 전구체 물질, 질소 전구체 물질, 알루미늄 전구체 물질 및 질소 전구체 물질을 순차적으로 주입함으로써 수Å 수준의 얇은 티타늄 알루미늄 질화물층을 형성할 수 있으며, 상기 단계들을 다수 회 반복 수행함으로써 원하는 두께의 티타늄 알루미늄 질화막을 형성한다.
형성된 티타늄 알루미늄 질화막의 알루미늄은 내 산화성이 강한 물질로써 이후 재 산화 공정 시, 상기 티타늄 알루미늄 질화막의 산화를 억제하는 기능을 한다. 이에 대한 설명은 이후에 자세하게 하기로 한다.
도 3을 참조하면, 상기 도전막(102) 상에 지르코늄 산화물 또는 티타늄 산화물을 포함하는 산화막(104)을 형성한다.
여기서 지르코늄 산화물을 포함하는 산화막(104)을 형성하는 방법에 대하여 살펴보면, 우선 상기 도전막(102)이 형성된 반도체 기판(100)을 공정 챔버 내부에 위치시킨다. 상기 공정 챔버로 지르코늄-부톡사이드(zirconium butoxide, Zr(OtBu)4), TEMAZ(tetra ethyl methyl amino zirconium, Zr[N(CH3)(C2H5)4]), 지르코늄-에톡사이드(zirconium ethoxide, Zr(OEt)4), 지르코늄-이소프로폭사이 드(zircoinium iso-propoxide, Zr(OC3H7)4) 및 Zr[TMHD]4(tetra methyl hepta diene zirconium, Zr(C11H19O2)4)로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 지르코늄 전구체 물질을 주입한다. 상기 지르코늄 전구체 물질은 상기 도전막(102) 표면과 화학 물리적 결합된다. 이어서, 상기 도전막(102) 표면과 물리적으로 결합된 지르코늄 전구체 물질을 퍼지 공정에 의해 제거한다. 계속해서, 상기 도전막(102)과 화학적으로 결합된 지르코늄 분자들을 산화시키기 위하여 O3, O2, H2O, 플라즈마 O2 및 리모트 플라즈마 O2로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 산화제를 공정 챔버 내로 주입한다. 이로써, 상기 도전막(102) 상에 지르코늄 산화막이 형성된다. 이때, 상기 지르코늄 전구체 물질과 산화제를 순차적으로 주입함으로써 지르코늄 산화물층이 형성되며, 상기 단계들을 다수 회 반복 수행함으로써 원하는 두께의 지르코늄 산화막을 형성한다.
이와는 다르게, 티타늄 산화물을 포함하는 산화막을 형성하는 방법을 살펴보면, 우선 도전막(102)이 형성된 반도체 기판(100)을 공정 챔버 내에 위치시킨다. 상기 공정 챔버 내부로 티타늄-부톡사이드(titanium butoxide, Ti(OtBu)4), TEMAT(tetra ethyl methyl amino titanium, Ti[N(CH3)(C2H5)4]), 티타늄-에톡사이드(titanium ethoxide, Ti(OEt)4), 티타늄-이소프로폭사이드(titanium iso-propoxide, Ti(OC3H7)4) 및 Ti[TMHD]2(tetra methyl hepta diene titanium, Ti(C11H19O2)2)로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 티타늄 전구체 물질을 주입시킨다. 이때, 상기 도전막(102) 상에 상기 티타늄 전구체 물질이 화학 물리적으로 결합한다. 상기 도전막(102) 표면에 물리적으로 결합된 티타늄 전구체 물질을 퍼지 공정에 의해 제거한다. 이어서, 상기 도전막(102) 상에 화학적으로 결합된 티타늄 분자들을 산화시키기 위하여 O3, O2, H2O, 플라즈마 O2 및 리모트 플라즈마 O2로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 산화제를 제공한다. 이로써, 상기 도전막(102) 상에 티타늄 산화막이 형성된다. 이때, 상기 티타늄 전구체 물질과 산화제를 순차적으로 주입함으로써 티타늄 산화물층이 형성되면, 상기 단계들을 다수 회 반복 수행함으로서 원하는 두께의 티타늄 산화막을 형성한다.
상기와 같은 방법으로 형성된 산화막(104)은 고 유전율을 가지며, 상기 도전막(102) 상에 형성되어 유전막으로서 기능할 수 있다.
도 4를 참조하면, 상기 산화막(104)을 재 산화하여 상기 도전막(102) 및 산화막(104) 계면에 알루미늄 산화물을 포함하는 산소 확산 방지막(106)을 생성한다.
보다 상세하게 설명하면, 상기 도전막(102) 및 산화막(104)이 형성된 반도체 기판(100)을 산소 플라즈마 처리함으로써 재 산화가 수행된다. 상기 산소 플라즈마 처리는 약 200 내지 400℃의 온도 및 약 500 내지 1000Pa의 압력 하에서 약 2 내지 5분의 시간동안 수행된다.
상기 산소 플라즈마 처리가 수행되는 동안 상기 산소가 부족한 산화막(104) 내부로 산소가 충분하게 제공되고, 상기 산화막(104)은 충분한 산소를 갖게 된다. 또한, 상기 산화막(104)의 지르코늄 산화물 또는 티타늄 산화물은 약 200 내지 400℃에서 결정화되기 때문에 상기 재산화 공정을 통해 충분히 결정화가 이루어진다. 때문에, 이후 상기 산화막(104)의 결정화를 위한 열처리를 스킵(skip)할 수 있다.
또한, 상기 산소 플라즈마 처리가 약 200 내지 400℃에서 수행되는 동안 상기 산화막(104) 및 도전막(102) 계면에서 알루미늄 산화막(106)이 형성된다. 보다 상세하게, 상기 도전막(102) 표면의 알루미늄이 산화되어 상기 산화막(104) 및 도전막(102) 계면에서 산소 확산 방지막(106)으로 기능하는 알루미늄 산화막(106)이 형성된다.
이때, 상기 산소 확산 방지막(106)은 약 2 내지 5Å의 두께를 가지며, 상기 두께는 상기 알루미늄 산화막(106)을 원자 적층 방법을 사용하여 형성할 경우 상기 원자 적층 방법 1회 수행할 때의 두께이다. 즉, 알루미늄 산화막(106)의 모노 레이어(mono-layer)두께이다.
이처럼 상기 산소 확산 방지막(106)이 상기 산화막(104)에 비해 매우 얇게 형성되어야 하는 이유로, 상기 알루미늄 산화막(106)은 저 유전 물질로써 그 두께가 두꺼우면 유전율이 증가되기 때문이다. 따라서, 상부의 산화막(104)이 유전막으로 기능하는데 방해가 되기 때문이다. 따라서, 상기 산화막(104)은 유전막으로 기능할 정도의 두께를 가지며, 상기 알루미늄 산화막(106)은 상기 산화막(104)에 영향을 미치지 않을 정도로 매우 얇게 형성된다.
이로써, 상기 도전막(102) 상에 산소 확산 방지막(106) 및 산화막(104)이 순 차적으로 형성된다.
이하, 본 발명에 따른 실시예에 따른 커패시터에 대해 상세하게 설명하면 다음과 같다.
도 5를 참조하면, 반도체 기판(200)에 알루미늄을 포함하는 스토리지 전극(230)이 형성된 반도체 기판(200)을 마련한다. 이때, 상기 반도체 기판(200) 상에는 다수의 도전 패턴들이 형성될 수 있으며, 상기 다수의 도전 패턴들의 일부와 전기적으로 연결되도록 상기 스토리지 전극(230)은 실린더 형상을 가지며 상기 반도체 기판(200) 상에 형성되어 있다.
상기 스토리지 전극(230)은 알루미늄을 포함하는 금속막으로서, 약 200 내지 400℃로 수행되는 재 산화 공정 시에 산화에 의한 특성 변화가 거의 일어나지 않는 박막이 사용되어야 한다. 예컨대, 상기 스토리지 전극(230)으로 티타늄 알루미늄 질화막 또는 탄탈륨 알루미늄 질화막 등이 사용될 수 있다.
상기 스토리지 전극(230) 상에는 지르코늄 산화물 또는 티타늄 산화물을 포함하는 유전막(232)이 위치한다. 상기 유전막(232)은 상기 스토리지 전극(230)의 표면을 따라 연속적으로 형성되어 있으며, 상기 스토리지 전극(230) 내부를 완전하게 메우지 않는다.
이때, 상기 지르코늄 산화물 또는 티타늄 산화물은 고 유전율을 갖는 물질로써, 누설 전류가 감소되면서도 충분히 높은 유전율을 유지할 수 있는 두께를 갖는 것이 바람직하다. 예를 들어 설명하면, 유전막(232)을 지르코늄 산화막으로 사용하 는 경우, 상기 지르코늄 산화막의 두께는 약 100Å인 것이 바람직하다.
상기 유전막(232)을 재 산화시켜 상기 스토리지 전극(230) 및 유전막(232) 계면에 알루미늄 산화물로 이루어진 산소 확산 방지막(232)이 생성된다.
상기 산소 확산 방지막(232)의 두께는 약 2 내지 5Å이며, 이는 상기 알루미늄 산화막의 모노 레이어 두께와 실질적으로 동일하다. 여기에서, 상기 유전막(232)의 두께가 약 100Å일 때, 산소 확산 방지막(232) 및 유전막(232)의 비율은 약 1:15 내지 1:25정도일 수 있다.
또한, 상기 산소 확산 방지막(232)은 상기 스토리지 전극(230)으로 산소가 확산되는 것을 방지하는 막이며, 상대적으로 저 유전율을 갖는 물질이다. 따라서, 상기 스토리지 전극(230)으로 산소가 확산되는 것을 억제시키며, 전체 유전율이 감소되지 않도록 얇게 형성되어야 한다.
상기 유전막(232) 상에 플레이트 전극(234)을 구비한다. 상기 플레이트 전극(234)은 라듐 또는 티타늄 질화막 등일 수 있다.
이로써, 상기 스토리지 전극(230) 상에 산소 확산 방지막(232), 유전막(232) 및 플레이트 전극(234)이 순차적으로 적층된 실린더형 커패시터가 마련된다. 상기 산소 확산 방지막(232)에 의해 상기 스토리지 전극(230)의 산화가 억제되고, 상기 고 유전율을 갖는 유전막(232)에 의해 목적하는 커패시턴스를 가질 수 있다.
이하, 본 발명에 따른 실시예에 따른 커패시터의 형성 방법에 대해 상세하게 설명하면 다음과 같다.
도 6 내지 도 10은 도 5에 도시된 커패시터의 형성 방법을 설명하기 위한 대략적인 공정 단면도들이다.
도 6을 참조하면, 일반적인 소자 분리 공정을 수행하여 반도체 기판(200)을 액티브 영역과 필드 영역으로 분리한다. 상기 필드 영역은 집적화 관점에서 보다 유리한 트렌치 소자 분리막(202)에 의해 정의되는 것이 바람직하다.
이어서, 소자 분리막(202)이 형성된 반도체 기판(200) 상에 열산화 또는 화학 기상 증착 공정을 수행하여 얇은 두께의 게이트 산화막(204)을 형성한다. 상기 게이트 산화막(204) 상에 게이트 도전막 패턴들 및 제1 하드 마스크 패턴들을 형성한다. 이하에서 상기 게이트 산화막(204), 게이트 도전막 패턴(206) 및 제1 하드 마스크 패턴(208)의 적층 구조를 게이트 구조물(202, 204, 206)이라 하면서 설명한다. 상기 게이트 구조물(202, 204, 206)은 라인형으로 이루어진다.
상기 게이트 구조물(202, 204, 206)들이 형성된 반도체 기판(200) 상에 실리콘 질화물을 형성한 후 상기 실리콘 질화물을 이방성 식각하여 각 게이트 구조물(202, 204, 206)들의 측벽에 게이트 스페이서(210)를 형성한다.
상기 게이트 구조물(202, 204, 206)들을 이온 주입 마스크로 이용하여 게이트 구조물(202, 204, 206)들 사이에 노출되는 반도체 기판(200)에 불순물을 주입하고 열처리하여 반도체 기판(200) 상에 소스/드레인 영역(212)을 형성한다.
상기 공정들을 수행함으로써, 반도체 기판(200)에 트랜지스터들이 완성된다. 상기 라인형의 게이트 전극은 워드 라인으로도 공통으로 사용된다. 상기 소스/드레인 영역(212)은 트랜지스터의 동작 모드에 의해 정의된다. 그러나 이하에서는 편의 상 비트 라인과 전기적으로 연결되는 부분을 소스 영역이라 하고, 커패시터와 전기적으로 연결되는 부분을 드레인 영역이라 하여 설명한다.
상기 트랜지스터들이 형성된 반도체 기판(200)의 전면에 실리콘 산화물로 이루어진 제1 층간 절연막을 형성한다. 상기 제1 층간 절연막(214)을 부분적으로 식각하여, 상기 소스/드레인 영역(216)을 노출시키는 제1 콘택홀들(도시되지 않음)을 형성한다. 이어서, 상기 제1 콘택홀들 내에 도전성 물질을 매립하여 패드 콘택들(도시되지 않음)을 형성한다.
상기 제1 층간 절연막(214) 상에 제2 층간 절연막(216)을 형성한다. 상기 제2 층간 절연막(216)을 식각하여 상기 소스 영역과 접촉하는 패드 콘택과 전기적으로 연결되는 제2 콘택홀(도시되지 않음)을 형성한다. 상기 제2 콘택홀 내부 및 상기 제2 층간 절연막 상부면에 도전 물질을 증착시킨 후 패터닝하여 비트 라인(도시되지 않음) 및 비트 라인 콘택(도시되지 않음)을 형성한다.
상기 비트 라인을 매립하면서 상기 제2 층간 절연막(216) 상에 제3 층간 절연막(218)을 형성한다. 다음에, 상기 제3 층간 절연막(218) 및 제2 층간 절연막(216)을 부분적으로 식각함으로써 상기 드레인 영역과 접속하는 패드 콘택을 노출시키는 제3 콘택홀들(도시되지 않음)을 형성한다. 상기 제3 콘택홀들 내부에 도전 물질을 채워 넣어 스토리지 노드 콘택(220)을 형성한다. 예컨대, 상기 스토리지 노드 콘택(220)은 폴리실리콘막일 수 있다.
이어서, 도시하지는 않았지만, 상기 스토리지 노드 콘택(220) 상에 상기 스토리지 노드 전극의 형성 영역을 정의하기 위한 패드 패턴을 더 형성할 수 있다.
다음에 상기 스토리지 노드 콘택(220) 및 제3 층간 절연막(218) 상에 식각 저지막(222)으로 실리콘 질화막을 형성한다.
도 7을 참조하면, 상기 식각 저지막(222) 상에 몰드막(224)을 형성한다. 상기 몰드막(224)은 실리콘 산화물계 절연물질로 형성한다.
이때, 상기 몰드막(224)은 실린더형의 스토리지 전극(230)을 성형(mold)하기 위한 막이다. 또한, 상기 몰드막(224)의 두께가 실린더형의 스토리지 전극(230)의 높이를 좌우한다. 따라서, 상기 몰드막(224)의 두께는 커패시터에서 요구하는 커패시턴스에 따라 적절하게 조절할 수 있다.
이어서, 상기 몰드막(224) 상에 실린더형의 스토리지 전극(230)을 성형하기 위한 개구부 부위를 노출시키는 제2 하드 마스크 패턴(도시되지 않음)을 형성한다. 즉, 상기 스토리지 노드 콘택(220) 상에 형성된 몰드막(224)의 상부가 노출시키도록 제2 하드 마스크 패턴을 형성한다. 상기 제2 하드 마스크 패턴은 상기 몰드막(224)에 대해 식각 선택비가 높은 물질로 이루어지는 것이 바람직하다. 예컨대, 상기 제2 하드 마스크 패턴을 폴리실리콘으로 형성할 수 있다.
계속해서, 상기 제2 하드 마스크 패턴을 식각 마스크로 이용하여 상기 몰드막(224) 및 식각 저지막(222)을 식각함으로써 상기 스토리지 노드 콘택(220)의 상부면을 노출시키는 개구부를 형성한다.
상기 개구부 저면에 노출된 스토리지 노드 콘택(220) 상부에 티타늄 실리사이드막(226)을 형성한다. 상기 티타늄 실리사이드막(226)은 실리콘 표면에서는 용이하게 형성되지만, 실리콘 산화막 또는 실리콘 질화막 표면상에는 형성되지 않는 특성을 갖는다. 따라서, 상기 실리콘 기판을 노출시키는 콘택의 저면에만 선택적으로 상기 티타늄 실리사이드 박막이 형성된다.
도 8을 참조하면, 상기 개구부의 측벽, 저면에 스토리지 노드 전극용 도전층(도시되지 않음)을 형성한다. 상기 스토리지 노드 전극용 도전층은 이후 유전막의 재 산화에 의해 산화되지 않는 알루미늄을 포함하는 금속막이다. 예컨대, 상기 스토리지 노드 전극용 도전층은 티타늄 알루미늄 질화막 또는 탄탈륨 알루미늄 질화막 등일 수 있다.
상기 티타늄 알루미늄 질화막 및 탄탈륨 알루미늄 질화막의 알루미늄은 전술한 바와 같이 내 산화성이 우수한 물질이다. 본 실시예에서는 상기 스토리지 노드 전극용 도전층으로 티타늄 알루미늄 질화막을 사용하며, 상기 티타늄 알루미늄 질화막의 형성 방법은 도 2에서 설명한 것과 유사하여 생략하기로 한다.
이어서, 상기 개구부를 충분히 매립하도록 상기 스토리지 노드 전극용 도전층 상에 희생층(228)을 형성한다. 상기 희생층(228)은 실리콘 산화물계 물질로 형성할 수 있으며, 예를 들어 BPSG막 또는 USG막으로 형성할 수 있다.
상기 몰드막(224)의 상부면에 형성되어 있는 스토리지 노드 전극용 도전층 및 제2 하드 마스크 패턴이 제거되도록 평탄화 공정을 수행하여 상기 개구부 내부 표면에만 도전층을 남겨서 스토리지 전극(230)을 형성한다.
도 9를 참조하면, 상기 스토리지 전극(230)을 형성한 후, 습식 식각 공정을 수행하여 상기 몰드막(224)을 완전하게 제거한다. 상기 습식 식각 공정을 수행하면 상기 개구부 내부에 형성되어 있는 희생층(228)도 함께 제거된다. 이로써, 상기 스 토리지 전극(230)의 측면, 상면 및 내측면이 모두 노출된다.
계속해서, 상기 스토리지 전극(230)의 표면을 따라 유전막(232)을 형성한다. 상기 유전막(232)은 고 유전율을 갖는 지르코늄 산화물 또는 티타늄 산화물을 포함하는 산화막이다.
또한, 상기 지르코늄 산화물 또는 티타늄 산화물을 포함하는 유전막(232)은 탄탈륨 산화물을 포함하는 유전막(232)보다 결정화 온도가 낮다. 따라서, 이후에 재 산화 공정을 약 200 내지 400℃에서 산소 플라즈마를 사용하여 수행하는 동안 상기 유전막(232)의 결정화가 이루어지므로, 후속의 결정화 열처리 공정을 스킵(skip)할 수 있다.
상기 지르코늄 산화물 또는 티타늄 산화물을 포함하는 유전막(232)을 형성하는 방법은 도 3에서 설명한 바와 유사하여 생략하기로 한다.
도 10을 참조하면, 상기 유전막(232)을 재 산화하여 상기 스토리지 전극(230) 및 유전막(232) 계면에 알루미늄 산화물을 포함하는 산소 확산 방지막(234)을 생성한다.
상기 유전막(232)의 재 산화는 산소 플라즈마에 의해 수행되며, 이에 대한 설명은 도 4에서 설명한 바와 유사하여 생략하기로 한다.
상기 산소 플라즈마 처리가 수행되는 동안 상기 유전막(232) 내부로 산소가 제공되고, 상기 유전막(232)은 충분한 산소를 가짐으로써 고 유전율을 갖는 물질의 특성을 갖게 된다. 또한, 상기 유전막(232) 및 스토리지 전극(230) 계면에는 스토리지 전극(230)의 알루미늄의 일부가 산화되어 알루미늄 산화막이 형성된다.
상기 알루미늄 산화막은 산소 플라즈마 처리가 수행되는 동안 스토리지 전극(230)으로 산소가 확산되는 것을 방지하기 위한 산소 확산 방지막(234)으로 기능한다. 이때, 상기 산소 확산 방지막(234)의 두께는 2 내지 5Å의 두께를 갖는다. 즉, 알루미늄 산화막의 모노 레이어의 두께를 가진다.
예를 들어 설명하면, 상기 유전막(232)이 약 100Å으로 형성될 때, 유전막(232) 및 스토리지 전극(230) 사이에 형성되는 산소 확산 방지막(234)이 약 2 내지 5Å으로 형성되는데, 이때 상기 유전막(232)과 산소 확산 방지막(234)의 비율은 약 15:1 내지 25:1정도일 수 있다.
이처럼 상기 산소 확산 방지막(234)이 상기 유전막(232)에 비해 매우 얇은 이유는 상기 알루미늄 산화막은 상대적으로 저 유전 물질로써 그 두께가 두꺼우면 상부의 유전막(232)이 고 유전 물질로 기능하는데 방해가 되기 때문이다. 따라서, 상기 유전막(232)은 고 유전 물질의 특성을 발현할 수 있는 정도의 두께를 가지며, 상기 알루미늄 산화막은 상기 유전막(232)에 영향을 미치지 않을 정도로 매우 얇게 형성된다.
또한, 상기 재 산화가 약 200 내지 400℃의 온도에서 진행되는 동안, 상기 유전막(232)에 포함된 지르코늄 산화물 또는 티타늄 산화물이 결정화되고, 이후 상기 지르코늄 또는 티타늄 산화물의 결정화 공정을 수행하지 않아도 되어 공정을 단순화할 수 있다.
다시 도 5를 참조하면, 상기 유전막(232) 상에 플레이트 전극(236)을 형성한다. 상기 플레이트 전극(236)은 라듐 또는 티타늄 질화막을 포함할 수 있다.
이로써, 상기 스토리지 전극(230) 상에 산소 확산 방지막(234)과 유전막(232) 및 플레이트 전극(236)을 형성함으로써, 상기 유전막(232)의 재 산화 공정 중에 산소가 스토리지 전극(230)으로 확산되는 것을 방지할 수 있다. 또한, 상기 산소 확산 방지막(234)이 유전막(232)에 비해 매우 얇기 때문에 고 유전율을 갖는 유전막(232)의 특성 발현이 가능하다. 따라서 목적하는 커패시턴스를 수득할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 알루미늄을 포함하는 스토리지 전극 상에 산소 확산 방지막이 매우 얇게 형성됨으로서 스토리지 전극의 산화를 억제하고, 상기 산소 확산 방지막 상에 고 유전율을 갖는 유전막을 형성함으로써, 목적하는 커패시턴스를 수득할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 알루미늄을 포함하는 도전막;
    상기 도전막 상에 형성된 지르코늄 산화물 또는 티타늄 산화물을 포함하는 산화막; 및
    상기 산화막을 재 산화할 시에 상기 도전막 및 산화막 계면에 생성된 알루미늄 산화물로 이루어진 산소 확산 방지막을 포함하는 박막 구조물.
  2. 제1항에 있어서, 상기 산소 확산 방지막의 두께는 2 내지 5Å인 것을 특징으로 하는 박막 구조물.
  3. 알루미늄을 포함하는 도전막을 형성하는 단계;
    상기 도전막 상에 지르코늄 산화물 또는 티타늄 산화물을 포함하는 산화막을 형성하는 단계; 및
    상기 산화막을 재 산화하여 상기 도전막 및 산화막 계면에 알루미늄 산화물을 포함하는 산소 확산 방지막을 생성시키는 단계를 포함하는 박막 구조물 형성 방법.
  4. 제1항에 있어서, 상기 산소 확산 방지막은 2 내지 5Å의 두께로 생성되는 것을 특징으로 하는 박막 구조물 형성 방법.
  5. 알루미늄을 포함하는 스토리지 전극;
    상기 스토리지 전극 상에 형성된 지르코늄 산화물 또는 티타늄 산화물을 포함하는 유전막;
    상기 유전막을 재 산화할 시에 상기 스토리지 전극 및 유전막 계면에 생성된 알루미늄 산화물로 이루어진 산소 확산 방지막; 및
    상기 유전막 상에 형성된 플레이트 전극을 포함하는 커패시터.
  6. 제5항에 있어서, 상기 스토리지 전극은 티타늄 알루미늄 질화막을 포함하는 것을 특징으로 하는 커패시터.
  7. 제5항에 있어서, 상기 산소 확산 방지막의 두께는 2 내지 5Å인 것을 특징으로 하는 커패시터.
  8. 제5항에 있어어, 상기 산소 확산 방지막은 산소 플라즈마를 200 내지 400℃에서 2 내지 5분 동안 수행하여 생성된 막인 것을 특징으로 하는 커패시터.
  9. 알루미늄을 포함하는 스토리지 전극을 형성하는 단계;
    상기 스토리지 전극 상에 지르코늄 산화물 또는 티타늄 산화물을 포함하는 유전막을 형성하는 단계;
    상기 유전막을 재 산화할 시에 상기 스토리지 전극 및 유전막 계면에 생성된 알루미늄 산화물로 이루어진 산소 확산 방지막을 생성시키는 단계; 및
    상기 유전막 상에 플레이트 전극을 형성하는 단계를 포함하는 커패시터 형성 방법.
  10. 제9항에 있어서, 상기 산소 확산 방지막은 2 내지 5Å의 두께로 형성되는 것을 특징으로 하는 커패시터 형성 방법.
  11. 제9항에 있어서, 상기 재 산화는 산소 플라즈마를 이용하여 200 내지 400℃의 온도에서 2 내지 5분 동안 수행되는 것을 특징으로 하는 커패시터 형성 방법.
  12. 제9항에 있어서, 상기 산소 확산 방지막과 유전막이 1:15 내지 1:25의 두께 비를 갖도록 형성하는 것을 특징으로 하는 커패시터 형성 방법.
  13. 제9항에 있어서, 상기 도전막은 티타늄 알루미늄 질화물(TiAlN)을 포함하는 것을 특징으로 하는 커패시터 형성 방법.
  14. 제13항에 있어서, 상기 티타늄 알루미늄 질화물은, 사염화티타늄(TiCl4)을 포함하는 제1 반응 물질과, TMA(trimethyl aluminum)을 포함하는 제2 반응 물질을 교번하여 유입하는 싸이클릭 화학 기상 증착 방법 또는 원자 적층 방법을 수행하여 형성되는 것을 특징으로 하는 커패시터 형성 방법.
  15. 제9항에 있어서, 상기 지르코늄 산화물은, 지르코늄-부톡사이드(zirconium butoxide, Zr(OtBu)4), TEMAZ(tetra ethyl methyl amino zirconium, Zr[N(CH3)(C2H5)4]), 지르코늄-에톡사이드(zirconium ethoxide, Zr(OEt)4), 지르코늄-이소프로폭사이드(zircoinium iso-propoxide, Zr(OC3H7)4) 및 Zr[TMHD]4(tetra methyl hepta diene zirconium, Zr(C11H19O2)4)로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 반응 물질과 상기 반응 물질을 산화시키기 위한 O3, O2, H2O, 플라즈마 O2 및 리모트 플라즈마 O2로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 산화제를 사용하여 싸이클릭 화학 기상 증착 방법 또는 원자 적층 방법을 수행하여 형성되는 것을 특징으로 하는 커패시터 형성 방법.
  16. 제9항에 있어서, 상기 티타늄 산화물은, 티타늄-부톡사이드(titanium butoxide, Ti(OtBu)4), TEMAT(tetra ethyl methyl amino titanium, Ti[N(CH3)(C2H5)4]), 티타늄-에톡사이드(titanium ethoxide, Ti(OEt)4), 티타늄-이소프로폭사이드(titanium iso-propoxide, Ti(OC3H7)4) 및 Ti[TMHD]2(tetra methyl hepta diene titanium, Ti(C11H19O2)2)로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 반응 물질과 상기 반응 물질을 산화시키기 위한 O3, O2, H2O, 플라즈마 O2 및 리모트 플라즈마 O2로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 산화제를 사용하는 싸이클릭 화학 기상 증착 방법 또는 원자 적층 방법을 수행하여 형성되는 것을 특징으로 하는 커패시터 형성 방법.
  17. 제9항에 있어서, 상기 플레이트 전극은 라듐(Ra) 또는 티타늄 질화물(TiN)을 포함하는 것을 특징으로 하는 커패시터 형성 방법.
KR1020060039972A 2006-05-03 2006-05-03 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법 KR100722772B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060039972A KR100722772B1 (ko) 2006-05-03 2006-05-03 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법
US11/733,970 US7514315B2 (en) 2006-05-03 2007-04-11 Methods of forming capacitor structures having aluminum oxide diffusion barriers
US12/392,360 US20090195962A1 (en) 2006-05-03 2009-02-25 Multilayer electrode structures including capacitor structures having aluminum oxide diffusion barriers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060039972A KR100722772B1 (ko) 2006-05-03 2006-05-03 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법

Publications (1)

Publication Number Publication Date
KR100722772B1 true KR100722772B1 (ko) 2007-05-30

Family

ID=38278494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060039972A KR100722772B1 (ko) 2006-05-03 2006-05-03 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법

Country Status (2)

Country Link
US (2) US7514315B2 (ko)
KR (1) KR100722772B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978753B2 (en) 2016-06-02 2018-05-22 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791339B1 (ko) * 2006-08-25 2008-01-03 삼성전자주식회사 평탄화 저항 패턴을 포함하는 복합칩 반도체 소자 및 그제조 방법
US20100102417A1 (en) * 2008-10-27 2010-04-29 Applied Materials, Inc. Vapor deposition method for ternary compounds
JP5410174B2 (ja) * 2009-07-01 2014-02-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理システム
KR101647384B1 (ko) * 2010-03-16 2016-08-24 삼성전자주식회사 반도체 소자
US20170117464A1 (en) * 2015-10-22 2017-04-27 Winbond Electronics Corp. Resistive random access memory device
KR102633069B1 (ko) * 2019-02-20 2024-02-05 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236708A (ja) * 1995-01-13 1996-09-13 Internatl Business Mach Corp <Ibm> 高融点金属上のアルミニウムからなる薄膜多層酸素拡散バリア
KR20020054896A (ko) * 2000-12-28 2002-07-08 윤종용 고유전 물질을 유전막으로 사용하는 반도체 메모리 소자의커패시터 및 그 제조방법
KR20030040530A (ko) * 2000-10-10 2003-05-22 에이에스엠 아메리카, 인코포레이티드 유전 접합막과 그 방법
KR20040059761A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 산소확산방지막을 구비한 캐패시터 및 그의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504430B1 (ko) 1998-12-30 2006-05-17 주식회사 하이닉스반도체 플러그를갖는커패시터의하부전극형성방법
JP2001085639A (ja) 1999-08-31 2001-03-30 Vanguard Internatl Semiconductor Corp 誘電体層の形成方法
KR100308131B1 (ko) * 1999-10-01 2001-11-02 김영환 반도체 소자의 커패시터 제조 방법
KR100363084B1 (ko) * 1999-10-19 2002-11-30 삼성전자 주식회사 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법
KR100772531B1 (ko) 2001-06-30 2007-11-01 주식회사 하이닉스반도체 캐패시터의 제조 방법
US7115518B2 (en) * 2001-10-02 2006-10-03 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film
KR101062812B1 (ko) 2002-12-30 2011-09-07 주식회사 하이닉스반도체 반도체 소자의 하프늄 산화막 캐패시터 형성방법
KR100505679B1 (ko) * 2003-03-19 2005-08-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR100818267B1 (ko) 2003-10-27 2008-03-31 삼성전자주식회사 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법
KR100732773B1 (ko) * 2006-06-29 2007-06-27 주식회사 하이닉스반도체 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236708A (ja) * 1995-01-13 1996-09-13 Internatl Business Mach Corp <Ibm> 高融点金属上のアルミニウムからなる薄膜多層酸素拡散バリア
KR20030040530A (ko) * 2000-10-10 2003-05-22 에이에스엠 아메리카, 인코포레이티드 유전 접합막과 그 방법
KR20020054896A (ko) * 2000-12-28 2002-07-08 윤종용 고유전 물질을 유전막으로 사용하는 반도체 메모리 소자의커패시터 및 그 제조방법
KR20040059761A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 산소확산방지막을 구비한 캐패시터 및 그의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978753B2 (en) 2016-06-02 2018-05-22 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US10297600B2 (en) 2016-06-02 2019-05-21 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US10636795B2 (en) 2016-06-02 2020-04-28 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US11177263B2 (en) 2016-06-02 2021-11-16 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US7514315B2 (en) 2009-04-07
US20090195962A1 (en) 2009-08-06
US20070257370A1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
KR100722772B1 (ko) 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법
US7153786B2 (en) Method of fabricating lanthanum oxide layer and method of fabricating MOSFET and capacitor using the same
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
KR20060036625A (ko) 커패시터 제조 방법
US20090126173A1 (en) Method of manufacturing a capacitor and memory device including the same
US20040152255A1 (en) Capacitor with electrodes made of ruthenium and method for patterning layers made of ruthenium or ruthenium(IV) oxide
KR100390849B1 (ko) 하프늄산화막을 구비하는 캐패시터의 제조 방법
JP2006060230A (ja) ３次元半導体キャパシタおよびその製造方法
JP2001291843A (ja) 半導体素子の製造法
US20060046378A1 (en) Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
JP2015231025A (ja) 半導体装置及びその製造方法
JP2014135311A (ja) 半導体装置
KR100763506B1 (ko) 커패시터 제조 방법
KR100406549B1 (ko) 지르코늄산화막을 구비하는 캐패시터의 제조 방법
KR100672935B1 (ko) 금속-절연막-금속 커패시터 및 그 제조방법
KR20060136191A (ko) 커패시터 제조 방법
US20130337625A1 (en) Method for manufacturing semiconductor device
KR100587088B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20060027747A (ko) 금속전극들을 갖는 커패시터 제조방법
KR100533981B1 (ko) 반도체 장치의 캐패시터 제조방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100615612B1 (ko) 금속 질화막을 하부전극으로 채택하는 엠아이엠 캐패시터제조 방법들
KR100557965B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100826638B1 (ko) 반도체 소자의 캐패시터 및 그 형성방법
KR100680463B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13