JPH08236708A - 高融点金属上のアルミニウムからなる薄膜多層酸素拡散バリア - Google Patents

高融点金属上のアルミニウムからなる薄膜多層酸素拡散バリア

Info

Publication number
JPH08236708A
JPH08236708A JP156596A JP156596A JPH08236708A JP H08236708 A JPH08236708 A JP H08236708A JP 156596 A JP156596 A JP 156596A JP 156596 A JP156596 A JP 156596A JP H08236708 A JPH08236708 A JP H08236708A
Authority
JP
Japan
Prior art keywords
refractory metal
layer
aluminum
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP156596A
Other languages
English (en)
Other versions
JP3306740B2 (ja
Inventor
Jr Cyril Cabral
シリル・カブラル・ジュニア
Evan G Colgan
エヴァン・ジョージ・コルガン
Grill Alfred
アルフレッド・グリル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08236708A publication Critical patent/JPH08236708A/ja
Application granted granted Critical
Publication of JP3306740B2 publication Critical patent/JP3306740B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

(57)【要約】 【課題】 高融点金属とその上のアルミニウムからなる
薄膜多層酸素拡散バリアを提供する。 【解決手段】 高融点金属層上のアルミニウムまたはア
ルミニウム化物からなる二層薄膜構造が、高誘電率材料
用のコンデンサ電極などの用途に使用される高融点金属
の電気的および機械的劣化を防ぐための、高温における
酸素透過に対する拡散バリアとして使用される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に、半導体基
層、半導体基層上に付着した高融点金属層、および高融
点金属層上に付着したアルミニウム層を有する半導体構
造、ならびにその製造方法に係り、より詳細には、シリ
コン基層、シリコン基層上に付着した高融点金属層、お
よび高融点金属層上に付着したアルミニウム層を有し、
後者２つの層が、アルミニウム表面上に酸化アルミニウ
ムの層を形成することにより、半導体基層を酸化から保
護する酸素に対して拡散バリアとして働く半導体構造、
ならびにその製造方法に係る。
【０００２】
【従来の技術】高融点金属、例えば、タンタルおよびチ
タニウムは電子技術の分野で拡散バリア、接着層または
Ｘ線リトグラフィ・マスクとして使用されている。残念
ながら、これらの材料はアニールの際に容易に酸化さ
れ、抵抗率および応力が上昇することにより信頼性の問
題が生じる。他の高融点金属、例えば、Ｎｂ、Ｖ、Ｚ
ｒ、Ｈｆ、Ｃｒ、ＭｏおよびＷも、ごく少量の酸素を含
む比較的低温のアニール雰囲気下で容易に酸化される。
アニール環境から酸素を完全に除去するには経費が掛か
り、また困難であり、いくつかの工程では実際に酸化雰
囲気を必要とする。高融点金属の格子間に侵入した少量
の酸素が圧縮応力を非常に上昇させることがあり得る。
例えば、酸素を１０％含むＴａ膜では、圧縮応力の４〜
５ＧＰａの上昇、および抵抗率の６３μΩ−ｃｍの上昇
が認められた。電子技術用途に使用する際、このような
抵抗率および応力の上昇は、不十分な接触抵抗、剥離、
クラッキングのような大きな信頼性の問題を起こす可能
性がある。
【０００３】他の研究者達は電子技術用途で拡散バリア
として高融点金属を使用してきた。すなわち、ホロウェ
イ（Ｈｏｌｌｏｗａｙ）ら（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．
７１（１１）、５４３３（１９９２））はＳｉとＣｕの
間のＴａ拡散バリアを使用した。グリル（Ｇｒｉｌｌ）
ら（Ｊ．Ｍａｔｅｒ．Ｒｅｓ．，７（１２），３２６０
（１９９２））は、高誘電率酸化物材料の製造で、高誘
電率材料とＳｉとの間にＴａ拡散バリア層を使用した。
後者では、高誘電率酸化物材料の製造に、酸素雰囲気で
の高温処理（６５０℃以上）が必要であるが、この処理
法によって一般に下部のＳｉが酸化され、その結果、余
分な直列低誘電性コンデンサができてしまう。
【０００４】他の拡散バリア材料、例えば、ＴｉＮ、Ｗ
ＮおよびＴａＮはＶＬＳＩ用途、例えば、下部シリコン
から導体を分離するためのコンタクト・ホールに使用さ
れている。しかし、これらの材料は、デバイスが受ける
可能性のある酸化アニール・サイクルに耐えられないた
め、好適な酸素拡散バリアではない。また、他の研究者
達は、下部シリコン層への酸素拡散およびその後の酸化
を防ぐために、単体金属、例えば、Ｐｔ、ＡｕおよびＲ
ｕを使用することを研究した。どの純粋金属も拡散およ
びその結果生じるＳｉＯ2形成を防止しないことが判明
した。その結果、シリコン基板への電気伝導経路の断絶
が起こった。
【０００５】ある種の半導体プロセスでは、高誘電率の
ペロブスカイト型化合物（例えば、ＰＺＴ（チタン酸ジ
ルコン酸鉛）、ＰＬＺＴ（チタン酸ジルコン酸鉛ランタ
ン）またはＢａxＳｒ1-xＴｉＯ3）を基板上に付着させ
た。これらの材料は、結晶化させるために、高温（＞６
５０℃）での酸素アニールが必要である。最高の誘電率
すなわち３８０ｖｓ約４０を有するペロブスカイト相に
結晶化させるためには、Ｐｔシード層も必要である。単
純な工程統合のために、下部電極としてＳｉを使用する
ことが望ましい。ペロブスカイト型化合物／Ｐｔ／Ｓｉ
構造の酸素アニール間に生じる問題は、Ｐｔ／Ｓｉの界
面にＳｉＯ2が形成され、実効誘電率が低下することで
ある。従って、Ｓｉ層への酸素の拡散を防ぐため、また
Ｐｔ層へのＳｉの拡散を防ぐために、拡散バリア層が必
要である。
【０００６】
【本発明が解決しようとする課題】従って、本発明の目
的は、従来技術の拡散バリアの欠点を持たない、半導体
デバイスに使用するための拡散バリアを提供することで
ある。
【０００７】本発明の別の目的は、簡単な製造工程で製
造できる拡散バリアを提供することである。
【０００８】本発明の別の目的は、半導体処理工程で遭
遇する高い処理温度に耐えられる拡散バリアを提供する
ことである。
【０００９】本発明の別の目的は、高誘電率を有する酸
化物層を含むデバイス用の酸素拡散バリアを提供するこ
とである。
【００１０】本発明の別の目的は、高融点金属がその後
のアニール・ステップで酸化されない（導電性を維持す
る）ような、多層アルミニウム／高融点金属材料の酸素
拡散バリアを提供することである。
【００１１】本発明の別の目的は、高融点金属の多層薄
膜が大気に露出されたときに、アルミニウム表面上にＡ
ｌ2Ｏ3の薄層が形成されるような、アルミニウム／高融
点金属の多層薄膜である酸素拡散バリアを提供すること
である。
【００１２】
【課題を解決するための手段】本発明は、高温での酸素
の浸透に対する拡散バリアとして使用でき、高融点金属
の電気的および機械的劣化を防ぐ、高融点金属層上のア
ルミニウムからなる二層薄膜構造を提供する。
【００１３】好適な実施形態では、本発明は、高温アニ
ール（６５０℃以上）に耐え、酸素拡散を防ぐことがで
きる拡散バリアとして、高融点金属層上の薄いアルミニ
ウム層を使用する。拡散バリアの層構造はＡｌ2Ｏ3／高
融点金属アルミニウム化物／高融点金属ケイ化物／Ｓｉ
である。高融点金属、例えば、Ｔａ、Ｔｉ、Ｎｂ、Ｖ、
Ｚｒ、Ｈｆ、Ｃｒ、ＭｏまたはＷ上のアルミニウムの薄
膜、特にタンタル上のアルミニウムを使用すると、アニ
ールの際に反応して、高温アニール中の酸素浸透に対す
る有効な拡散バリアを形成する。付着した二層が大気に
露出されると直ちに、アルミニウム表面に５ｎｍ未満の
Ａｌ2Ｏ3の薄層が形成される。アニール中、過剰な金属
Ａｌは４００℃を超える温度でＴａと反応して、高融点
（１０００℃以上）の金属間化合物を形成する。純粋な
アルミニウムは６６０℃で融解するので、これは望まし
い。従って、アニール後の最終的な拡散バリア構造は、
拡散バリアがＳｉと接触している場合、ＴａまたはＴａ
Ｓｉ2上のＡｌ3Ｔａ上のＡｌ2Ｏ3からなる。この最終的
な層構造は６５０℃を超える高温での酸化アニールに耐
え得る。
【００１４】
【発明の実施の形態】本発明によると、６５０℃を超え
る高いアニール温度に耐え、酸化拡散を防ぐために、Ａ
ｌ2Ｏ3／アルミニウム化物／高融点金属ケイ化物／Ｓｉ
の構造で高融点金属拡散バリア上に付着したアルミニウ
ム薄層を使用する。
【００１５】アルミニウムの薄膜は、種々の高融点金
属、例えば、Ｔａ、Ｔｉ、Ｎｂ、Ｖ、Ｚｒ、Ｈｆ、Ｃ
ｒ、ＭｏまたはＷ上に使用できる。好適な実施形態で
は、反応するとアルミニウム化物を形成する、タンタル
膜上に付着したアルミニウム膜を、高温アニール工程中
の酸素透過に対する拡散バリア層として使用できる。
【００１６】最初に、図１を参照する。図１は、基板１
４に付着した高融点金属層１２の従来技術の拡散バリア
層を示している。図２は、アルミニウム膜１６が高融点
金属層１８上に付着され、高融点金属層１８が基板２０
上に付着されている、本発明の酸素拡散バリアの配置を
示す。図２に示す付着したアルミニウム膜１６が大気に
露出されると直ちに、表面上にＡｌ2Ｏ3の薄層２２が形
成される。これを図３に示す。高温アニール中に、過剰
な金属Ａｌは４００℃を超える高温でＴａと反応して、
高融点（１０００℃以上）の金属間化合物を形成する。
これは図３で層２４として示す。図３は、ＳｉＯ2また
はＳｉ3Ｎ4基板を使用したＸ線リトグラフィ・マスク用
途の好適な実施形態を示す。従って、コンデンサ構造の
ように拡散バリアがＳｉと接触している場合、アニール
後の最終的な拡散バリア構造は、ＴａまたはＴａＳｉ2
すなわち図４の層２６と、その上のＡｌ2Ｏ3またはＡｌ
3Ｔａすなわち図３の層２４からなる。この最終構造物
は６５０℃を超える高温の酸化アニールに耐えることが
できる。
【００１７】
【実施例１】酸素拡散バリアとして使用するため高融点
金属薄膜上にアルミニウムがある二層構造の評価を行う
ために、まず物理的蒸着手法を使用して、５０ｎｍのＴ
ａ上に１５ｎｍのアルミニウム膜を付着する。試料を６
５０℃の酸化炉で３０分間およびＦｌｅｘｕｓ Ｆ２４
００薄膜応力プロファイラ・システムでアニールした。
【００１８】Ｓｉ上に付着したままのＡｌ／Ｔａ膜およ
びＳｉ上のアニールしたＡｌ／Ｔａ膜のＸ線回折の結果
を図５および図６に示す。使用したアニール条件はＯ2
中、６５０℃で３０分間である。付着したままのＡｌ／
Ｔａ／Ｓｉ膜のＸ線回折プロットはＡｌ、ＴａおよびＳ
ｉ基板のピークを示す。アニール後の試料（Ａｌ2Ｏ3／
Ａｌ3Ｔａ／ＴａＳｉ2／Ｓｉ）のプロットは、Ａｌ
2Ｏ3、ＴａおよびＴａＳｉ2のピークを示す。ピークの
位置に印がしてある。アニール後の試料に存在しないＴ
ａ2Ｏ3の位置も、Ｔａ2Ｏ3が形成されないことを示すた
め印をつけてある。
【００１９】ＳｉＯ2基板上の純粋なＴａ膜または同じ
ＳｉＯ2基板上のＡｌ／Ｔａ膜について、応力を温度の
関数としてプロットしたグラフを図７および図８に示
す。ＳｉＯ2基板上の純粋なＴａ膜の場合、酸素が取り
込まれるために、熱サイクルに従って応力が連続的に変
化する。熱サイクルはＨｅ／Ｏ2中で、１０℃／分で４
００℃までの昇温を７回繰り返した。一方、ＳｉＯ2基
板上に付着したＡｌ／Ｔａ膜では、Ａｌ3Ｔａ相の形成
が終了した２回目の熱サイクル後も応力は一定である。
従って、図５および図６と図７および図８に示すＸ線回
折曲線および応力分析曲線は、高温での酸素透過に対す
る拡散バリアとしてのＡｌ／Ｔａ二層の有効性を明確に
証明している。
【００２０】図９および図１０は、付着したままのＳｉ
膜上の５０ｎｍのＴａ上の１５ｎｍのＡｌの膜、および
酸素中、７００℃で１分間（ＲＴＯすなわち急速熱酸化
アニールで）アニールした同じ膜について、オージェ分
析高をスパッタリング時間（分）に対してプロットした
グラフを示す。オージェ分析中、Ａｌ、Ｔａ、Ｓｉ、Ｏ
2およびＣｌをモニタした。Ｃｌは表面上の汚染を測定
するためにモニタした。図９は、膜を大気に露出した時
に形成される薄いＡｌ2Ｏ3表面層を有する、Ｓｉ上の５
０ｎｍのＴａ上の約１５ｎｍのＡｌの付着したままの試
料の構造を検証するデータを示す。本発明に使用した膜
は他のすべての膜と同様に、基底圧力１〜２×１０7Ｔ
ｏｒｒで、Ａｉｒｃｏ ＦＣ３２００電子ビーム蒸着シ
ステムで付着した。Ａｌは４Å／秒、Ｔａは２．５Å／
秒で付着した。
【００２１】図１０に示すグラフは、７００℃で１分
間、ＲＴＯアニールを実施した後、構造物が、付着した
ままのより厚い上部Ａｌ2Ｏ3層、その下のＡｌ3Ｔａ
（Ｏ）層、その下のＴａ層、およびＳｉ基板と接触する
ＴａＳｉ2層からなることを示している。Ｔａ層は酸化
の証拠を示さないことが観察され、この構造物が７００
℃、１分間での酸素透過に対して拡散バリアであること
を示している。この条件は最も高い誘電率を有する相に
ＰＬＴ（高誘電材料）を結晶化させるために必要な温度
と時間である。オージェ分析の結果は、本発明の種々の
試料について実施したＸ線回折および温度の関数として
の応力の分析と一致する。
【００２２】図１１は、ＲＴＯアニール後のＡｌ／高融
点金属酸素拡散バリアを取り込んだ最終的なコンデンサ
構造を示す。高融点金属がタンタルであり、高誘電性材
料がＰＬＴである具体的な例では、上部金属接点（すな
わちＡｌ）と白金の間の誘電率の測定値は３８０±１０
％であり、上部金属接点と下部金属接点との間で測定し
た誘電率も３８０±１０％であった。このことは、一連
の静電容量作用により誘電率の低下を起こすはずであ
る、酸化中の電極構造内での連続した絶縁性酸化物層の
形成はないことを明らかに示している。
【００２３】本発明は、アニール中に酸化されて材料の
分解を起こす可能性のある、高融点金属の使用を必要と
する、どんなＶＬＳＩ電子部品用途にも使用できる。特
に、高誘電性材料形成用の、拡散バリア、接着層、Ｘ線
リトグラフィ・マスク、金属ゲート・ライン、金属接点
および電極材料として使用できる。
【００２４】本発明を例示的に説明してきたが、この説
明は限定するためのものではなく、説明のためのもので
あることを理解されたい。
【００２５】さらに、本発明を好適な実施形態に関して
説明してきたが、当業者ならこれらの教示を他の本発明
の可能な変形例に容易に適用できることを理解された
い。
【００２６】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００２７】（１）高温アニール中に酸化から高融点金
属を保護する方法であって、高融点金属膜を付着するス
テップと、前記高融点金属膜上にアルミニウム膜を付着
するステップと、前記高融点金属と接触する高融点金属
アルミニウム化物上にＡｌ2Ｏ3の最上層が形成されるよ
うに前記高融点金属膜と前記アルミニウム膜の層をアニ
ールするステップとを含む方法。 （２）前記高融点金属はＴａ、Ｔｉ、Ｎｂ、Ｖ、Ｚｒ、
Ｈｆ、Ｃｒ、ＭｏおよびＷからなる群から選択されるこ
とを特徴とする、上記（１）に記載の方法。 （３）前記高融点金属膜を基板上に付着することを特徴
とする、上記（１）に記載の方法。 （４）前記基板がＳｉＯ2またはＳｉ3Ｎ4であることを
特徴とする、上記（３）に記載の方法。 （５）アニール後の最終構造物が、高融点金属ケイ化物
とその上の高融点金属アルミニウム化物とその上のＡｌ
2Ｏ3からなるように、前記高融点金属膜を単結晶シリコ
ン、多結晶シリコン、非晶質シリコン、ヒ化ガリウムま
たは他の半導体基板の上に付着することを特徴とする、
上記（１）に記載の方法。 （６）前記高融点金属膜および前記アルミニウム膜を物
理的蒸着法、化学的気相付着法または電気メッキ法で付
着することを特徴とする、上記（１）に記載の方法。 （７）高融点金属膜／アルミニウム膜の二層をＨｅ、Ａ
ｒ、Ｎ2、ＦＧまたはＯ2中、２５０℃を超える温度でア
ニールすることを特徴とする、上記（１）に記載の方
法。 （８）前記高融点金属膜／前記アルミニウム膜の二層を
Ｓｉと高誘電率材料との間に付着することを特徴とす
る、上記（５）に記載の方法。 （９）Ｓｉ基板上の前記高誘電率材料および前記二層の
バリアを酸素中、４００℃〜８００℃の温度でアニール
することを特徴とする、上記（８）に記載の方法。 （１０）自己位置合せ式プロセスを使用してゲート・ラ
インまたは金属点を形成する方法であって、パターン化
した高融点金属のラインまたは接触経路上にＡｌの膜を
全面付着するステップと、前記高融点金属に接触する前
記Ａｌがアルミニウム化物を形成するように、約４００
℃を超える温度でアニールするステップと、前記高融点
金属が存在しない領域で未反応の前記Ａｌを選択的にエ
ッチングするステップとを含むことを特徴とする、上記
（５）に記載の方法。 （１１）前記高融点金属膜／アルミニウム膜の二層をＳ
ｉとＣｕとの間の拡散バリアとして使用することを特徴
とする、上記（５）に記載の方法。 （１２）前記高融点金属膜／アルミニウム膜の二層をＸ
線リトグラフィ・マスクとして使用することを特徴とす
る、上記（１）に記載の方法。 （１３）半導体デバイス中の酸素拡散を防ぐ方法であっ
て、基板を提供するステップと、前記基板上に高融点金
属膜を付着するステップと、前記高融点金属膜を覆って
アルミニウム膜を付着するステップと、前記高融点金属
膜を通る酸素拡散を防ぐために、前記アルミニウム膜の
上面にＡｌ2Ｏ3の層が形成されるように、前記高融点金
属膜と前記アルミニウム膜の層をアニールするステップ
とを含む方法。 （１４）前記高融点金属はＴａ、Ｔｉ、Ｎｂ、Ｖ、Ｚ
ｒ、Ｈｆ、Ｃｒ、ＭｏおよびＷからなる群から選択され
ることを特徴とする、上記（１３）に記載の方法。 （１５）前記基板が半導体材料でできていることを特徴
とする、上記（１３）に記載の方法。 （１６）アニール後の最終構造物が、高融点金属ケイ化
物とその上の高融点金属アルミニウム化物とその上のＡ
ｌ2Ｏ3からなるように、前記高融点金属を単結晶シリコ
ン、多結晶シリコンまたは非晶質シリコンの上に付着す
ることを特徴とする、上記（１３）に記載の方法。 （１７）前記高融点金属と前記アルミニウムを物理的蒸
着法、化学的気相付着法および電気メッキ法からなる群
から選択した技法で付着することを特徴とする、上記
（１３）に記載の方法。 （１８）前記高融点金属／アルミニウムの二層をＨｅ、
Ａｒ、Ｎ2、ＦＧまたはＯ2中、２５０℃を超える温度で
アニールすることを特徴とする、上記（１３）に記載の
方法。 （１９）前記高融点金属／アルミニウム二層をＳｉと高
誘電率材料との間に付着することを特徴とする、上記
（１３）に記載の方法。 （２０）前記高誘電率材料が、ＰＺＴ、ＰＬＺＴおよび
ＢａxＳｒ1-xＴｉＯ3からなる群から選択したペロブス
カイト型化合物であることを特徴とする、上記（１９）
に記載の方法。 （２１）Ｓｉ基板上の高誘電率材料および前記二層のバ
リアを酸素中、４００℃〜８００℃の温度でアニールす
ることを特徴とする、上記（１３）に記載の方法。 （２２）前記高融点金属／アルミニウムの二層をＳｉと
Ｃｕとの間の拡散バリア層として使用することを特徴と
する、上記（１６）に記載の方法。 （２３）導電性基板と、前記基板上の高融点金属層と、
前記高融点金属層上のアルミニウム化物層と、前記アル
ミニウム化物層上の酸化アルミニウム層と、金属接触シ
ード層と、高誘電率材料層と、上部電極層とを備えるコ
ンデンサ。 （２４）前記導電性基板が半導体であることを特徴とす
る、上記（２３）に記載のコンデンサ。 （２５）前記高融点金属はＴａ、Ｔｉ、Ｎｂ、Ｖ、Ｚ
ｒ、Ｈｆ、Ｃｒ、ＭｏおよびＷからなる群から選択され
ることを特徴とする、上記（２３）に記載のコンデン
サ。 （２６）その上に前記高誘電率層を付着させるためのＰ
ｔ、Ｐｄ、Ｉｒ、Ａｕからなる群から選択される金属シ
ード層をさらに含むことを特徴とする、上記（２３）に
記載のコンデンサ。 （２７）前記高融点金属および前記アルミニウム化物層
の代わりに、前記基板層上の高融点金属ケイ化物層およ
び前記高融点金属ケイ化物層上のアルミニウム化物層を
さらに含むことを特徴とする、上記（２３）に記載のコ
ンデンサ。 （２８）前記半導体基板が、単結晶シリコン、多結晶シ
リコンおよび非晶質シリコンからなる群から選択した材
料でできていることを特徴とする、上記（２４）に記載
のコンデンサ。 （２９）アニール後の最終構造物として、高融点金属ケ
イ化物または高融点金属層とその上の高融点金属アルミ
ニウム化物とその上のＡｌ2Ｏ3からなるものが得られる
ことを特徴とする、上記（２３）に記載のコンデンサ。 （３０）前記高融点金属層および前記アルミニウム層を
物理的蒸着法、化学的気相付着法または電気メッキ法か
らなる群から選択した技法で付着することを特徴とす
る、上記（２３）に記載のコンデンサ。 （３１）前記高融点金属／アルミニウムの二層をＨｅ、
Ａｒ、Ｎ2、ＦＧまたはＯ2中、２５０℃を超える温度で
アニールすることを特徴とする、上記（２３）に記載の
コンデンサ。 （３２）前記高融点金属／アルミニウム二層をＳｉと高
誘電点材料の間に付着することを特徴とする、上記（２
３）に記載のコンデンサ。 （３３）前記高誘電率材料が、ＰＺＴ、ＰＬＺＴおよび
ＢａxＳｒ1-xＴｉＯ3からなる群から選択したペロブス
カイト型化合物であることを特徴とする、上記（３２）
に記載のコンデンサ。 （３４）Ｓｉ基板上の前記高誘電材料および前記二層の
バリアを酸素中、４００℃〜８００℃の温度でアニール
することを特徴とする、上記（３２）に記載のコンデン
サ。 （３５）導電性基板と、前記基板上の高融点金属層と、
前記高融点金属層上のアルミニウム化物層と、前記アル
ミニウム化物層上の酸化アルミニウム層とを備える多層
拡散バリア。 （３６）前記導電性基板が半導体であることを特徴とす
る、上記（３５）に記載の多層拡散バリア。 （３７）前記高融点金属はＴａ、Ｔｉ、Ｎｂ、Ｖ、Ｚ
ｒ、Ｈｆ、Ｃｒ、ＭｏおよびＷからなる群から選択した
ものであることを特徴とする、上記（３５）に記載の多
層拡散バリア。 （３８）前記高融点金属および前記アルミニウム化物層
の代わりに、前記基板層上の高融点金属ケイ化物層およ
び前記高融点金属ケイ化物上のアルミニウム化物層をさ
らに含むことを特徴とする、上記（３５）に記載の多層
拡散バリア。 （３９）前記半導体基板が単結晶シリコン、多結晶シリ
コンおよび非晶質シリコンからなる群から選択した材料
でできていることを特徴とする、上記（３６）に記載の
多層拡散バリア。 （４０）アニール後の最終構造物として、高融点金属ケ
イ化物または高融点金属層上の高融点金属アルミニウム
化物上のＡｌ2Ｏ3からなるものが得られることを特徴と
する、上記（３５）に記載の多層拡散バリア。 （４１）前記高融点金属層および前記アルミニウム層を
物理的蒸着法、化学的気相付着法または電気メッキ法か
らなる群から選択した技法で付着することを特徴とす
る、上記（３５）に記載の多層拡散バリア。 （４２）前記高融点金属／アルミニウムの二層をＨｅ、
Ａｒ、Ｎ2、ＦＧまたはＯ2中、約２５０℃を超える温度
でアニールすることを特徴とする、上記（３５）に記載
の多層拡散バリア。 （４３）Ｓｉ基板上に付着した前記多層拡散バリア層を
酸素中、４００℃〜８００℃の温度でアニールすること
を特徴とする、上記（３５）に記載の多層拡散バリア。
【図面の簡単な説明】
【図１】従来技術の層構造の拡大断面図である。
【図２】本発明の層構造の拡大断面図である。
【図３】本発明の層構造の拡大断面図である。
【図４】本発明の層構造の拡大断面図である。
【図５】Ｓｉ上の付着したままのＡｌ／ＴａのＸ線回折
トレースを示すグラフである。
【図６】Ｓｉ上のアニール後のＡｌ／ＴａのＸ線回折ト
レースを示すグラフである。
【図７】ＳｉＯ2基板上の純粋なＴａ膜について、応力
を温度の関数としてプロットしたグラフである。
【図８】同じＳｉＯ2基板上のＡｌ／Ｔａ膜について、
応力を温度の関数としてプロットしたグラフである。
【図９】Ｓｉ膜上の付着したままのＡｌ／Ｔａについ
て、オージェ分析ピーク高をスパッタリング時間に対し
てプロットしたグラフである。
【図１０】酸素中、７００℃で１分間アニールした後の
Ｓｉ膜上のＡｌ／Ｔａについて、オージェ分析ピーク高
をスパッタリング時間に対してプロットしたグラフであ
る。
【図１１】ＲＴＯアニール後のＡｌ／高融点金属酸素拡
散バリアを使用する最終コンデンサ構造の拡大断面図で
ある。
【符号の説明】
１２ 高融点金属層 １４ 基板 １６ アルミニウム膜 １８ 高融点金属層 ２０ 基板 ２２ Ａｌ2Ｏ3薄層 ２４ アルミニウム化物層 ２６ 高融点金属ケイ化物層
フロントページの続き (72)発明者 エヴァン・ジョージ・コルガン アメリカ合衆国10901 ニューヨーク州サ ファーンドックスベリー・レーン 138 (72)発明者 アルフレッド・グリル アメリカ合衆国10605 ニューヨーク州ホ ワイト・プレーンズ オーバールック・ロ ード 85

Claims (43)

    【特許請求の範囲】
  1. 【請求項１】高温アニール中に酸化から高融点金属を保
    護する方法であって、 高融点金属膜を付着するステップと、 前記高融点金属膜上にアルミニウム膜を付着するステッ
    プと、 前記高融点金属と接触する高融点金属アルミニウム化物
    上にＡｌ2Ｏ3の最上層が形成されるように前記高融点金
    属膜と前記アルミニウム膜の層をアニールするステップ
    とを含む方法。
  2. 【請求項２】前記高融点金属はＴａ、Ｔｉ、Ｎｂ、Ｖ、
    Ｚｒ、Ｈｆ、Ｃｒ、ＭｏおよびＷからなる群から選択さ
    れることを特徴とする、請求項１に記載の方法。
  3. 【請求項３】前記高融点金属膜を基板上に付着すること
    を特徴とする、請求項１に記載の方法。
  4. 【請求項４】前記基板がＳｉＯ2またはＳｉ3Ｎ4である
    ことを特徴とする、請求項３に記載の方法。
  5. 【請求項５】アニール後の最終構造物が、高融点金属ケ
    イ化物とその上の高融点金属アルミニウム化物とその上
    のＡｌ2Ｏ3からなるように、前記高融点金属膜を単結晶
    シリコン、多結晶シリコン、非晶質シリコン、ヒ化ガリ
    ウムまたは他の半導体基板の上に付着することを特徴と
    する、請求項１に記載の方法。
  6. 【請求項６】前記高融点金属膜および前記アルミニウム
    膜を物理的蒸着法、化学的気相付着法または電気メッキ
    法で付着することを特徴とする、請求項１に記載の方
    法。
  7. 【請求項７】高融点金属膜／アルミニウム膜の二層をＨ
    ｅ、Ａｒ、Ｎ2、ＦＧまたはＯ2中、２５０℃を超える温
    度でアニールすることを特徴とする、請求項１に記載の
    方法。
  8. 【請求項８】前記高融点金属膜／前記アルミニウム膜の
    二層をＳｉと高誘電率材料との間に付着することを特徴
    とする、請求項５に記載の方法。
  9. 【請求項９】Ｓｉ基板上の前記高誘電率材料および前記
    二層のバリアを酸素中、４００℃〜８００℃の温度でア
    ニールすることを特徴とする、請求項８に記載の方法。
  10. 【請求項１０】自己位置合せ式プロセスを使用してゲー
    ト・ラインまたは金属点を形成する方法であって、 パターン化した高融点金属のラインまたは接触経路上に
    Ａｌの膜を全面付着するステップと、 前記高融点金属に接触する前記Ａｌがアルミニウム化物
    を形成するように、約４００℃を超える温度でアニール
    するステップと、 前記高融点金属が存在しない領域で未反応の前記Ａｌを
    選択的にエッチングするステップとを含むことを特徴と
    する、請求項５に記載の方法。
  11. 【請求項１１】前記高融点金属膜／アルミニウム膜の二
    層をＳｉとＣｕとの間の拡散バリアとして使用すること
    を特徴とする、請求項５に記載の方法。
  12. 【請求項１２】前記高融点金属膜／アルミニウム膜の二
    層をＸ線リトグラフィ・マスクとして使用することを特
    徴とする、請求項１に記載の方法。
  13. 【請求項１３】半導体デバイス中の酸素拡散を防ぐ方法
    であって、 基板を提供するステップと、 前記基板上に高融点金属膜を付着するステップと、 前記高融点金属膜を覆ってアルミニウム膜を付着するス
    テップと、 前記高融点金属膜を通る酸素拡散を防ぐために、前記ア
    ルミニウム膜の上面にＡｌ2Ｏ3の層が形成されるよう
    に、前記高融点金属膜と前記アルミニウム膜の層をアニ
    ールするステップとを含む方法。
  14. 【請求項１４】前記高融点金属はＴａ、Ｔｉ、Ｎｂ、
    Ｖ、Ｚｒ、Ｈｆ、Ｃｒ、ＭｏおよびＷからなる群から選
    択されることを特徴とする、請求項１３に記載の方法。
  15. 【請求項１５】前記基板が半導体材料でできていること
    を特徴とする、請求項１３に記載の方法。
  16. 【請求項１６】アニール後の最終構造物が、高融点金属
    ケイ化物とその上の高融点金属アルミニウム化物とその
    上のＡｌ2Ｏ3からなるように、前記高融点金属を単結晶
    シリコン、多結晶シリコンまたは非晶質シリコンの上に
    付着することを特徴とする、請求項１３に記載の方法。
  17. 【請求項１７】前記高融点金属と前記アルミニウムを物
    理的蒸着法、化学的気相付着法および電気メッキ法から
    なる群から選択した技法で付着することを特徴とする、
    請求項１３に記載の方法。
  18. 【請求項１８】前記高融点金属／アルミニウムの二層を
    Ｈｅ、Ａｒ、Ｎ2、ＦＧまたはＯ2中、２５０℃を超える
    温度でアニールすることを特徴とする、請求項１３に記
    載の方法。
  19. 【請求項１９】前記高融点金属／アルミニウム二層をＳ
    ｉと高誘電率材料との間に付着することを特徴とする、
    請求項１３に記載の方法。
  20. 【請求項２０】前記高誘電率材料が、ＰＺＴ、ＰＬＺＴ
    およびＢａxＳｒ1-xＴｉＯ3からなる群から選択したペ
    ロブスカイト型化合物であることを特徴とする、請求項
    １９に記載の方法。
  21. 【請求項２１】Ｓｉ基板上の高誘電率材料および前記二
    層のバリアを酸素中、４００℃〜８００℃の温度でアニ
    ールすることを特徴とする、請求項１３に記載の方法。
  22. 【請求項２２】前記高融点金属／アルミニウムの二層を
    ＳｉとＣｕとの間の拡散バリア層として使用することを
    特徴とする、請求項１６に記載の方法。
  23. 【請求項２３】導電性基板と、 前記基板上の高融点金属層と、 前記高融点金属層上のアルミニウム化物層と、 前記アルミニウム化物層上の酸化アルミニウム層と、 金属接触シード層と、 高誘電率材料層と、 上部電極層とを備えるコンデンサ。
  24. 【請求項２４】前記導電性基板が半導体であることを特
    徴とする、請求項２３に記載のコンデンサ。
  25. 【請求項２５】前記高融点金属はＴａ、Ｔｉ、Ｎｂ、
    Ｖ、Ｚｒ、Ｈｆ、Ｃｒ、ＭｏおよびＷからなる群から選
    択されることを特徴とする、請求項２３に記載のコンデ
    ンサ。
  26. 【請求項２６】その上に前記高誘電率層を付着させるた
    めのＰｔ、Ｐｄ、Ｉｒ、Ａｕからなる群から選択される
    金属シード層をさらに含むことを特徴とする、請求項２
    ３に記載のコンデンサ。
  27. 【請求項２７】前記高融点金属および前記アルミニウム
    化物層の代わりに、前記基板層上の高融点金属ケイ化物
    層および前記高融点金属ケイ化物層上のアルミニウム化
    物層をさらに含むことを特徴とする、請求項２３に記載
    のコンデンサ。
  28. 【請求項２８】前記半導体基板が、単結晶シリコン、多
    結晶シリコンおよび非晶質シリコンからなる群から選択
    した材料でできていることを特徴とする、請求項２４に
    記載のコンデンサ。
  29. 【請求項２９】アニール後の最終構造物として、高融点
    金属ケイ化物または高融点金属層とその上の高融点金属
    アルミニウム化物とその上のＡｌ2Ｏ3からなるものが得
    られることを特徴とする、請求項２３に記載のコンデン
    サ。
  30. 【請求項３０】前記高融点金属層および前記アルミニウ
    ム層を物理的蒸着法、化学的気相付着法または電気メッ
    キ法からなる群から選択した技法で付着することを特徴
    とする、請求項２３に記載のコンデンサ。
  31. 【請求項３１】前記高融点金属／アルミニウムの二層を
    Ｈｅ、Ａｒ、Ｎ2、ＦＧまたはＯ2中、２５０℃を超える
    温度でアニールすることを特徴とする、請求項２３に記
    載のコンデンサ。
  32. 【請求項３２】前記高融点金属／アルミニウム二層をＳ
    ｉと高誘電点材料の間に付着することを特徴とする、請
    求項２３に記載のコンデンサ。
  33. 【請求項３３】前記高誘電率材料が、ＰＺＴ、ＰＬＺＴ
    およびＢａxＳｒ1-xＴｉＯ3からなる群から選択したペ
    ロブスカイト型化合物であることを特徴とする、請求項
    ３２に記載のコンデンサ。
  34. 【請求項３４】Ｓｉ基板上の前記高誘電材料および前記
    二層のバリアを酸素中、４００℃〜８００℃の温度でア
    ニールすることを特徴とする、請求項３２に記載のコン
    デンサ。
  35. 【請求項３５】導電性基板と、 前記基板上の高融点金属層と、 前記高融点金属層上のアルミニウム化物層と、 前記アルミニウム化物層上の酸化アルミニウム層とを備
    える多層拡散バリア。
  36. 【請求項３６】前記導電性基板が半導体であることを特
    徴とする、請求項３５に記載の多層拡散バリア。
  37. 【請求項３７】前記高融点金属はＴａ、Ｔｉ、Ｎｂ、
    Ｖ、Ｚｒ、Ｈｆ、Ｃｒ、ＭｏおよびＷからなる群から選
    択したものであることを特徴とする、請求項３５に記載
    の多層拡散バリア。
  38. 【請求項３８】前記高融点金属および前記アルミニウム
    化物層の代わりに、前記基板層上の高融点金属ケイ化物
    層および前記高融点金属ケイ化物上のアルミニウム化物
    層をさらに含むことを特徴とする、請求項３５に記載の
    多層拡散バリア。
  39. 【請求項３９】前記半導体基板が単結晶シリコン、多結
    晶シリコンおよび非晶質シリコンからなる群から選択し
    た材料でできていることを特徴とする、請求項３６に記
    載の多層拡散バリア。
  40. 【請求項４０】アニール後の最終構造物として、高融点
    金属ケイ化物または高融点金属層上の高融点金属アルミ
    ニウム化物上のＡｌ2Ｏ3からなるものが得られることを
    特徴とする、請求項３５に記載の多層拡散バリア。
  41. 【請求項４１】前記高融点金属層および前記アルミニウ
    ム層を物理的蒸着法、化学的気相付着法または電気メッ
    キ法からなる群から選択した技法で付着することを特徴
    とする、請求項３５に記載の多層拡散バリア。
  42. 【請求項４２】前記高融点金属／アルミニウムの二層を
    Ｈｅ、Ａｒ、Ｎ2、ＦＧまたはＯ2中、約２５０℃を超え
    る温度でアニールすることを特徴とする、請求項３５に
    記載の多層拡散バリア。
  43. 【請求項４３】Ｓｉ基板上に付着した前記多層拡散バリ
    ア層を酸素中、４００℃〜８００℃の温度でアニールす
    ることを特徴とする、請求項３５に記載の多層拡散バリ
    ア。
JP156596A 1995-01-13 1996-01-09 高融点金属上のアルミニウムからなる薄膜多層酸素拡散バリア Expired - Fee Related JP3306740B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US372633 1995-01-13
US08/372,633 US5625233A (en) 1995-01-13 1995-01-13 Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide

Publications (2)

Publication Number Publication Date
JPH08236708A true JPH08236708A (ja) 1996-09-13
JP3306740B2 JP3306740B2 (ja) 2002-07-24

Family

ID=23469011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP156596A Expired - Fee Related JP3306740B2 (ja) 1995-01-13 1996-01-09 高融点金属上のアルミニウムからなる薄膜多層酸素拡散バリア

Country Status (5)

Country Link
US (2) US5625233A (ja)
EP (1) EP0725428A3 (ja)
JP (1) JP3306740B2 (ja)
KR (1) KR100204082B1 (ja)
TW (1) TW359861B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722772B1 (ko) * 2006-05-03 2007-05-30 삼성전자주식회사 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US6204111B1 (en) 1994-12-28 2001-03-20 Matsushita Electronics Corporation Fabrication method of capacitor for integrated circuit
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6660610B2 (en) * 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
US6752584B2 (en) * 1996-07-15 2004-06-22 Semitool, Inc. Transfer devices for handling microelectronic workpieces within an environment of a processing machine and methods of manufacturing and using such devices in the processing of microelectronic workpieces
US6921467B2 (en) * 1996-07-15 2005-07-26 Semitool, Inc. Processing tools, components of processing tools, and method of making and using same for electrochemical processing of microelectronic workpieces
US5891317A (en) * 1997-02-04 1999-04-06 Avon Products, Inc. Electroformed hollow jewelry
WO1998057380A1 (en) * 1997-06-09 1998-12-17 Bell Communications Research, Inc. Annealing of a crystalline perovskite ferroelectric cell and cells exhibiting improved barrier properties
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JP3165093B2 (ja) * 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
US6565729B2 (en) 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
US6197181B1 (en) 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
TW593731B (en) 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
EP1091024A4 (en) 1998-04-30 2006-03-22 Ebara Corp METHOD AND DEVICE FOR COATING SUBSTRATES
US6509601B1 (en) 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100335399B1 (ko) * 1998-10-29 2002-07-18 박종섭 강유전체램 소자의 제조방법
WO2000040779A1 (en) 1998-12-31 2000-07-13 Semitool, Inc. Method, chemistry, and apparatus for high deposition rate solder electroplating on a microelectronic workpiece
KR100310824B1 (ko) * 1999-01-29 2001-10-17 김영환 반도체장치의 캐패시터 및 그 제조방법
US6387748B1 (en) 1999-02-16 2002-05-14 Micron Technology, Inc. Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
US6916412B2 (en) * 1999-04-13 2005-07-12 Semitool, Inc. Adaptable electrochemical processing chamber
TW527444B (en) 1999-04-13 2003-04-11 Semitool Inc System for electrochemically processing a workpiece
US6465828B2 (en) 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6475911B1 (en) * 2000-08-16 2002-11-05 Micron Technology, Inc. Method of forming noble metal pattern
US7217615B1 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US6420230B1 (en) * 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US6518198B1 (en) * 2000-08-31 2003-02-11 Micron Technology, Inc. Electroless deposition of doped noble metals and noble metal alloys
US7112503B1 (en) * 2000-08-31 2006-09-26 Micron Technology, Inc. Enhanced surface area capacitor fabrication methods
KR100387262B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
US6613641B1 (en) * 2001-01-17 2003-09-02 International Business Machines Corporation Production of metal insulator metal (MIM) structures using anodizing process
JP2003051582A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体装置およびその製造方法
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6495422B1 (en) 2001-11-09 2002-12-17 Taiwan Semiconductor Manfacturing Company Methods of forming high-k gate dielectrics and I/O gate oxides for advanced logic application
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
KR100448852B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US7589029B2 (en) 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6893505B2 (en) * 2002-05-08 2005-05-17 Semitool, Inc. Apparatus and method for regulating fluid flows, such as flows of electrochemical processing fluids
US7135421B2 (en) 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US7025866B2 (en) * 2002-08-21 2006-04-11 Micron Technology, Inc. Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces
JP2004214358A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US7183186B2 (en) * 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US7192824B2 (en) * 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
JP4729661B2 (ja) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司 ヒロックが無いアルミニウム層及びその形成方法
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US20050092611A1 (en) * 2003-11-03 2005-05-05 Semitool, Inc. Bath and method for high rate copper deposition
US20050230262A1 (en) * 2004-04-20 2005-10-20 Semitool, Inc. Electrochemical methods for the formation of protective features on metallized features
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US20080264774A1 (en) * 2007-04-25 2008-10-30 Semitool, Inc. Method for electrochemically depositing metal onto a microelectronic workpiece
US9142631B2 (en) 2010-03-17 2015-09-22 Cree, Inc. Multilayer diffusion barriers for wide bandgap Schottky barrier devices
US9312136B2 (en) 2014-03-06 2016-04-12 International Business Machines Corporation Replacement metal gate stack for diffusion prevention
US9397181B2 (en) 2014-03-19 2016-07-19 International Business Machines Corporation Diffusion-controlled oxygen depletion of semiconductor contact interface
US9443772B2 (en) 2014-03-19 2016-09-13 Globalfoundries Inc. Diffusion-controlled semiconductor contact creation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1174289A (fr) * 1956-05-26 1959-03-09 Teves Kg Alfred Procédé pour la formation d'un revêtement protecteur, notamment sur les cônes desoupapes de moteurs à combustion interne, les aubes de turbines de réacteurs et d'autres organes mécaniques exposés à des contraintes thermiques importantes
US3420689A (en) * 1965-12-21 1969-01-07 Gen Electric Method for forming an oxidation resistant coating on a substrate
US3939047A (en) * 1971-11-15 1976-02-17 Nippon Electric Co., Ltd. Method for fabricating electrode structure for a semiconductor device having a shallow junction
US4489482A (en) * 1983-06-06 1984-12-25 Fairchild Camera & Instrument Corp. Impregnation of aluminum interconnects with copper
JPH0682782B2 (ja) * 1985-03-20 1994-10-19 株式会社日立製作所 キヤパシタ
US5015440A (en) * 1989-09-01 1991-05-14 Mcdonnell Douglas Corporation Refractory aluminides
JPH0399471A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd 半導体装置
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JPH0543958A (ja) * 1991-01-17 1993-02-23 Sumitomo Light Metal Ind Ltd 耐酸化性チタニウムアルミナイドの製造方法
EP0514149B1 (en) * 1991-05-16 1995-09-27 Nec Corporation Thin film capacitor
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JP2937613B2 (ja) * 1991-07-16 1999-08-23 日本電気株式会社 薄膜配線およびその製造方法
US5421974A (en) * 1993-04-01 1995-06-06 Advanced Micro Devices, Inc. Integrated circuit having silicide-nitride based multi-layer metallization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722772B1 (ko) * 2006-05-03 2007-05-30 삼성전자주식회사 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법

Also Published As

Publication number Publication date
KR100204082B1 (ko) 1999-06-15
EP0725428A2 (en) 1996-08-07
US5639316A (en) 1997-06-17
KR960030330A (ko) 1996-08-17
EP0725428A3 (en) 1997-12-10
JP3306740B2 (ja) 2002-07-24
TW359861B (en) 1999-06-01
US5625233A (en) 1997-04-29

Similar Documents

Publication Publication Date Title
JP3306740B2 (ja) 高融点金属上のアルミニウムからなる薄膜多層酸素拡散バリア
US5191510A (en) Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US6225156B1 (en) Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US4423087A (en) Thin film capacitor with a dual bottom electrode structure
KR960030350A (ko) 다중층 구조에서의 TaSiN 산소 확산 장벽
KR20010020869A (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
US4300149A (en) Gold-tantalum-titanium/tungsten alloy contact for semiconductor devices and having a gold/tantalum intermetallic barrier region intermediate the gold and alloy elements
EP1035588B1 (en) Iridium conductive electrode/barrier structure and method for same
JP2000040800A (ja) 強誘電体記憶素子及びその製造方法
US4870033A (en) Method of manufacturing a multilayer electrode containing silicide for a semiconductor device
US6284587B1 (en) Fabricating method for semiconductor device
EP1035589B1 (en) Iridium composite barrier structure and method for same
JPH01302875A (ja) 装置およびその製造方法
JPH09246490A (ja) 半導体装置及びその製造方法
US6238932B1 (en) Method for fabricating reliable multilayer bottom electrode for ferroelectric capacitors
JP2751864B2 (ja) 酸素拡散バリア性電極とその製造方法
JP2645811B2 (ja) 拡散バリヤ機能を有する半導体素子の電極形成方法
JPS62136018A (ja) 半導体装置の製造方法
US6723436B1 (en) Electrically conducting ternary amorphous fully oxidized materials and their application
JPH0435035A (ja) 半導体装置
JPH0897380A (ja) 誘電体キャパシタ及びその製造方法
JPH04365376A (ja) 半導体装置及びその製造方法
JPH06140402A (ja) 集積回路装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees