JP2598335B2 - 半導体集積回路装置の配線接続構造およびその製造方法 - Google Patents

半導体集積回路装置の配線接続構造およびその製造方法

Info

Publication number
JP2598335B2
JP2598335B2 JP2227061A JP22706190A JP2598335B2 JP 2598335 B2 JP2598335 B2 JP 2598335B2 JP 2227061 A JP2227061 A JP 2227061A JP 22706190 A JP22706190 A JP 22706190A JP 2598335 B2 JP2598335 B2 JP 2598335B2
Authority
JP
Japan
Prior art keywords
layer
aluminum
titanium
wiring layer
aluminum wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2227061A
Other languages
English (en)
Other versions
JPH04107954A (en
Inventor
繁 原田
純一 有馬
謙昌 藤木
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2227061A priority Critical patent/JP2598335B2/ja
Publication of JPH04107954A publication Critical patent/JPH04107954A/ja
Application granted granted Critical
Publication of JP2598335B2 publication Critical patent/JP2598335B2/ja
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16854919&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2598335(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体集積回路装置の配線接続構造およ
びその製造方法に関し、特に、多層アルミニウム配線層
の各層が接続孔を通じて接続された半導体集積回路装置
の配線接続構造およびその製造方法に関するものであ
る。
[従来の技術] 半導体装置においては、通常、半導体基板上にトラン
ジスタ等の素子(エレメント)が形成される。これらの
素子間や、素子と外部回路との間を電気的に接続するた
めに、各種の配線が半導体基板上に形成される。従来、
これらの配線としては、多結晶シリコン膜、高融点金属
膜、高融点金属シリサイド膜、アルミニウム膜やアルミ
ニウム合金膜等が用いられてきた。最近、高速性が要求
され、高集積化が図られた半導体集積回路装置において
は、配線抵抗を小さくする必要がある。そのため、比抵
抗の小さいアルミニウム膜やアルミニウム合金膜によっ
て形成されたアルミニウル多層配線構造が半導体集積回
路装置において必須の配線構造となっている。
第6図は、従来の半導体集積回路装置におけるアルミ
ニウム多層配線構造の一例を示す部分断面図である。図
において、シリコン半導体基板1の上にはDRAM(Dynami
c Random Access Memory)セル2がスタックト・セ
ル構造を有するように形成されている。このDRAMセル2
の上には、下地絶縁膜3が形成されている。この下地絶
縁膜3の上には、互いに所定の間隔を隔てて第1アルミ
ニウム配線層4が形成されている。第1アルミニウム配
線層4を覆うように、層間絶縁膜5が形成されている。
層間絶縁膜5には接続孔(バイア・ホール(via−hol
e)あるいはスルー・ホール(through−hole)と呼ばれ
る)6が形成されている。第2アルミニウム配線層7
は、層間絶縁膜5の上に形成され、接続孔6を通じて第
1アルミニウム配線層4に接続されている。これらのDR
AMセル2や第1アルミニウム配線層4および第2アルミ
ニウム配線層7を覆い、外部から侵入する水分等から保
護するために保護絶縁膜8が形成されている。
第6図に示される従来のアルミニウム多層配線構造に
おいては、第1アルミニウム配線層と第2アルミニウム
配線層との接続部(以下、バイア・ホール部と称する)
の安定性が、半導体装置の歩留りや信頼性レベルを技術
的に左右する。以下、第6図に示される従来のアルミニ
ウム多層配線構造の製造方法について、特にバイア・ホ
ール部の形成に着目して説明する。なお、多層配線構造
としては、多結晶シリコン配線、高融点金属配線、高融
点金属シリサイド配線、およびアルミニウム配線を組合
わせたものが一般的である。しかし、ここでは第1層の
配線および第2層の配線が共にアルミニウム配線である
アルミニウム2層配線構造の場合について説明する。
第7A図〜第7G図は従来の半導体集積回路装置における
アルミニウム2層配線構造の製造方法を工程順に示す部
分断面図である。
第7A図を参照して、シリコン半導体基板1の表面にDR
AMセル2が形成される。このDRAMセル2は、素子分離用
酸化膜301、トランスファ・ゲート電極302、不純物拡散
層303、ワード線304、記憶ノード305、キャパシタ絶縁
膜306、セルプレート307および絶縁膜309から構成され
ている。
第7B図を参照して、DRAMセル2の形成されたシリコン
半導体基板1の全面上に下地絶縁膜3が形成される。そ
の後、写真製版技術やエッチング技術を用いて下地絶縁
膜の所定の部分にコンタクト孔308が開孔される。この
コンタクト孔308を通じて不純物拡散層303に電気的に接
触するように、ビット線として、第1アルミニウム配線
層4が形成される。
最近、サブミクロン・オーダに各エレメントのサイズ
が微細化された半導体集積回路装置においては、第1ア
ルミニウム配線層4として、窒化チタン(TiN)やチタ
ン・タングステン(TiW)などのバリアメタル膜310と、
Al−Si−Cuなどのアルミニウム合金膜311とが組合わせ
られた構造の配線層が用いられる。このような構造のア
ルミニウム配線層は以下の理由により用いられる。
コンタクト部においてアルミニウムとシリコン基板
(不純物拡散層)とが直接接触すると、局部的に異常反
応(アロイスパイク)が起こる。これにより、その反応
層が不純物拡散層の領域を突き破って、シリコン基板の
下方に延びる。その結果、不純物拡散層の接合リークが
発生する。これを防止するためにバリアメタル膜がシリ
コン基板(不純物拡散層)と直接接触するように形成さ
れる。
アルミニウム合金膜中のシリコンが固相エピタキシ
ャル成長によりコンタクト部に析出する。これにより、
接触不良が発生する。これを防止するために、バリアメ
タル膜がアルミニウム合金膜の下に形成される。
アルミニウム配線層の上層には層間絶縁膜や保護絶
縁膜が形成される。これらの上層の絶縁膜の膜応力によ
りアルミニウム配線が断線する。このようなストレス・
マイグレーション現象に対する耐性を高めるために、バ
リアメタル膜がアルミニウム合金膜の下に形成される。
第1アルミニウム配線層4を構成する膜は、通常、ス
パッタ法で堆積された後、写真製版技術やエッチング技
術を用いてパターニングされることにより形成される。
なお、第1アルミニウム配線層をチタン膜と窒化チタ
ン膜とアルミニウム含有膜との積層構造で構成したもの
は、特開昭64−59937号公報、特開昭61−90445号公報に
開示されている。
第7C図を参照して、第1アルミニウム配線層4の全面
上に層間絶縁膜5が形成される。この層間絶縁膜5は、
たとえば化学気相成長法(CVD:Chemical Vapor Depos
ition)により形成されたシリコン酸化膜321と、無機塗
布絶縁膜322と、CVD法により形成されたシリコン酸化膜
323とが組合わせられた絶縁膜である。
シリコン酸化膜321は、通常、シラン(SiH4)ガスと
酸素(O2)ガスあるいは亜酸化窒素(N2O)ガスとの混
合ガスを用いて、300〜450℃の形成温度で熱やプラズマ
を利用したCVD法によって形成される。また、最近で
は、ステップ・カバレッジが良好であるといる特徴を持
つ、TEOS(Tetra−Ethyl−Ortho−Silicate)等の有機
シラン系の材料を用いてシリコン酸化膜が形成される。
平坦化のために形成される無機塗布絶縁膜322は、シ
ラノール(Si(OH))等を主成分とするのが一般的で
ある。このシラノール等を主成分とする材料を回転塗布
した後、400〜450℃の温度でベーク処理を施し、シリコ
ン酸化膜化することにより、CVD法で形成されたシリコ
ン酸化膜321の表面が平坦化される。なお、この無機塗
布絶縁膜322は、吸湿性が高いので、バイア・ホール部
の側壁に露出すると、ガス放出などの悪影響を及ぼす。
そのため、無機塗布絶縁膜322の表面がバイア・ホール
部の側壁において露出しないように、フッ素系ガスやア
ルゴンガスによるドライエッチング技術を用いてエッチ
バック処理がこの無機塗布絶縁膜322に施される。
無機塗布絶縁膜322の上には、シリコン酸化膜321の形
成と同様の方法により、シリコン酸化膜323が形成され
る。
第7D図を参照して、第1アルミニウム配線層4の所定
の表面領域を露出するように、接続孔6が写真製版技術
とエッチング技術を用いて開孔される。この工程は以下
のように行なわれる。
写真製版技術を用いて接続孔6が形成される領域以外
の領域がフォトレジスト324で覆われる。その後、層間
絶縁膜5がたとえば、テーパ・エッチング法を用いて選
択的に除去されることにより、接続孔6が開孔される。
テーパ・エッチング法とは、フッ酸系溶液による湿式エ
ッチングと、CHF3とO2ガス等を主成分とした混合ガスを
用いた反応性イオンエッチングとを組合わせたエッチン
グ法をいう。
なお、フォトレジスト324およびエッチング時に生ず
る反応生成物等は、エッチング後に酸素(O2)プラズマ
や湿式化学処理法を用いて除去される。
第7E図を参照して、接続孔6の形成工程中に、第1ア
ルミニウム配線層4の表面はCHF3等のフッ素系ガスや酸
素ガスのプラズマにさらされるため、接続孔6における
第1アルミニウム配線層4の表面には100Å程度のアル
ミニウムの変質層(フッ化物や酸化物を含む層)201が
形成されている。そのため、これらの薄いアルミニウム
の変質層からなる絶縁膜を除去し、安定なコンタクト抵
抗を得るために、第2アルミニウム配線層が形成される
前に、アルゴンイオン(Ar+)202を用いたスパッタ・エ
ッチング処理が施される。
第7F図が示されるように、その後、真空中で連続し
て、第2アルミニウム配線層7がスパッタ法を用いて堆
積される。この第2アルミニウム配線層7としては、Al
−Si、Al−Si−Cu、Al−Cu等のアルミニウム合金膜が用
いられる。なお、これらの膜は、第1アルミニウム配線
層と同様に、写真製版技術やエッチング技術を用いてパ
ターニングされることにより形成される。
さらに、接続孔6における第1アルミニウム配線層4
と第2アルミニウム配線層7との電気的なコンタクトを
取るために、第2アルミニウム配線層7が形成された
後、400〜450℃程度の温度で熱処理が施される。
最後に、第7G図に示すように、半導体素子や配線を外
部から侵入してくる水分等から保護するために、シリコ
ン酸化膜やシリコン窒化膜等の保護絶縁膜8が、第2ア
ルミニウム配線層7の上にCVD法を用いて堆積される。
[発明が解決しようとする課題] 従来のアルミニウム多層配線構造の問題点について以
下に述べる。
配線の微細化に伴い、接続孔6の径が小さくなる。接
続孔6の径がサブミクロン・レベルになると、その接続
孔6の部分における電気的な接続の安定性や信頼性に問
題が生じてくる。
前述のように、従来、第2アルミニウム配線層7を形
成する前に、アルゴンイオンによるスパッタ・エッチン
グ処理が施される。これは、第8A図に示されるように、
接続孔6における第1アルミニウム配線層4の表面に形
成されたアルミニウムの変質層(フッ化物や酸化物を含
む層)201をアルゴンイオン202によって除去するもので
ある。接続孔6のアスペクト比(B/A)[A:接続孔の
径、B:層間絶縁膜の膜厚(1μm程度)]が1以下と比
較的小さい従来の構造の場合には、第8A図に示されるよ
うに、アルゴンイオン202によりスパッタされたアルミ
ニウムのフッ化物や酸化物の粒子203が接続孔6の外部
まで十分に飛散する。そのため、アルミニウムの変質層
201が除去されることにより、接続孔6における第1ア
ルミニウム配線層4の表面を清浄な表面にすることが可
能であった。
しかしながら、アスペクト化(B/A)が1を超える、
サブミクロン・レベルの径を有する接続孔6において
は、第8B図に示すように、アルゴンイオン202によりス
パッタされたアルミニウムのフッ化物や酸化物の粒子20
3の一部が接続孔6の側壁に妨げられ、接続孔6の外部
まで飛散することができない。このため、接続孔6の内
部にそれらの粒子の一部204が再付着してしまうという
現象が生ずる。
その結果、そのまま真空中で連続して第2層アルミニ
ウム配線層7を堆積した場合でも、第9図に示すよう
に、電気的コンタクトがとられるべき、接続孔6におけ
る第1アルミニウム配線層4と第2アルミニウム配線層
7との界面205に、スパッタ・エッチング処理時に再付
着したアルミニウムのフッ化物や酸化物の粒子204が存
在することになる。これにより、第2アルミニウム配線
層の形成後の400〜450℃程度の熱処理において、第1ア
ルミニウム配線層と第2アルミニウム配線層との界面20
5におけるミキシングが十分に行なわれない。
その結果として、接続孔6においてコンタクト抵抗
(以下、バイア・ホール抵抗と称する)の増加やオープ
ン不良(第1アルミニウム配線層と第2アルミニウム配
線層とが導通しないという不良)が引き起こされる。
また、上述の400〜450℃の熱処理により、初期のバイ
ア・ホール抵抗値が正常となったものでも、第1アルミ
ニウム配線層と第2アルミニウム配線層との界面205に
おけるミキシングが十分になされていない。そのため、
エレクトロ・マイグレーション耐量やストレス・マイグ
レーション耐量などの接続孔6における信頼性が劣化す
るという問題点があった。
このような問題は、アスペクト比(B/A)が益々大き
くなる今後のサブミクロン・オーダに微細化された半導
体集積回路装置、ハーフミクロン・オーダに微細化され
た半導体集積回路装置において顕著な問題となるもので
ある。
なお、アスペクト比(B/A)の点だけからいえば、シ
リコン半導体基板やアルミニウム以外の下層配線とのコ
ンタクト孔、たとえば、第7B図に示されるようなコンタ
クト孔308においても同様のことがいえる。しかしなが
ら、このコンタクト孔308においては、フッ酸や他の最
適な酸・アルカリによる洗浄処理を用いることにより、
その表面に形成された自然酸化膜や変質層等を選択的に
除去することが可能である。
これに対し、上述のようなバイア・ホール部の場合に
は、下層配線が酸やアルカリの溶液に弱いアルミニウム
配線層から構成される。そのため、上記のような強い酸
やアルカリによる洗浄処理によって変質層等を除去する
ことが不可能である。
そこで、この発明は、上記のような問題点を解消する
ためになされたもので、下層のアルミニウム配線層と上
層のアルミニウム配線層との接続部において、下層のア
ルミニウム配線層と上層のアルミニウム配線層との界面
のミキシングを促進し、安定なバイア・ホール抵抗を得
るとともに、バイア・ホール部におけるエレクトロ・マ
イグレーション耐量やストレス・マイグレーション耐量
等の信頼性のレベルを向上させ、高品質で高歩留りの半
導体集積回路装置の配線接続構造およびその製造方法を
提供することを目的とする。
〔課題を解決するための手段〕
請求項1に記載の半導体集積回路装置の配線接続構造
は、半導体基板上に形成されたセルを被覆する第1の絶
縁層と、第1の絶縁層上に形成された第1のアルミニウ
ム配線層と、第1のアルミニウム配線層を介して第1の
絶縁層の上に形成され、第1の絶縁層上において第1の
アルミニウム配線層の表面に達する貫通孔を有する第2
の絶縁層と、第2の絶縁層の上に形成され、貫通孔を通
じて第1のアルミニウム配線層に電気的に接続された第
2のアルミニウム配線層とを備える。そしてこの第2の
アルミニウム配線層は、貫通孔を通じて第1のアルミニ
ウム配線層の表面に接触するように第2の絶縁層の上に
形成されたチタン層と、チタン層の上に形成されたチタ
ン化合物層と、チタン化合物層の上に形成されたアルミ
ニウムまたはアルミニウム合金からなるアルミニウム層
とを含み、そのチタン層は、第1のアルミニウム配線層
と接触する部分においてチタンとアルミニウムとの金属
間化合物層を含んでいる。
また、請求項2に記載の半導体集積回路装置の接続構
造は、主表面を有する半導体基板と、半導体基板の主表
面に接するように半導体基板の主表面上に形成され、か
つシリコンを含むアルミニウム合金よりなる第1のアル
ミニウム配線層と、第1のアルミニウム配線層の上に形
成され、第1のアルミニウム配線層の表面に達する貫通
項を有する絶縁層と、その絶縁層の上に形成され、貫通
項を通じて第1のアルミニウム配線層に電気的に接続さ
れた第2のアルミニウム配線層とを備える。そしてこの
第2のアルミニウム配線層は、貫通項を通じて第1のア
ルミニウム配線層の表面に接触するように絶縁層の上に
形成されたチタン層と、チタン層の上に形成されたチタ
ン化合物層と、チタン化合物層の上に形成されたアルミ
ニウムまたはアルミニウム合金からなるアルミニウム層
とを含み、そのチタン層は50Å以上150Å以下の膜厚を
有している。
請求項3に記載の半導体集積回路装置の配線接続構造
は、さらに第1のアルミニウム配線層と接触する部分に
おいて、チタン層はチタンとアルミニウムとの金属間化
合物層を含んでいる。
請求項4に記載の半導体集積回路装置の配線接続構造
は、さらに第1のアルミニウム配線層と接触する部分に
おいて、チタン層はチタンとアルミニウムとの金属間化
合物層に完全に置換されており、チタン化合物層は金属
間化合物層に接触している。
また、請求項5に記載の半導体集積回路装置の配線接
続構造の製造方法に係る発明は、第1のアルミニウム配
線層を形成する工程と、第1のアルミニウム配線層の上
に絶縁層を形成する工程と、絶縁層を選択的に除去する
ことにより、少なくとも第1のアルミニウム配線層の表
面を露出させる貫通孔を形成する工程と、貫通孔を介し
て第1のアルミニウム配線層をスパッタ・エッチング処
理する工程と、貫通孔を通じて第1のアルミニウム配線
層の表面に接触するように絶縁層の上にチタン層を形成
する工程と、チタン層の上にチタン化合物層を形成する
工程と、チタン化合物層の上にアルミニウムまたはアル
ミニウム合金からなるアルミニウム層を形成する工程
と、第1のアルミニウム配線層の表面に接触する部分に
チタンとアルミニウムとの金属間化合物層を形成する工
程とを備えたものである。
[作用] 請求項1に記載の半導体集積回路装置の配線接続構造
においては、貫通項の部分で第1のアルミニウム配線と
接触する第2のアルミニウム配線層の下敷膜として、チ
タン層とチタン化合物層とからなる積層構造が採用され
る。第1のアルミニウム配線層の表面にはチタン層が接
触する。このチタン層は、フッ素や酸素との結合力が強
いので、接続孔の部分で第1のアルミニウム配線層の表
面にスパッタ・エッチング処理のみでは再付着してしま
う微量のアルミニウムのフッ化物や酸化物の粒子が残存
していても、以下のような役割を果たす。
チタン層は、アルミニウムのフッ化物や酸化物の粒
子をチタンのフッ化物や酸化物として取り込み、分解さ
せる。
チタン層は、第1のアルミニウム配線層と反応し
て、金属間化合物(TiAl3)を形成することにより、第
1のアルミニウム配線層と第2のアルミニウム配線層と
の間の界面を十分に反応させる。
一方、チタン層の上に形成されるチタン化合物層は、
第1のアルミニウム配線層と接するチタンイ層が第2の
アルミニウム層と先に反応してしまうのを防止し、チタ
ン層が第1のアルミニウム配線層と優先的に反応するよ
うに作用する。
つまり、チタン化合物層が形成されない場合には、チ
タン層と第2のアルミニウム層との界面には両者の反応
を妨げる層が存在しない。そのために、チタン層は第1
のアルミニウム配線層と反応する前に先に第2のアルミ
ニウム層と200〜300℃程度の比較的低い温度で容易に反
応し、金属間化合物(TiAl3)を形成してしまう。この
場合、チタン層は接続孔の部分において第1のアルミニ
ウム配線層の方面に残存するアルミニウムのフッ化物や
酸化物を十分に分解せず、第1のアルミニウム配線層と
反応して金属間化合物を形成しない。
これに対し、チタン層の上に、アルミニウムと反応性
が小さいチタン化合物層を設けると、チタン層と第2の
アルミニウム層との反応が抑制される。そのため、第2
のアルミニウム層を形成した後、300〜450℃で熱処理す
ることにより、接続孔の部分において、スパッタ・エッ
チング処理だけでは第1のアルミニウム配線層の表面に
再付着により残存してしまう微量のアルミニウムのフッ
化物や酸化物が、チタンのフッ化物や酸化物として取込
まれ分解される。また、チタン層と第1のアルミニウム
配線層とが反応し、金属間化合物(TiAl3)が形成さ
れ、チタン化合物層はチタン層と第1のアルミニウム配
線層との界面を十分に反応させる役割を果たす。
このようにして、サブミクロン・レベルの径を有する
接続孔においても、電気的なコンタクト抵抗(バイアス
・ホール抵抗)が安定となる。また、エレクトロ・マイ
グレーション耐量やストレス・マイグレーション耐量な
どのバイア・ホール部分における信頼性のレベルも向上
する。
また、請求項2に記載の配線接続構造においては、第
1のアルミニウム配線層はシリコンを含むアルミニウム
合金よりなっている。
一般に、第1のアルミニウム配線層と基板との接触部
には、窒化チタンなどのバリアメタルが介在するように
設けられている。しかしバリアメタルだけではバリア性
が完全ではなく接合リークが生じてしまう。この接合リ
ークを防止するために第1のアルミニウム配線層にはシ
リコンが含まれている。
また、チタン層は50Å以上150Å以下の膜厚を有して
いる。
チタン層は下層の第1のアルミニウム配線層と反応し
て金属間化合物を形成する際に、第1のアルミニウム配
線層に含まれるシリコンとも反応する。それゆえ、チタ
ン層の膜厚が150Åを越えると、第1のアルミニウム配
線層のシリコン濃度が極度に低下し、第1のアルミニウ
ム層と基板との間に接合リークが発生してしまう。
チタン層の膜厚が50Åより小さいと、上述したアルミ
ニウムのフッ化物や酸化物の粒子の分解や界面のミキシ
ング作用の促進という効果が十分でなくなる。
以上より、請求項2に記載の配線接続構造において
は、接合リークの発生を防止し、かつアルミニウムのフ
ッ化物や酸化物の粒子の分解や界面のミキシング作用の
促進を図ることが可能な配線接続構造を得ることができ
る。
また、請求項5に記載の半導体集積回路装置の配線接
続構造の製造方法では、スパッタ・エッチング処理でア
ルミニウムの変質層を除去し、さらにスパッタ・エッチ
ング処理だけでは十分取りきれない接続孔底部のアルミ
ニウム化合物を、チタンのフッ化物や酸化物として取り
込ませ分解することができる。
[実施例] 以下、この発明の一実施例を図について説明する。
第1図は、この発明に従った配線接続構造の一例を示
す部分断面図である。図において、シリコン半導体基板
1の上には、DRAMセル2が形成されている。このDRAMセ
ル2の上には、第1の絶縁層としての下地絶縁膜3が形
成されている。下地絶縁膜3の上には、互いに間隔を隔
てて第1アルミニウム配線層4が形成されている。第1
アルミニウム配線層4を覆うように第2の絶縁層として
の層間絶縁膜5が形成されている。層間絶縁膜5には、
第1アルミニウム配線層4の表面に達するように開孔さ
れた接続孔6が形成されている。この接続孔6を介して
第1アルミニウム配線層4と電気的に接続するように、
第2アルミニウム配線層100が層間絶縁膜5の上に形成
されている。第2アルミニウム配線層100は、チタン膜1
01と窒化チタン膜102とアルミニウム膜またはアルミニ
ウム合金膜103とからなる。チタン膜101は、第2アルミ
ニウム配線層100の下地膜として形成され、第1アルミ
ニウム配線層4の表面と接する。窒化チタン膜102は、
第2アルミニウム配線層100の下地膜として形成され、
チタン膜101の上に形成される。アルミニウム膜または
アルミニウム合金膜103は、窒化チタン膜102の上に形成
される。この配線構造を外部環境から保護するために保
護絶縁膜8が全面上に形成されている。なお、チタン膜
101と第1アルミニウム配線層4との反応によって、そ
の界面に金属間化合物(TiAl3)層206が形成されてい
る。
次に、第1図に示される配線接続構造の一実施例にお
いて、特に下層の第1アルミニウム配線層4と上層の第
2アルミニウム配線層100との接続部(バイア・ホール
部)の形成方法について説明する。第2A図〜2G図は、第
1図に示された配線接続構造の形成方法を工程順に示す
部分断面図である。
なお、従来の技術において第7A図〜第7D図を参照して
説明された形成工程は本発明の形成工程と同様であるの
で、その説明を省略する。
第2A図を参照して、接続孔6の形成工程中に、CHF3
のフッ素系ガスや酸素ガスのプラズマにさらされるた
め、接続孔6における第1アルミニウム配線層4の表面
には100Å程度の厚みを有するアルミニウムの変質層
(フッ化物や酸化物を含む層)201が形成されている。
この薄い変質層201を除去し、安定なバイア・ホール抵
抗を得るために、まず、アルゴンイオン202によるスパ
ッタ・エッチング処理が施される。
第2B図を参照して、アスペクト比(B/A)が1を超え
るサブミクロン・レベルの接続孔6の場合には、アルゴ
ンイオン202によるスパッタ・エッチング処理だけで
は、前述のように、アルゴンイオンによりスパッタされ
たアルミニウムのフッ化物や酸化物の粒子の再付着が発
生する。そのため、接続孔6における第1アルミニウム
配線層の表面205には、アルミニウムのフッ化物や酸化
物の粒子204が残存する。
第2C図に示すように、アルミニウムの変質層201の大
部分がスパッタ・エッチング処理によって除去された後
に、残存したわずかなアルミニウムの変質物の粒子204
を分解するために、チタン膜101が真空中で連続して、
スパッタ法を用いて50〜150Å程度の膜厚で全面に堆積
される。
次に、第2D図を参照して、チタン膜101の上に窒化チ
タン膜102が500〜1000Å程度の膜厚で堆積される。この
堆積方法としては、通常、Tiターゲットを用いて、Ar+
N2ガスの雰囲気下でスパッタする反応性スパッタ法が用
いられる。この窒化チタン膜102は、バイア・ホール部
において第1アルミニウム配線層4と接するチタン膜10
1が上層のアルミニウム含有膜と先に反応してしまうの
を抑制する役割を果たす。このため、上層のアルミニウ
ム含有膜との反応性が小さく、かつバイア・ホール抵抗
の増加をできるだけ抑えるために、250〜400μΩ・cm程
度の比抵抗の小さい窒化チタン膜が用いられる。
なお、通常、シリコン基板とのコンタクト部において
バリアメタル膜として用いられる窒化チタン膜は、シリ
コンやアルミニウムに対するバリア性が必要であるの
で、400〜2000μΩ・cm程度の比抵抗の高い膜が用いら
れる。しかしながら、このような窒化チタン膜をバイア
・ホール部で用いると、バイア・ホール抵抗が従来の構
造に比べて数倍に高くなってしまうという問題がある。
バイア・ホール部で用いられる窒化チタン膜102は、前
述のように、チタン膜101と上層のアルミニウム含有膜
との反応を抑制することを目的として形成される。その
ため、この窒化チタン膜102はアルミニウムに対するバ
リア性をあまり必要としない。このことから、250〜400
μΩ・cm程度の比抵抗の小さい窒化チタン膜を用いるこ
とができる。その結果として、バイア・ホール抵抗の増
加も50%以下と実用上、問題のないレベルにすることが
できる。
また、窒化チタン膜102の膜厚は、下層のチタン膜101
が上層のアルミニウム有膜と反応するのを抑制するこ
と、およびバイア・ホール抵抗の増加を実用上問題のな
いレベルに抑えることを理由として、500〜1000Å程度
とされる。
その後、第2E図を参照して、第2アルミニウム配線層
100の最上層として、たとえば、Al−Si−Cu膜のような
アルミニウム合金膜103が連続してスパッタ法で堆積さ
れる。次に、チタン膜101、窒化チタン膜102およびアル
ミニウム合金膜103からなる3層構造の第2アルミニウ
ム配線層100が、第1アルミニウム配線層4と同様にし
て、写真製版技術やエッチング技術を用いてパターニン
グされる。
さらに、第2F図を参照して、第1アルミニウム配線層
4と第2アルミニウム配線層100との間の界面のミキシ
ングを促進するために、300〜450℃の温度で15〜60分程
度の熱処理が施される。これにより、バイア・ホール部
における第1アルミニウム配線層4の表面205に残存し
ているアルミニウムのフッ化物や酸化物の粒子204がチ
タン膜101の作用により分解させられる。また、第1ア
ルミニウム配線層4とチタン膜101とが反応し、金属間
化合物(TiAl3)層206が形成される。
第3A図および第3B図には、第1アルミニウム配線層4
と第2アルミニウム配線層100との間の界面のミキシン
グ作用を説明するために、その接続構造が拡大して示さ
れている。第3A図を参照して、スパッタ・エッチング処
理時におけるアルミニウムのフッ化物や酸化物の粒子の
再付着により、第1アルミニウム配線層4の表面205に
アルミニウムの変質物の粒子204が、第2アルミニウム
配線層100の形成後においても残存している。この粒子2
04は、第1アルミニウム配線層4と第2アルミニウム配
線層100との間の界面205におけるミキシング作用を妨げ
る。
そのため、第3B図に示されるように、第2アルミニウ
ム配線層100を形成した後、上述のように300〜450℃の
温度で15〜60分程度の熱処理が施される。これにより、
アルミニウムの変質物の粒子204は、チタンの酸化物や
フッ化物として取込まれ、分解させられる。これは、チ
タン膜101がアルミニウムの変質物を構成するフッ素や
酸素との結合力が強く、300〜450℃の熱処理で、容易に
チタンのフッ化物や酸化物を形成するためである。さら
に、この熱処理で、第1アルミニウム配線層4とチタン
層101とが反応し、金属間化合物(TiAl3)層206が形成
される。これにより、この界面205におけるミキシング
作用が促進させられる。
最後に、第2G図を参照して、半導体基板に形成された
半導体素子や配線を外部から侵入してくる水分等か保護
するために、シリコン酸化膜やシリコン窒化膜等の保護
絶縁膜8が、第2アルミニウム配線層100の上にCVD法を
用いて堆積される。
なお、この発明の配線接続構造において用いられるチ
タン膜101の膜厚については、以下の理由により最適値
が存在するので、第4図を参照して説明する。
第2アルミニウム配線層100が形成された後、300〜45
0℃の熱処理によって、チタン膜101は第1アルミニウム
配線層4と反応し、金属間化合物(TiAl3)層206を形成
する。それと同時に、チタン膜101は、第1アルミニウ
ム配線層4の中に1〜2重量%程度含まれるシリコン20
7とも反応し、TiSi2 208をも形成する。この第1アルミ
ニウム配線層4の中のシリコンは、シリコン基板とのコ
ンタクト部308における接合リークを防止するために添
加されている。つまり、第1アルミニウム配線層4のバ
リアメタル膜として用いられる。比抵抗の高い(400〜2
000μΩ・cm程度)窒化チタン膜310を形成するだけで
は、シリコンやアルミニウムに対するバリア性が完全で
はないからである。
第2アルミニウム配線層100の下地膜として用いられ
るチタン膜101の膜厚が大きすぎると、第1アルミニウ
ム配線層4の中のシリコン濃度の低下を招き、コンタク
ト部308において接合リークが発生してしまう。一方、
チタン膜101の膜厚が小さすぎると、第3A図および3B図
を参照して説明されるような、アルミニウムのフッ化物
や酸化物の粒子の分解や界面のミキシング作用の促進と
いう効果が十分でなくなる。
以上のような理由で、この発明の配線接続構造に用い
られるチタン膜101の膜厚には上下限値が存在する。本
発明者等の実験によって得られた知見によれば、チタン
膜101の膜厚は50Å以上150Å以下の範囲内であるのが望
ましい。
なお、上記の実施例では、第2アルミニウム配線層を
構成するアルミニウム合金膜103とチタン膜101との反応
を抑制するために、チタン膜101の上に窒化チタン膜102
を設ける場合について述べている。しかしながら、同様
に両者の相互反応を抑制する働きをする酸化チタン膜や
酸窒化チタン膜などの他のチタン化合物膜であっても同
様の効果を奏する。これらの膜は、いずれも上記実施例
と同様に反応性スパッタ法を用いて堆積することができ
る。つまり、酸化チタン膜を堆積する場合には、Ar+O2
ガス雰囲気中で、酸窒化チタン膜を堆積する場合にはAr
+O2+N2ガス雰囲気中で、それぞれTiをターゲットとし
て用いてスパッタすれば、所望のチタン化合物膜を堆積
することができる。
また、上記実施例では、アルミニウム2層配線構造に
ついて述べたが、3層以上のアルミニウム多層配線構造
を有する半導体集積回路装置に本発明を適用しても同様
の効果を奏する。
さらに、上記実施例では、半導体基板の表面にDRAMセ
ルが形成された半導体集積回路装置に本発明を適用した
場合について述べたが、他の素子が形成された半導体集
積回路装置に適用しても同様の効果を奏する。
たとえば、半導体基板の表面にSRAM(Static Random
Access Memory)セルが形成された半導体集積回路装
置に、本発明に従ったアルミニウム多層配線構造を適用
した実施例が第5図に示されている。SRAMセルを有する
半導体集積回路装置の構造に関する詳細な説明は省略
し、その主な構成のみを述べるにとどめる。
第5図を参照して、シリコン半導体基板1の表面にダ
ブルウェル・CMOS(Complementary Metal Oxide Sem
i−conductor)構造を有するSRAMセル410が形成されて
いる。シリコン半導体基板1には、p型ウェル領域411
とn型ウェル領域412とが隣接して形成されている。こ
れらのウェル領域411および412を電気的に分離するため
に、シリコン半導体基板1の上に素子分離用酸化膜413
が間隔を隔てて形成されている。p型ウェル領域411に
は互いに間隔を隔てたn型不純物拡散層415が形成さ
れ、それらの間にゲート電極414が形成されている。ま
た、n型ウェル領域412には、互いに間隔を隔てたp型
不純物拡散層416が形成され、それらの間にゲート電極4
14が形成されている。ゲート電極414を覆うように絶縁
膜409が形成されている。この絶縁膜409の上には多結晶
シリコン配線層417が間隔を隔てて形成されている。SRA
Mセル410の上には下地絶縁膜3が堆積されている。この
下地絶縁膜3および絶縁膜409には、n型不純物拡散層4
15またはp型不純物拡散層416の表面に達するコンタク
ト孔418が形成されている。このコンタクト孔418を介し
て不純物拡散層415または416に接触するように第1アル
ミニウム配線層4が下地絶縁膜3の上に形成されてい
る。第1アルミニウム配線層4と第2アルミニウム配線
層100との接続構造については、第1図に示された構造
と同様である。
同様に、シリコン半導体基板1の表面に形成される素
子は、DRAMセルやSRAMセル以外の他の素子、たとえば、
EPROM(Erasable Programable Read Only Memory)
セル、E2PROM(Electrical Erasable Programable R
oM)セル、マイクロ・コンピュータ回路素子、CMOS論理
回路素子、バイポーラ・トランジスタ素子等の他の構造
を有する素子であってもよい。
[発明の効果] 以上のように、この発明によれば、下層のアルミニウ
ム配線層と接続孔を介して接する上層のアルミニウム配
線層の下敷膜として、チタン層とチタン化合物層とから
なる積層構造膜を用いることにより、多層アルミニウム
配線構造の接続孔の部分において安定なコンタクトを得
ることができる。そのため、電気的なコンタクト抵抗が
安定になるとともに、エレクトロ・マイグレーション耐
量やストレス・マイグレーション耐量等の接続孔の部分
での半導体集積回路装置の信頼性のレベルが向上する。
【図面の簡単な説明】
第1図は、この発明の一実施例による半導体集積回路装
置の配線接続構造を示す部分断面図である。 第2A図、第2B図、第2C図、第2D図、第2E図、第2F図、第
2G図は、第1図に示された配線接続構造の形成方法を工
程順に示す部分断面図である。 第3A図および第3B図は、第1アルミニウム配線層と第2
アルミニウム配線層との界面における作用を説明するた
めにその接続構造を拡大して示す部分断面図である。 第4図は、この発明の配線接続構造におけるチタン膜厚
の最適値が存在することを説明するために、その配線接
続構造を拡大して示す部分断面図である。 第5図は、この発明の他の実施例による半導体集積回路
装置の配線接続構造を示す部分断面図である。 第6図は、従来の半導体集積回路装置の配線接続構造を
示す部分断面図である。 第7A図、第7B図、第7C図、第7D図、第7E図、第7F図、第
7G図は、第6図に示された従来の配線接続構造の形成方
法を工程順に示す部分断面図である。 第8A図および第8B図は、従来の配線接続構造の形成工程
において、スパッタ・エッチング処理が施されるときの
状況を示す部分断面図である。 第9図は、従来の配線接続構造を拡大して示す部分断面
図である。 図において、1はシリコン半導体基板、3は下地絶縁
膜、4は第1アルミニウム配線層、5は層間絶縁膜、6
は接続孔、100は第2アルミニウム配線層、101はチタン
膜、102は窒化チタン膜、103はアルミニウム膜あるいは
アルミニウム合金膜である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】多層アルミニウム配線層の各層が接続孔を
    通じて接続された半導体集積回路装置の配線接続構造で
    あって、 半導体基板上に形成されたセルを被覆する第1の絶縁層
    と、 前記第1の絶縁層上に形成された第1のアルミニウム配
    線層と、 前記第1のアルミニウム配線層を介して前記第1の絶縁
    層の上に形成され、前記第1の絶縁層上において第1の
    アルミニウム配線層の表面に達する貫通孔を有する第2
    の絶縁層と、 前記第2の絶縁層の上に形成され、前記貫通孔を通じて
    前記第1のアルミニウム配線層に電気的に接続された第
    2のアルミニウム配線層とを備え、 前記第2のアルミニウム配線層は、 前記貫通孔を通じて前記第1のアルミニウム配線層の表
    面に接触するように前記第2の絶縁層の上に形成された
    チタン層と、 前記チタン層の上に形成されたチタン化合物層と、 前記チタン化合物層の上に形成されたアルミニウムまた
    はアルミニウム合金からなるアルミニウム層とを含み、 前記チタン層は、前記第1のアルミニウム配線層と接続
    する部分においてチタンとアルミニウム層との金属間化
    合物層を含むことを特徴とする半導体集積回路装置の配
    線接続構造。
  2. 【請求項2】多層アルミニウム配線層の各層が接続孔を
    通じて接続された半導体集積回路装置の配線接続構造で
    あって、 主表面を有する半導体基板と、 前記半導体基板の主表面に接するように前記半導体基板
    の主表面上に形成され、かつシリコンを含むアルミニウ
    ム合金よりなる第1のアルミニウム配線層と、 前記第1のアルミニウム配線層の上に形成され、前記第
    1のアルミニウム配線層の表面に達する貫通孔を有する
    絶縁層と、 前記絶縁層の上に形成され、前記貫通孔を通じて前記第
    1のアルミニウム配線層に電気的に接続された第2のア
    ルミニウム配線層とを備え、 前記第2のアルミニウム配線層は、 前記貫通孔を通じて前記第1のアルミニウム配線層の表
    面に接触するように前記絶縁層の上に形成されたチタン
    層と、 前記チタン層の上に形成されたチタン化合物層と、 前記チタン化合物層の上に形成されたアルミニウムまた
    はアルミニウム合金からなるアルミニウム層とを含み、 前記チタン層は50Å以上150Å以下の膜厚を有する、半
    導体集積回路装置の配線接続構造。
  3. 【請求項3】前記第1のアルミニウム配線層と接触する
    部分において、前記チタン層はチタンとアルミニウムと
    の金属間化合物層を含むことを特徴とする、請求項2に
    記載の半導体集積回路装置の配線接続構造。
  4. 【請求項4】前記第1のアルミニウム配線層と接触する
    部分において、前記チタン層はチタンとアルミニウムと
    の金属間化合物層に完全に置換されており、前記チタン
    化合物層は前記金属間化合物層に接触していることを特
    徴とする、請求項2に記載の半導体集積回路装置の配線
    接続構造。
  5. 【請求項5】多層アルミニウム配線層の各層が接続孔を
    通じて接続された半導体集積回路装置の配線接続構造の
    製造方法であって、 第1のアルミニウム配線層を形成する工程と、 前記第1のアルミニウム配線層の上に絶縁層を形成する
    工程と、 前記絶縁層を選択的に除去することにより、少なくとも
    前記第1のアルミニウム配線層の表面を露出させる貫通
    孔を形成する工程と、 前記貫通孔を介して第1のアルミニウム配線層をスパッ
    タ・エッチング処理する工程と、 前記貫通孔を通じて前記第1のアルミニウム配線層の表
    面に接触するように前記絶縁層の上にチタン層を形成す
    る工程と、 前記チタン層の上にチタン化合物層を形成する工程と、 前記チタン化合物層の上にアルミニウムまたはアルミニ
    ウム合金からなるアルミニウム層を形成する工程と、 前記第1のアルミニウム配線層の表面に接触する部分に
    チタンとアルミニウムとの金属間化合物層を形成する工
    程とを備えた、半導体集積回路装置の配線接続構造の製
    造方法。
JP2227061A 1990-08-28 1990-08-28 半導体集積回路装置の配線接続構造およびその製造方法 Expired - Lifetime JP2598335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2227061A JP2598335B2 (ja) 1990-08-28 1990-08-28 半導体集積回路装置の配線接続構造およびその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2227061A JP2598335B2 (ja) 1990-08-28 1990-08-28 半導体集積回路装置の配線接続構造およびその製造方法
ITMI912260A IT1251290B (it) 1990-08-28 1991-08-20 Struttura di interconnessione di un dispositivo a circuito integrato a semiconduttore e procedimento per la fabbricazione di essa
KR1019910014771A KR950014686B1 (ko) 1990-08-28 1991-08-26 반도체집적회로장치의 배선접속구조 및 그 제조방법
DE4128421A DE4128421C2 (de) 1990-08-28 1991-08-27 Elektrische Verbindung einer integrierten Halbleitervorrichtung und Herstellungsverfahren für dieselbe
US08/104,520 US5313101A (en) 1990-08-28 1993-08-10 Interconnection structure of semiconductor integrated circuit device
US08/213,417 US5488014A (en) 1990-08-28 1994-03-15 Interconnection structure of semiconductor integrated circuit device and manufacturing method thererfor

Publications (2)

Publication Number Publication Date
JPH04107954A JPH04107954A (en) 1992-04-09
JP2598335B2 true JP2598335B2 (ja) 1997-04-09

Family

ID=16854919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2227061A Expired - Lifetime JP2598335B2 (ja) 1990-08-28 1990-08-28 半導体集積回路装置の配線接続構造およびその製造方法

Country Status (5)

Country Link
US (2) US5313101A (ja)
JP (1) JP2598335B2 (ja)
KR (1) KR950014686B1 (ja)
DE (1) DE4128421C2 (ja)
IT (1) IT1251290B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP2811126B2 (ja) * 1991-05-02 1998-10-15 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JP3086556B2 (ja) * 1993-02-09 2000-09-11 株式会社神戸製鋼所 半導体ダイヤモンド層上の耐熱性オーミック電極及びその形成方法
US5358901A (en) * 1993-03-01 1994-10-25 Motorola, Inc. Process for forming an intermetallic layer
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
US6675361B1 (en) * 1993-12-27 2004-01-06 Hyundai Electronics America Method of constructing an integrated circuit comprising an embedded macro
US5671397A (en) 1993-12-27 1997-09-23 At&T Global Information Solutions Company Sea-of-cells array of transistors
DE19515564B4 (de) * 1994-04-28 2008-07-03 Denso Corp., Kariya Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
JPH0864695A (ja) * 1994-08-24 1996-03-08 Sony Corp コンタクトプログラム方式rom及びその作製方法
US5625233A (en) * 1995-01-13 1997-04-29 Ibm Corporation Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide
US5573171A (en) * 1995-02-16 1996-11-12 Trw Inc. Method of thin film patterning by reflow
JPH09115829A (ja) * 1995-10-17 1997-05-02 Nissan Motor Co Ltd アルミニウム配線部を有する半導体装置およびその製造方法
JPH1027797A (ja) * 1996-07-10 1998-01-27 Oki Electric Ind Co Ltd Al/Ti積層配線およびその形成方法
US5956612A (en) * 1996-08-09 1999-09-21 Micron Technology, Inc. Trench/hole fill processes for semiconductor fabrication
US5998296A (en) * 1997-04-16 1999-12-07 Texas Instruments Incorporated Method of forming contacts and vias in semiconductor
US6077778A (en) * 1997-04-17 2000-06-20 Taiwan Semiconductor Manufacturing Company Method of improving refresh time in DRAM products
KR100241506B1 (ko) * 1997-06-23 2000-03-02 김영환 반도체 소자의 금속 배선 형성 방법
KR100338008B1 (ko) * 1997-11-20 2002-10-25 삼성전자 주식회사 질화 몰리브덴-금속 합금막과 그의 제조 방법, 액정표시장치용 배선과 그의 제조 방법 및 액정 표시 장치와 그의 제조방법
US6140236A (en) * 1998-04-21 2000-10-31 Kabushiki Kaisha Toshiba High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring
JPH11340228A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd Al合金配線を有する半導体装置
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
US6096651A (en) * 1999-01-11 2000-08-01 Taiwan Semiconductor Manufacturing Company Key-hole reduction during tungsten plug formation
KR100358063B1 (ko) * 1999-08-04 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6833623B2 (en) * 1999-08-11 2004-12-21 Micron Technology, Inc. Enhanced barrier liner formation for via
JP2001060590A (ja) 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
JP2001127270A (ja) 1999-10-27 2001-05-11 Nec Corp 半導体装置及びその製造方法
JP4190118B2 (ja) * 1999-12-17 2008-12-03 三菱電機株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
JP4344101B2 (ja) * 2001-02-14 2009-10-14 Okiセミコンダクタ株式会社 配線構造部
KR100455380B1 (ko) * 2002-02-27 2004-11-06 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
KR100463178B1 (ko) * 2002-04-19 2004-12-23 아남반도체 주식회사 반도체 소자의 금속배선 적층구조 형성 방법
US7170176B2 (en) * 2003-11-04 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US9960118B2 (en) * 2016-01-20 2018-05-01 Globalfoundries Inc. Contact using multilayer liner
US10418314B2 (en) * 2017-11-01 2019-09-17 Advanced Semiconductor Engineering, Inc. External connection pad for semiconductor device package

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410622A (en) * 1978-12-29 1983-10-18 International Business Machines Corporation Forming interconnections for multilevel interconnection metallurgy systems
JPS57208161A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
JPH0557743B2 (ja) * 1983-06-23 1993-08-24 Fujitsu Ltd
CA1222543A (fr) * 1984-04-11 1987-06-02 Hydro-Quebec Anodes denses d'alliages de lithium pour batteries tout solide
JPS6190445A (en) * 1984-10-09 1986-05-08 Nec Corp Semiconductor device
JP2581666B2 (ja) * 1985-09-06 1997-02-12 株式会社日立製作所 配線構造体の製造方法
US4751198A (en) * 1985-09-11 1988-06-14 Texas Instruments Incorporated Process for making contacts and interconnections using direct-reacted silicide
JPH0581050B2 (ja) * 1986-08-21 1993-11-11 Sanken Electric Co Ltd
JPS6373660A (en) * 1986-09-17 1988-04-04 Fujitsu Ltd Semiconductor device
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4910580A (en) * 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
JP2581097B2 (ja) * 1987-08-31 1997-02-12 ソニー株式会社 半導体装置
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US5070392A (en) * 1988-03-18 1991-12-03 Digital Equipment Corporation Integrated circuit having laser-alterable metallization layer
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
US4917759A (en) * 1989-04-17 1990-04-17 Motorola, Inc. Method for forming self-aligned vias in multi-level metal integrated circuits
JPH038359A (en) * 1989-06-06 1991-01-16 Fujitsu Ltd Manufacture of semiconductor device
US5051812A (en) * 1989-07-14 1991-09-24 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5052812A (en) * 1990-11-19 1991-10-01 New Brunswick Scientific Co., Inc. Bath shaker
US5231053A (en) * 1990-12-27 1993-07-27 Intel Corporation Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JPH0529254A (ja) * 1991-07-24 1993-02-05 Sony Corp 配線形成方法
US5200359A (en) * 1991-10-03 1993-04-06 Micron Technology, Inc. Method of decreasing contact resistance between a lower elevation aluminum layer and a higher elevation electrically conductive layer
US5358901A (en) * 1993-03-01 1994-10-25 Motorola, Inc. Process for forming an intermetallic layer
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process

Also Published As

Publication number Publication date
KR950014686B1 (ko) 1995-12-13
DE4128421A1 (de) 1992-03-05
US5313101A (en) 1994-05-17
ITMI912260A1 (it) 1992-02-29
IT1251290B (it) 1995-05-08
US5488014A (en) 1996-01-30
ITMI912260D0 (it) 1991-08-20
JPH04107954A (en) 1992-04-09
KR920005304A (ko) 1992-03-28
DE4128421C2 (de) 1996-10-24

Similar Documents

Publication Publication Date Title
JP2598335B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
JP2655213B2 (ja) 半導体装置の配線接続構造およびその製造方法
JP2660359B2 (ja) 半導体装置
JP2533414B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
US5981377A (en) Semiconductor device with improved trench interconnected to connection plug mating and method of making same
JP2811126B2 (ja) 半導体集積回路装置の配線接続構造およびその製造方法
US6777811B2 (en) Semiconductor device and its fabrication method
JPH08107087A (ja) 半導体装置及びその製造方法
US8617984B2 (en) Tungsten metallization: structure and fabrication of same
US6043148A (en) Method of fabricating contact plug
JP2626927B2 (ja) 半導体装置
US6319826B1 (en) Method of fabricating barrier layer
JPH09283624A (ja) 半導体装置の製造方法
JP3029507B2 (ja) 半導体装置の配線層接続構造
JP2626927C (ja)
JP3267281B2 (ja) 半導体装置の製造方法
JP3914281B2 (ja) 半導体集積回路装置の製造方法
JP2002184858A (ja) 半導体素子の製造方法
JP2000306995A (ja) 半導体装置及びその製造方法
JP2723023B2 (ja) 半導体装置およびその製造方法
JP3417193B2 (ja) 半導体装置の製造方法
JPH10270554A (ja) 半導体装置及びその製造方法
JPH088337A (ja) 半導体装置およびその製造方法
JPH0831940A (ja) 半導体装置およびその製造方法
JPH0766157A (ja) 配線形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 14