KR100204082B1 - 내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽 - Google Patents

내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽 Download PDF

Info

Publication number
KR100204082B1
KR100204082B1 KR1019950053760A KR19950053760A KR100204082B1 KR 100204082 B1 KR100204082 B1 KR 100204082B1 KR 1019950053760 A KR1019950053760 A KR 1019950053760A KR 19950053760 A KR19950053760 A KR 19950053760A KR 100204082 B1 KR100204082 B1 KR 100204082B1
Authority
KR
South Korea
Prior art keywords
resistant metal
heat resistant
layer
heat
aluminum
Prior art date
Application number
KR1019950053760A
Other languages
English (en)
Other versions
KR960030330A (ko
Inventor
카브랄 쥬니어 시릴
죠지 콜간 이반
그릴 알프레드
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR960030330A publication Critical patent/KR960030330A/ko
Application granted granted Critical
Publication of KR100204082B1 publication Critical patent/KR100204082B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

내열 금속층 위에 알루미늄 또는 알루미나이드가 배치된 구성을 갖는 이중층 박막 구조체를 고온에서 산소가 침투하는 것을 방지하는 확산 장벽으로 사용하여, 내열 금속이 고 유전 상수 재료로 만든 캐패시터 전극과 같은 응용예에서 사용되는 내열 금속의 전기적, 기계적 열화를 방지한다.

Description

내열 금속과 그 위의 알루미늄으로 구성된, 박막 다중 층 산소 확산 장벽
제1a도에서 제1d도까지는 종래의 기술과 본 발명의 층 구조를 확대 도시한 단면도.
제2a도와 제2b도는 Si 위에 Al/Ta를 증착시킨 것과 Si 위에 Al/Ta가 형성된 구조를 어닐링한 것의 X-선 회절 트레이스를 도시한 그래프.
제3a도와 제3b도는 SiO2기판 위에 순수 Ta막이 있는 구조와 동일 SiO2기판위에 Al/Ta 막이 있는 구조의 압력을 온도의 함수로서 도시한 그래프.
제4a도와 제4b도는 Si 위에 Al/Ta를 증착시킨 것과 Si 위에 Al/Ta가 형성된 막에 대해 700℃에서 일분 동안 산소로 어닐링한 경우에 대해 피크 높이 대 스퍼터 시간에 대한 오제 분석(Auger analysis)을 도시한 그래프이다.
제5도는 RTO 어닐링 후에 Al/내열 금속 산소 확산 장벽을 사용한 최종 캐패시터 구조를 확대 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
12, 20 : 내열 금속 14, 16 : 기판
16 : 알루미늄 24 : Al2O3
24 : 알루미나이드 26 : 내열 금속 실리사이드
본 발명은 반도에 기반층, 반도체 기반층 상부에 증착된 내일 금속층, 및 내열 금속층 위에 증착된 알루미늄 층을 갖는 반도체 구조와 이 반도체 구조를 제조하는 방법에 관한 것이다. 더 특정하게는 실리콘 기반층, 실리콘 기반층의 상부에 증착된 내열 금속층, 및 내열 금속층의 상부에 증착된 알루미늄 층을 형성하여, 후자의 두 층이 알루미늄의 표면 위에 알루미늄 산화층을 형성함으로써 산소 확산에 대한 장벽으로 기능하여 반도체 기반층이 산화되는 것을 방지하는 반도체 구조와 이 반도체 구조를 제조하는 방법에 관한 것이다.
탄탈륨 또는 티타늄과 같은 내열 금속은 전자 응용에서 확산 장벽, 접착층, 또는 X-선 리소그래피 마스크로 사용되었다. 불행하게도 이런 금속은 어닐링(annealing)될 때 쉽게 산화하여 저항 및 스트레스의 증가로 인한 신뢰성 저하 문제를 일으킨다. Nb, V, Zr, Hf, Cr, Mo 및 W와 같은 다른 내열 금속도 최소의 산소량을 포함한 비교적 낮은 온도의 어닐링 환경 하에서도 비교적 낮은 온도에서도 쉽게 산화된다. 어닐링 환경 하에서 모든 산소를 제거하는 것은 비싸고 어려운 공정을 요구하고 몇몇 공정은 실제적으로 산화 환경을 요구하기도 한다. 내열 금속 내에 침입하여 포함된 소량의 산소는 압축 스트레스가 크게 증가하도록 만들 수 있다. 예를 들어 Ta 막이 10%의 산소 함유량을 갖게 되면 압축 스트레스가 4에서 5 GPa 만큼 증가하고 저항이 63μΩ -cm만큼 증가하는 것이 관측되었다. 전자 장치에서 사용될 때 저항과 스트레스가 그렇게 증가하는 것은 나쁜 접촉 저항, 필링(peeling), 및 크래킹(cracking)과 같은 문제를 발생시켜 심각한 신뢰성 저하 문제를 일으킬 수 있다.
다른 연구자들은 전자 응용에서의 확산 장벽으로서 내열 금속을 채용하였는데, 즉 Si 와 Cu 사이에 존재하는 Ta 확산 장벽이 할러웨이 등이 개재한 J. Appl. Phys., 71(11), 5433(1992)에서 사용되었다. 고 유전 상수 산화 재료를 제조할 때 고 유전 재료와 Si 사이에 Ta 확산 장벽을 사용하는 것이 grill등이 개재한 J. Mater. Res., 7(12), 3260(1992)에 예시되었다. 후자의 작업에서 고 유전 상수 산화 재료를 제조하는 것은 산소가 있는 환경 하에서 고온 처리(650℃보다 큼)를 요구하고, 이는 일반적으로 하부의 Si 층을 산화시켜서 추가의 직렬(in-series) 저 유전 상수를 갖는 캐패시터를 생성시킨다.
TiN, WN 및 TaN과 같은 다른 확산 장벽 재료가 VLSI 응용에서 즉, 컨덕터를 하부의 실리콘으로부터 분리시키기 위한 접촉 홀(hoke)들에서 사용되었다. 그러나 이런 재료는 디바이스가 겪게 되는 산화 어닐링 주기를 견딜 수 없기 때문에 산소 확산 장벽으로서는 적절치 못하다. 한편 다른 연구자들은 산소가 하부의 실리콘층으로 확산하여 이후 산화를 일으키는 것을 방지하기 위해 Pt, Au, 및 Ru와 같은 기본 금속들을 실험해 보았다. 순수 금속들 중 어느 것도 산소 확산으로 인해 SiO2가 생기는 것을 방지하지 못한다는 것이 발견되었다. 그 결과 실리콘 기판으로 이어지는 전기적 고전 경로의 단절이 발생했다.
어떤 반도체 공정에서는 고 유전 상수를 갖는 페로브스키트(perovskite) 화합물(PZT, PLZT, 또는 BaXSrl-XTiO3)이 기판 위쪽으로 증착되었다. 결정화하기 위해서는 이런 금속들은 고온(650℃이상) 산소 어닐링을 요구한다. 즉 380 대 약 40의 고 유전 상수 값을 갖는 페로브스키트 위상이 되도록 결정화하기 위해서 Pt 시드(seed)층을 또한 요구한다. 공정 단계 단순화를 위해서는 Si를 하부 전극으로 사용하는 것이 바람직스럽다. 페로브스키트 화합물/Pt/Si 구조를 산소 어닐링하는 동안 생기는 문제는 Pt/Si 계면에서의 SiO2층의 형성인데, 이 층의 형성은 실효 유전 상수 값을 감소시킨다. 따라서 산소가 아래로 Si 층까지 확산하는 것을 방지하고 Si가 위로 Pt 층까지 확산하는 것을 방지하기 위해 확산 방지층이 필요해진다.
따라서 종래 기술의 확산 장벽의 단점을 갖지 않고 반도체 디바이스에 사용되는 확산 장벽을 제공하는 것이 본 발명의 목적이다.
단순 제조 공정으로 만들어질 수 있는 확산 장벽을 제공하는 것이 본 발명의 또 다른 목적이다.
반도체 공정 단계에서 직면하는 높은 처리 온도를 감내할 수 있는 확산 장벽을 제공하는 것이 본 발명의 부가 목적이다.
고 유전 상수값을 갖는 산화층을 포함하는 디바이스에 대해서 산소 확산 장벽을 제공하는 것이 본 발명의 또다른 부가 목적이다.
내열 금속층이 다음의 어닐링 단계 동안 산화하지 않도록 (전기적 도전성을 유지하도록) 다중 층 알루미늄/내열 금속 재료로 만들어진 산소 확산 장벽을 제공하는 것이 본 발명의 또다른 목적이다.
막(film)이 대기에 노출될 때 Al2O3박층이 알루미늄 기판 위에 형성되도록 하기 위해, 알루미늄/내열 금속으로 만들어지고 다중 층 박막이 되는 산소 확산 장벽을 제공하는 것이 본 발명의 또 다른 목적이다.
본 발명은 내열 금속층 위에 알루미늄으로 구성된 이중 층 박막 구조를 제공하는데, 상기 이중 층 박막 구조체는 고온에서 산소가 침투하는 것을 방지하는 확산 장벽으로 사용되어 내열 금속의 전기적 기계적 열화를 방지해 준다.
양호한 실시예에서, 본 발명은 고온 어닐링(650℃보다 큼)을 견딜 수 있고 산소 확산을 방지하는 확산 장벽으로서, 내열 금속층 상부 위에 얇은 알루미늄 층을 채용하여 쓴다. 확산 장벽의 층 구조는 (Al2O3/내열 금속 알루미나이드/내열 금속 실리사이드/Si)형 구조가 된다. Ta, Ti, Nb, V, Zr, Hf, Cr, Mo, 또는 W와 같은 내열 금속 위에 알루미늄 박막을 사용하면, 특히 탄탈륨 위에 알루미늄을 사용하면, 고온 어닐링 동안 산소 침투에 저항하는 효율적인 확산 장벽이 어닐링에 반응하여 형성된다. 증착된 이중 층이 대기에 노출되자마자, 5nm보다 작은 두께를 갖는 Al2O3박층이 알루미늄 표면 위에 형성된다. 어닐링 동안 과잉(excess) 금속인 Al은 400℃보다 높은 온도에서 Ta와 반응하여 높은 용융점(1000℃ 이상)을 갖는 화합물 금속층을 형성한다. 이렇게 하는 것이 바람직한 이유는 순수 알루미늄은 660℃에서 녹기 때문이다. 따라서 어닐링 후의 최종적인 확산 장벽 구조는 Al2O3/Al3Ta/Ta로 구성되고 확산 장벽이 Si와 접촉하게 되는 때는 Al2O3/Al3Ta/TaSi2로 구성된다. 이 최종 층 구조는 650℃를 초과하는 고온 산화 어닐링을 견딜 수 있다.
본 발명의 또 다른 목적, 특징, 및 이점은 상세한 설명과 첨부된 도면을 고려할 때 명백해질 것이다.
본 발명에 따르면, (Al2O3/알루미나이드/내열 금속 실리사이드/Si)형 구조를 이루며 내열 금속 확산 장벽 위에 증착된 얇은 알루미늄 층이 650℃보다 더 높은 고온 어닐링에 견디고 산소 확산을 방지하는 데 사용된다.
알루미늄 박막이 Ta, Ti, Nb, V, Zr, Hf, Cr, Mo, 또는 W와 같은 다양한 내열 금속 막 위에서 사용될 수 있다. 양호한 실시예에서 탄탈륨 막 위에 증착되고 알루미나이드를 형성하기 위해 반응하는 알루미늄 막은 고온 어닐링 공정 동안 산소 침투를 막는 확산 장벽층으로서 사용될 수 있다.
제1도에서, 기판(14) 위에 증착된 내열 금속층(12)로 이루어진 종래의 확산 장벽이 도시되어 있다. 제1b도는 기판(20)의 상부에 증착된 내열 금속층(18) 상부에 알루미늄 막(16)이 증착된 본 발명에 따른 산소 확산 장벽 구성을 도시하고 있다. 제1b도에 도시된 증착된 알루미늄 막(16)이 대기에 노출되자마자 Al2O3박층(22)이 기판 상부에 형성된다. 이는 제1c도에 도시되었다. 고온 어닐링 동안, 과잉 금속 Al은 400℃보다 높은 온도에서 Ta와 반응하여 높은 용융점(1000℃보다 높음)을 갖는 화합물 금속을 형성한다. 이는 제1c도에서 층(24)으로 도시되었다. 제1c도는 SiO2또는 Si3N4기판이 사용되는 X-선 리소그래피 마스크 응용의 한 실시예를 도시한다. 따라서 어닐링 후의 최종 확산 장벽 구조는 Ta 또는 TaSi2, 즉 커패시터 구조의 경우에서와 같이 확산 장벽이 Si와 접촉하는 경우닌 제1d도에서의 층(26) 위에 Al3Ta, 즉 제1c도에서의 층(24)이 형성되고 그 위에 Al2O3가 형성된 구조를 갖는다. 이 최종 구조는 650℃ 보다 높은 고온 산화 어닐링을 견뎌낼 수 있다.
[실시예 1]
산소 확산 장벽으로 사용하기 위해 내열 금속 박막 위에 알루미늄이 형성된 이중 층을 평가하기 위하여, 먼저 15nm 두께의 알루미늄 막이 예를 들어 물리적 증착 기법 등을 사용하여 50 nm 두께의 Ta 층 위에 증착된다. 샘플이 650℃에서 30분 동안 산화로(oxidation furnace) 내에서 그리고 플렉서스 F2400 박막 스트레스 프로파일러 시스템 내에서 어닐링되었다. 여기서, 상기 내열 박막 이중층이나 알루미늄은 당 기술 분야에 현재 널리 공지되어 사용되는 화학적 증기증착법(Chemical Vapor Reposition)이나 전기 플레이팅법(Electroplating) 등의 기법도 사용될 수 있다는 것은 자명한 사실이다.
Si 위에 Al/Ta 막을 증착시킨 것과 Si 위에 Al/Ta 막이 형성된 구조를 어닐링한 것의 X-선 회절 트레이스(trace)가 제2a도에서 제2b도까지 도시되어 있다. 사용된 어닐링 조건은 O2내에서 30분 동안 650℃로 가열하는 것이었다. Al/Ta/Si막이 증착된 상태의 X-선 회절 그래프는 Al, Ta 및 Si 기판에 대한 피크들을 보여준다. 어닐링된 샘플 (Al2O3/Al3Ta/TaSi2/Si)에 대한 그래프는 Al2O3, Ta, 및 TaSi2피크들을 보여준다. 피크들의 위치가 표시되어 있다. 또한 어닐링된 샘플 내에 존재하지 않는 Ta2O3피크들의 위치도 표시되어 아무런 Ta2O3도 형성되지 않았음을 나타낸다.
SiO2기판 위의 순수 Ta 막, 및 동일한 SiO2기판위의 Al/Ta 막에 대한 스트레스 그래프들이 온도의 함수로서 제3a도와 제3b도에 도시되어 있다. SiO2기판 위의 순수 Ta 막의 경우 산소 혼입으로 인해 열 주기에 따라서 지속적인 스트레스 변화가 생긴다. 열 주기는 He, Ar, N2, FG(Forming Gas) 또는 O2내애서 분당 10℃만큼 증가하여 400℃까지 상승하는 것이 일곱 번 수행되었다. 반대로 SiO2기판위에 Al/Ta 막이 증착된 경우 스트레스는 Al3Ta 페이즈(phase)의 완전 형성에 따라 두 번째 열 주기 후에는 일정하게 유지된다. 따라서 제2a도, 제2b도와 제3a도, 제3b도에 도시된 X-선 회절 곡선 및 스트레스 분석은 고온에서의 산소 침투에 대한 확산 장벽으로서 Al/Ta 이중 층이 효과적임을 명백히 증명해 준다.
제4a도 및 제4b도는 Si 위에 50 nm의 Ta가 형성되고 그 위에 15nm의 Al이 형성된 막의 구조로 증착시킨 경우와 동일한 막을 700℃에서 (RTO, 또는 급속 열 산화 어닐링에 의해) 1분 동안 산소 내에서 어닐링한 경우의 피크 높이 대 스퍼터 시간(분)의 오제(Auger) 분석을 도시한 그래프이다. 오제 분석 동안 Al, Ta, Si, O2및 Cl이 모니터되었다. 표면 오염을 결정하기 위해 Cl이 모니터되었다. 제4a도는 막이 대기에 노출되었을 때에 형성된 박막 Al2O3표면층을 갖는, 대략(15 nm의 Al/50nm의 Ta/Si)의 구조로 증착된 상태의 샘플의 구조를 확증해 주는 데이터를 도시하고 있다. 이 막은 본 발명에서 이용된 다른 모든 막들처럼 1에서 2×107Torr 의 기저 압력을 갖는 Airco FC3200 전자빔(e-beam) 증착 시스템 내에서 증착되었다. Al은 4Å/초의 비율로 Ta는 2.5Å/초의 비율로 증착되었다.
제4b도에 도시된 그래프는, 700℃에서 1분 동안의 RTO 어닐링 후의 구조는 증착된 상태의 경우보다 두꺼운 상부의 Al2O3층과, 그 하부의 Al3Ta(O)과, 그 하부의 Ta 층 및 Si 기판과 접촉하는 TaSi2층으로 이루어지는 것을 보여준다. Ta 층이 산화되었다는 어떤 증거도 관측되지 않았으며 이는 이 구조가 700℃에서 1분 동안 산소 침투에 대해서 확산 장벽으로 기능한다는 것을 나타낸다. 700℃와 1분은 PLT(고 유전 재료)를 최고 유전 상수를 갖는 페이즈(phase)가 되도록 결정화하는데에 필요한 온도와 시간이다. 오제 결과는 본 발명의 여러 가지 샘플에 대해 수행된 X-선 회절 분석 및 온도 분석의 함수로서의 스트레스와 일치한다.
제5도는 RTO 어닐링 후에, Al/내열 금속 산소 확산 장벽을 포함하는 최종 캐패시터 구조를 도시한다. 내열 금속이 탄탈륨이고 고 유전 재료가 PLT인 특정한 경우, 상부 금속 접촉부(즉 Al)와 백금층 사이에서 측정된 유전 상수는 380±10%이고, 상부와 바닥 금속 접촉부 사이에서 측정된 유전 상수는 380±10%였다. 이는 직렬 캐패시턴스 효과로 인해 유전 상수의 저하를 초래하였을 연속 절연 산화층의 형성 산화 중에 전극 구조 내에서 전혀 형성되지 않았음을 나타내는 명백한 증거이다.
본 발명은 어닐링 동안 산화되어 재료의 열화를 초래할 수 있는 내열 금속의 사용과 관련한 어떠한 VLSI 전자적 응용에도 이용될 수 있다. 특히, 고 유전 재료 형성의 응용예에 사용되는, 확산 장벽, 접착층, X-선원 리소그래피 마스크, 금속 게이트 라인, 금속 접촉부 및 전극 재료에 사용될 수 있다. 본 발명이 예시적 방식으로 설명되었지만 사용된 용어는 설명어적인 성격으로서 의도된 것이지, 제한적인 것이 아님을 이해해야 한다.
더욱이 본 발명은 양호한 실시예에 대해서 설명되었지만, 당 분야의 숙련자라면 본 발명의 또 다른 가능한 변형에 이러한 교시 내용을 적용할 수 있음을 알 수 있을 것이다. 독점 소유 또는 특권을 청구하는 본 발명의 실시예들은 다음 특허 청구 범위에 의해 정의된다.

Claims (19)

  1. 고온 어닐링 동안 내열 금속을 산화로부터 보호하는 방법에 있어서, 내열 금속이 아닌 기판을 제공하는 단계, 내열 금속층을 증착하는 단계, 내열 금속층 위에 알루미늄 층을 증착하여 내열 금속/알루미늄 이중층(bi-layer)을 형성하는 단계, 및 상기 내열 금속/알루미늄 이중층을 어닐링하여 상기 내열 금속층과 접촉하고 있는 내열 금속 알루미나이드 상에 상부 Al2O3층이 형성되도록 하는 단계를 포함하는 내열 금속을 산화로부터 보호하는 방법.
  2. 자기 정렬 공정을 이용하여 게이트 라인 또는 금속 접촉부를 형성하고 고온 어닐링 동안 내열 금속을 산화로부터 보호하는 방법에 있어서, 단결정 실리콘, 다결정 실리콘 및 비정질 실리콘으로 구성된 군으로부터 선택된 재료로 만들어진 기판을 제공하는 단계, 내열 금속층을 증착하고 상기 내열 금속층을 내열 금속 라인 또는 접촉 경로로 패터닝하는 단계, 상기 내열 금속층 상에 알루미늄 층을 증착하여 내열 금속/알루미늄 이중층을 형성하고, 400℃ 이상에서 어닐링하여 상기 내열 금속과 접촉하는 Al이 알루미나이드를 형성하도록 하는 단계, 상기 내열 금속/알루미늄 이중층을 어닐링하여 어닐링한 후의 최종 구조물이 내열 금속 실리사이드 상에 내열 금속 알루미나이드가 있고 이 내열 금속 알루미나이드 상에 Al2O3이 있는 구성으로 이루어지도록 하는 단계, 및 어떤 내열 금속도 존재하지 않는 영역에서 반응하지 않은 Al을 선택적으로 에칭하는 단계를 포함하는 방법.
  3. 반도체 디바이스 내에서 산소 확산을 방지하는 방법에 있어서, 반도체 재료로 이루어진 기판을 제공하는 단계, 상기 기판 위에 내열 금속막을 증착하는 단계, 상기 내열 금속막 위에 알루미늄 막을 증착하는 단계, 및 상기 내열 금속막과 상기 알루미늄 막으로 된 층들을 어닐링하여 Al2O3층이 상기 알루미늄 막의 상부에 형성되도록 하여 산소가 상기 내열 금속막을 통해 확산하는 것을 방지하는 단계를 포함하는 방법.
  4. 반도체 디바이스 내에서 산소 확산을 방지하는 방법에 있어서, 단결정 실리콘, 다결정 실리콘, 비정질 실리콘으로 구성된 군으로부터 선택된 재료로 만들어진 기판을 제공하는 단계, 상기 기판 상에 내열 금속층을 증착하는 단계, 상기 내열 금속층 상에 알루미늄 층을 증착하는 단계, 상기 내열 금속 및 상기 알루미늄으로 이루어진 층들을 어닐링하여 어닐링한 후의 최종 구조물이 내열 금속 실리사이드 상에 내열 금속 알루미나이드가 있고 이 내열 금속 알루미나이드 상에 Al2O3이 있는 구성으로 이루어지도록 하여 산소가 상기 내열 금속층을 통하여 확산되는 것을 방지하는 단계를 포함하는 방법.
  5. 반도체 디바이스 내에서 산소 확산을 방지하는 방법에 있어서, 반도체 재료로 이루어진 기판을 제공하는 단계, 상기 기판 위에 내열 금속막을 증착하는 단계, 상기 내열 금속막 위에 알루미늄 막을 증착하여 내열 금속/알루미늄 이중층을 형성하는 단계-상기 내열 금속/알루미늄 이중층은 Si와 고 유전 상수 재료 사이에 증착됨-, 및 상기 내열 금속막과 상기 알루미늄 막으로 된 층들을 어닐링하여 Al2O3층이 상기 알루미늄 막의 상부에 형성되도록 하여 산소가 상기 내열 금속막을 통해 확산하는 것을 방지하는 단계를 포함하는 방법.
  6. 고온 어닐링 동안 내열 금속을 산화로부터 보호하는 방법에 있어서, 단결정 실리콘, 다결정 실리콘 및 비정질 실리콘으로 구성된 군으로부터 선택된 재료로 만들어진 기판을 제공하는 단계, 내열 금속층을 증착하는 단계, 상기 내열 금속층 상에 알루미늄 층을 증착하여 내열 금속/알루미늄 이중층을 형성하는 단계, 및 상기 내열 금속/알루미늄 이중층을 250℃ 이상의 온도로 He, Ar, N2, FG(forming gas) 또는 O2내에서 어닐링하여 어닐링한 후의 최종 구조물이 내열 금속 실리사이드 상에 내열 금속 알루미나이드가 있고 이 내열 금속 알루미나이드 상에 Al2O3이 있는 구성으로 이루어지도록 하는 단계를 포함하는 방법.
  7. 반도체 디바이스 내에서 산소 확산을 방지하는 방법에 있어서, 단결정 실리콘, 다결정 실리콘 및 비정질 실리콘으로 구성된 군으로부터 선택된 재료로 만들어진 기판을 제공하는 단계, 상기 기판 상에 내열 금속층을 증착하는 단계, 상기 내열 금속층 위에 알루미늄 층을 증착하는 단계 - 상기 내열 금속/알루미늄 이중층은 Si와 고 유전 상수 재료 사이에 증착됨-, 및 상기 내열 금속 및 상기 알루미늄으로 이루어진 층들을 어닐링하여 어닐링한 후의 최종 구조물이 내열 금속 실리사이드 상에 내열 금속 알루미나이드가 있고 이내열 금속 알루미나이드 상에 Al2O3이 있는 구성으로 이루어지도록 하여 산소가 상기 내열 금속층을 통하여 확산되는 것을 방지하는 단계를 포함하는 방법.
  8. 캐패시터에 있어서, 도전성 기판, 상기 기판을 덮는 내열 금속층, 상기 내열 금속층을 덮는 내열 금속 알루미나이드 층, 상기 내열 금속 알루미나이드 층을 덮는 알루미늄 산화층, 금속 접촉 시드(seed)층, 고 유전 상수층, 및 상부 전극층을 포함하는 캐패시터.
  9. 제8항에 있어서, 상기 금속 접촉 시드층은 Pt, Pd, Ir 및 Au로 구성된 군으로부터 선택된 재료로 형성되고, 그 위에 고 유전 상수층이 증착된 캐패시터.
  10. 제8항에 있어서, 상기 내열 금속층 및 상기 내열 금속 알루미나이드층은 250℃ 이상의 온도로 He, Ar, N2, FG 또는 O2분위기 가스 내에서 어닐링한 후에 얻어지는 어닐링된 구조를 갖는 캐패시터.
  11. 제8항에 있어서, 상기 고 유전 상수 재료는 PZT, PLZT 및 BaXSrl-XTiO3로 구성된 군으로부터 선택된 페로브스키트 화합물(Perovskite compound)인 캐패시터.
  12. 다중층 확산 장벽(multilayer diffusion barrier)에 있어서, 도전성 기판, 상기 기판을 덮는 내열 금속층, 상기 내열 금속층을 덮는 내열 금속 알루미나이드 층, 및 상기 내열 금속 알루미나이드 층을 덮는 알루미늄 산화층을 포함하는 다중층 확산 장벽.
  13. 제12항에 있어서, 상기 도전성 기판은 반도체인 다중층 확산 장벽.
  14. 제12항에 있어서, 상기 내열 금속은 Ta, Ti, Nb, V, Zr, Hf, Cr, Mo 및 W로 구성된 군으로부터 선택된 부재인 다중층 확산 장벽.
  15. 제12항에 있어서, 상기 내열 금속은 내열 금속 실리사이드인 다중층 확산 장벽.
  16. 제12항에 있어서, 상기 도전성 기판은 단결정 실리콘, 다결정 실리콘, 및 비정질 실리콘으로 구성된 군으로부터 선택된 재료로 만들어진 다중층 확산 장벽.
  17. 제12항에 있어서, 상기 내열 금속 및 상기 내열 금속 알루미나이드는 물리적 증착 기법, 화학적 증착 기법 또는 전기 도금 기법에 의해 증착된 다중층 확산 장벽.
  18. 제12항에 있어서, 상기 내열 금속층 및 상기 내열금속 알루미나이드층은 26℃이상의 온도로 어닐링한 후에 얻어지는 어닐링된 구조를 갖는 다중층 확산 장벽.
  19. 제12항에 있어서, 상기 다중층 확산 장벽은 400℃에서 800℃사이의 온도로 산소 내에서 어닐링한 후에 얻어지는 어닐링된 구조를 갖는 다중층 확산 장벽.
KR1019950053760A 1995-01-13 1995-12-21 내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽 KR100204082B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/372,633 1995-01-13
US08/372,633 US5625233A (en) 1995-01-13 1995-01-13 Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide

Publications (2)

Publication Number Publication Date
KR960030330A KR960030330A (ko) 1996-08-17
KR100204082B1 true KR100204082B1 (ko) 1999-06-15

Family

ID=23469011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053760A KR100204082B1 (ko) 1995-01-13 1995-12-21 내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽

Country Status (5)

Country Link
US (2) US5625233A (ko)
EP (1) EP0725428A3 (ko)
JP (1) JP3306740B2 (ko)
KR (1) KR100204082B1 (ko)
TW (1) TW359861B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387262B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204111B1 (en) 1994-12-28 2001-03-20 Matsushita Electronics Corporation Fabrication method of capacitor for integrated circuit
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6660610B2 (en) * 1996-07-08 2003-12-09 Micron Technology, Inc. Devices having improved capacitance and methods of their fabrication
US6752584B2 (en) * 1996-07-15 2004-06-22 Semitool, Inc. Transfer devices for handling microelectronic workpieces within an environment of a processing machine and methods of manufacturing and using such devices in the processing of microelectronic workpieces
US6921467B2 (en) * 1996-07-15 2005-07-26 Semitool, Inc. Processing tools, components of processing tools, and method of making and using same for electrochemical processing of microelectronic workpieces
WO2000061498A2 (en) 1999-04-13 2000-10-19 Semitool, Inc. System for electrochemically processing a workpiece
US5891317A (en) * 1997-02-04 1999-04-06 Avon Products, Inc. Electroformed hollow jewelry
KR20010013595A (ko) * 1997-06-09 2001-02-26 엔, 마이클 그로브 개선된 장벽 특성을 나타내는 결정 퍼로브스카이트강유전체 셀을 어닐링하는 방법
KR100269306B1 (ko) * 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
JP3165093B2 (ja) * 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
TW593731B (en) 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
US6197181B1 (en) * 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US6565729B2 (en) 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
EP1091024A4 (en) * 1998-04-30 2006-03-22 Ebara Corp METHOD AND DEVICE FOR COATING SUBSTRATES
US6509601B1 (en) 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100335399B1 (ko) * 1998-10-29 2002-07-18 박종섭 강유전체램 소자의 제조방법
TW483950B (en) 1998-12-31 2002-04-21 Semitool Inc Method, chemistry, and apparatus for high deposition rate solder electroplating on a microelectronic workpiece
KR100310824B1 (ko) * 1999-01-29 2001-10-17 김영환 반도체장치의 캐패시터 및 그 제조방법
US6387748B1 (en) 1999-02-16 2002-05-14 Micron Technology, Inc. Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
US6916412B2 (en) * 1999-04-13 2005-07-12 Semitool, Inc. Adaptable electrochemical processing chamber
US6465828B2 (en) 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6475911B1 (en) * 2000-08-16 2002-11-05 Micron Technology, Inc. Method of forming noble metal pattern
US6420230B1 (en) * 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US7112503B1 (en) * 2000-08-31 2006-09-26 Micron Technology, Inc. Enhanced surface area capacitor fabrication methods
US7217615B1 (en) 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US6518198B1 (en) * 2000-08-31 2003-02-11 Micron Technology, Inc. Electroless deposition of doped noble metals and noble metal alloys
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
US6613641B1 (en) * 2001-01-17 2003-09-02 International Business Machines Corporation Production of metal insulator metal (MIM) structures using anodizing process
JP2003051582A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体装置およびその製造方法
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6495422B1 (en) 2001-11-09 2002-12-17 Taiwan Semiconductor Manfacturing Company Methods of forming high-k gate dielectrics and I/O gate oxides for advanced logic application
US6900122B2 (en) * 2001-12-20 2005-05-31 Micron Technology, Inc. Low-temperature grown high-quality ultra-thin praseodymium gate dielectrics
KR100448852B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7589029B2 (en) 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US6893505B2 (en) * 2002-05-08 2005-05-17 Semitool, Inc. Apparatus and method for regulating fluid flows, such as flows of electrochemical processing fluids
US7135421B2 (en) 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US7025866B2 (en) * 2002-08-21 2006-04-11 Micron Technology, Inc. Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces
JP2004214358A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US7135369B2 (en) * 2003-03-31 2006-11-14 Micron Technology, Inc. Atomic layer deposited ZrAlxOy dielectric layers including Zr4AlO9
US7183186B2 (en) * 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US7192824B2 (en) * 2003-06-24 2007-03-20 Micron Technology, Inc. Lanthanide oxide / hafnium oxide dielectric layers
JP4729661B2 (ja) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司 ヒロックが無いアルミニウム層及びその形成方法
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US20050092611A1 (en) * 2003-11-03 2005-05-05 Semitool, Inc. Bath and method for high rate copper deposition
US20050230262A1 (en) * 2004-04-20 2005-10-20 Semitool, Inc. Electrochemical methods for the formation of protective features on metallized features
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
KR100722772B1 (ko) * 2006-05-03 2007-05-30 삼성전자주식회사 박막 구조물 및 이의 박막 구조물 형성 방법과, 커패시터및 이의 커패시터 형성 방법
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
US20080264774A1 (en) * 2007-04-25 2008-10-30 Semitool, Inc. Method for electrochemically depositing metal onto a microelectronic workpiece
US9142631B2 (en) 2010-03-17 2015-09-22 Cree, Inc. Multilayer diffusion barriers for wide bandgap Schottky barrier devices
US9312136B2 (en) 2014-03-06 2016-04-12 International Business Machines Corporation Replacement metal gate stack for diffusion prevention
US9397181B2 (en) 2014-03-19 2016-07-19 International Business Machines Corporation Diffusion-controlled oxygen depletion of semiconductor contact interface
US9443772B2 (en) 2014-03-19 2016-09-13 Globalfoundries Inc. Diffusion-controlled semiconductor contact creation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1174289A (fr) * 1956-05-26 1959-03-09 Teves Kg Alfred Procédé pour la formation d'un revêtement protecteur, notamment sur les cônes desoupapes de moteurs à combustion interne, les aubes de turbines de réacteurs et d'autres organes mécaniques exposés à des contraintes thermiques importantes
US3420689A (en) * 1965-12-21 1969-01-07 Gen Electric Method for forming an oxidation resistant coating on a substrate
US3939047A (en) * 1971-11-15 1976-02-17 Nippon Electric Co., Ltd. Method for fabricating electrode structure for a semiconductor device having a shallow junction
US4489482A (en) * 1983-06-06 1984-12-25 Fairchild Camera & Instrument Corp. Impregnation of aluminum interconnects with copper
JPH0682782B2 (ja) * 1985-03-20 1994-10-19 株式会社日立製作所 キヤパシタ
US5015440A (en) * 1989-09-01 1991-05-14 Mcdonnell Douglas Corporation Refractory aluminides
JPH0399471A (ja) * 1989-09-12 1991-04-24 Fujitsu Ltd 半導体装置
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JPH0543958A (ja) * 1991-01-17 1993-02-23 Sumitomo Light Metal Ind Ltd 耐酸化性チタニウムアルミナイドの製造方法
EP0514149B1 (en) * 1991-05-16 1995-09-27 Nec Corporation Thin film capacitor
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JP2937613B2 (ja) * 1991-07-16 1999-08-23 日本電気株式会社 薄膜配線およびその製造方法
US5421974A (en) * 1993-04-01 1995-06-06 Advanced Micro Devices, Inc. Integrated circuit having silicide-nitride based multi-layer metallization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387262B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
EP0725428A3 (en) 1997-12-10
JPH08236708A (ja) 1996-09-13
US5625233A (en) 1997-04-29
US5639316A (en) 1997-06-17
TW359861B (en) 1999-06-01
KR960030330A (ko) 1996-08-17
JP3306740B2 (ja) 2002-07-24
EP0725428A2 (en) 1996-08-07

Similar Documents

Publication Publication Date Title
KR100204082B1 (ko) 내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽
KR100187601B1 (ko) 반도체장치 및 그 제조방법
US6015989A (en) Semiconductor device having a capacitor electrode formed of iridum or ruthenium and a quantity of oxygen
EP0082919B1 (en) Thin film capacitor with dual bottom electrode
KR100386539B1 (ko) 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법
JP2002141478A (ja) 半導体装置及びその製造方法
US6306762B1 (en) Semiconductor device having multi-layered metalization and method of manufacturing the same
EP0542262B1 (en) Method for forming a metal conductor in semiconductor device
EP1035588B1 (en) Iridium conductive electrode/barrier structure and method for same
US4870033A (en) Method of manufacturing a multilayer electrode containing silicide for a semiconductor device
JPH06181212A (ja) 半導体装置の製造方法
JPS6312152A (ja) 半導体装置およびその製造方法
JP2751864B2 (ja) 酸素拡散バリア性電極とその製造方法
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법
KR0144167B1 (ko) 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법
KR100600333B1 (ko) 반도체 소자의 캐패시터 제조 방법
JPH03255632A (ja) 半導体装置及びその製造方法
KR940005727B1 (ko) 박막저항의 제조방법
KR0148294B1 (ko) 반도체 장치의 금속 배선 방법
JPH08264481A (ja) 拡散バリヤ機能を有する半導体素子の電極形成方法
JPH07147403A (ja) 半導体装置およびその製造方法
JPH01202860A (ja) 半導体装置
JPH10112560A (ja) 超電導薄膜およびその作製方法
KR19990057859A (ko) 반도체 장치의 금속 배선 형성 방법
JPH01202864A (ja) Ｍｏｓ型電界効果トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030120

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee