JPH01202860A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01202860A
JPH01202860A JP2667288A JP2667288A JPH01202860A JP H01202860 A JPH01202860 A JP H01202860A JP 2667288 A JP2667288 A JP 2667288A JP 2667288 A JP2667288 A JP 2667288A JP H01202860 A JPH01202860 A JP H01202860A
Authority
JP
Japan
Prior art keywords
layer
substrate
boride
metal
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2667288A
Other languages
English (en)
Inventor
Hiroaki Otsuki
大槻 博明
Takeshi Yokoyama
武 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2667288A priority Critical patent/JPH01202860A/ja
Publication of JPH01202860A publication Critical patent/JPH01202860A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置に関し、詳しくはシリコン集積
回路におけるAj配線とSi基板とのコンタクト構造に
関するものである。
(従来の技術) シリコン集積回路は、高集積化にともなって益々浅い接
合が必要となっている。この浅い接合にA11il!線
を用いると、その後の熱処理によって配線金属のAIが
Si中に侵入し、接合の短絡故障を起こしやすいことが
知られている。
このような現象を防止するために種々の方法が提案され
ている。その一つに、配線材料のAjと浅い接合を持っ
Si基板との間に第3の物質(単層膜あるいは積層膜。
以下バリア層と呼ぶ。)を挾み、AjのSi中への侵入
を防ごうとする方法がある。
この方法においてパリ1層には、IEDMテクニカル・
ダイジz7.ト(Teehnical Digest)
 1984−12 。
PPll0〜113に示されているように、高融点金属
およびその珪化物などが用いられている。
このパリ1層に要求される条件には、■低抵抗であるこ
と、■Ajt!線形成後線形成環に対して耐性があるこ
と、■Aj@線とSi基板あるいはBPSG(boro
−phosphosilicate  glass)な
どの絶縁膜との密着性を阻害しないこと、■微細加工が
可能であること、などがある。
(発明が解決しようとする課ra> しかるに、上記文献に示されるように、上記従来のバリ
ア層は、上記要求条件を充分に満たしていない。
この発明は、上記要求条件を充分に満たすパリ1層を有
し、低接触抵抗で良好な、特に耐熱性の優れたSi基板
とAI配線とのコンタクト構造を得ることができる半導
体装置を提供することを目的とする。
(課題を解決するための手段) この発明は、半導体装置において、Si基板とAj配線
のコンタクト部に、Si基板側から、高融点金属あるい
は遷移金属の珪化物層と、同金属のホウ化物−層の積層
膜をバリア層として設けるものである。
(作  用) 上記′構造において、高融点金属あるいは遷移金属のホ
ウ化物層は、同金属の珪化物層よりも抵抗°が低く、低
接触抵抗を実現するみさらに、ホウ化物層は、約600
℃の熱処理を行っても、A4とほとんど反応しない。ま
た、ホウ化物層下、Si基板上の珪化物層は、Si基板
上の自然酸化膜や有機的な汚れの影響を受けにくり、接
触抵抗を低く抑え、かつバリア層のSi基板からの剥れ
も防止する。
また、珪化物層は、Si基板のコンタクト部にn′″拡
散層が形成されている場合、該n”拡散層に対するホウ
化物層中のビ不純物であるボロンの悪影響を阻止する。
(実 施 例) 以下この発明の実施例を図面を参照して説明する。
第1図はこの発明の第1の実施例を示す断面図である。
この第1の実施例においては、N型Si基板1に形成さ
れたざ拡散層3とAI配線7のコンタクト部に、ざ拡散
層3側から、Tiの珪化物層4と、Tiのホウ化物層6
がバリア層として設けられている。ただし、珪化物層4
は、ビ拡散層3上の全面に形成されている。なお、図に
おいて、2はフィールド酸化膜、5は中間絶縁膜、8は
コンタクト孔である。
このような構造は次のようにして製造される。
まず、N型Si基板1に素子分離用のフィールド酸化膜
2を600〜800 nm程度形成した後、B(ボロン
)あるいはBF2イオンを例えtf40keVでlXl
0  crn  基板1に注入し、900〜1000℃
程度の熱処理により注入イオンの活性化を行うことによ
り、基板1のアクティブ領域にビ拡散層3を形成する。
次に、Ti膜を30〜100 nm程度スパッタあるい
は蒸着等によ抄基板1上の全面に被着させる。
その次に、550〜750℃程度の熱処理を行いアクテ
ィブ領域のみSiとTiを反応させ、フィールド酸化膜
2上の未反応TiはH2O。ペースの溶液(例えばH2
0□+H2So4液)により選択的に除去することによ
り、ざ拡散層3上にのみTiの珪化物層(以下チタンシ
リサイドと言う)4を形成する。
その後、BPSGあるいはPSG (phosphos
 i 11−cate  glass)のよう゛な中間
絶縁膜5をCVD(chemical  vapor 
 deposition)法により600〜800 n
m程度全面に堆積させ、その中間絶縁膜5に、通常のホ
トリソグラフィおよびプラズマエツチングによ°リコン
タクト孔8を開ける。なお、中間絶縁膜5の堆積前ある
いは後あるいは両方、または、コンタクト孔8の開孔後
に、チタンシリサイド4の低抵抗化を主目的として、N
2W囲気中で900〜1000℃のアニールを行っても
よい。
その後、TiB2ターゲットを使用したスパッタ装置に
よりTiのホウ化物層(以下ホウ化チタンという)6を
10〜100 nm被着させる。その後、同一装置ある
いは別の装置によりAj(微量のCuのような他の元素
を含んでいてもよい)を600〜1200 nm堆積さ
せる。このあと、ホトリソグラフィにより図示しないレ
ジストパターンを形成し、そのレジストパターンをマス
クとして、BCI、ガスを使用したR、IE(reac
tive  1onetch)によりAj膜をエツチン
グし、AI配線7を形成し、さらに NF3ガスを使用
したプラズマエツチングによりホウ化チタン6をエツチ
ングして、該ホウ化チタン6も配線パターン状とする。
第2図は、この発明の第2の実施例を示す断面図である
。この場合は、チタンシリサイド4をざ拡散層3表面全
面ではな(、コンタクト孔部のみに形成している。
これの製造方法は、第1の実施例と基本的に同じであり
、ただチタンシリサイド4の形成工程の位置が異なる。
すなわち、コンタクト孔8開孔後にTiを被着し、熱処
理によりSiとTiを反応させ、中間絶縁膜5上の未反
応Tiを選択的に除去し、コンタクト孔部のみにチタン
シリサイド4を形成する。その後、第1の実施例と同様
にホウ化チタン6及びAI膜を堆積させパターニングし
て、AI!il!i!JI7と、同一パターンにホウ化
チタン6を形成する。
第3図は、第3の実施例を示す断面図である。
この場合は、チタンシリサイド4をスパッタにより形成
し、該チタンシリサイド4も配線パターン状に形成して
いる。
これの製造方法は、コンタクト孔8の開孔後、T i 
S i x (2<+<3)ターゲットから、あるいは
TiA:  C; とSiとを同時にスパッタすることによりチタンシリサ
イド4を被着させる。その後、800〜900℃程度の
熱処理によりチタンシリサイド4を結晶化させ低抵抗化
した後、ホウ化チタン6及びAI膜を堆積させ、図示し
ないレジストをマスクとじてAI膜及びホウ化チタン6
、チタンシリサイド4を順次エツチングすることにより
、AI′fi!!II7を形成し、かつホウ化チタン6
とチタンシリサイド4を同一パターンとする。
以上筒1ないし第3の実施例について説明し、これら実
施例においては、P+拡散層とのコンタクト部について
示したが、n“拡散層でも何ら問題はない。
また、Tiの珪化物層、ホウ化物層で説明したが、これ
はZr、 V、 Nb、 Hf、 Co、 Ta、 M
o、 Wの珪化物層、ホウ化物層でもよい。
(発明の効果) 以上説明したように、この発明の半導体装置によれば、
Si基板とAj配線のコンタクト部に、S1基板側から
、高融点金属あるいは遷移金属の珪化物層、同金属の本
つ化物層の積層膜をバリア層として設けたので、次のよ
うな効果が期待できる。
ホウ化物層の抵抗は珪化物層の抵抗よりも低くでき(例
えばTiB2.ZrB2の各々のバルク値は約9.7μ
ΩcI11)、低接触抵抗が実現できる。さらに、ホウ
化物層は約600℃の熱処理を行ってもAIとほとんど
反応が起こらないので(例えばAjとホウ化ジルコニウ
ムは625℃、2時間のN2中ノアニールでも殆ど相互
拡散が観察されていない)、Ajiil!線形成後の線
形性後飛躍的に向上する。また、ホウ化物層の下、Si
基板上に珪化物層を形成するようにしたので、ホウ化物
層を直接Si基板に接触させるよりも、 Si基板上の
自然酸化膜や有機的な汚れの影響を受けに<<、接触抵
抗を低く抑えることができ、Si基板からのはがれも起
こりにくい。さらに、Si基板に形成されたn+拡散層
にAJ配線が接続される場合において、前記のようにホ
ウ化物層の下に珪化物層を有すれば、前記ホウ化物層を
n+拡散層上に直接接触させる場合よりも、ざ不純物で
あるホウ化物層中のB(ボロン)のn+拡散層に対する
悪影響、すなわち、Bがn+拡散層中に拡散されてn1
拡散層表面のキャリア濃度が低下するような悪影響を抑
えることができる。
したがって、この発明によれば、Si基板、しかもSi
基板に形成されたビ及びn+両拡散珊に対して低接触抵
抗で良好な、特に耐熱性の向上したコンタクトが期待で
きる。
【図面の簡単な説明】
第1図はこの発明の半導体装置の第1の実施例を示す断
面図、第2図および第3図はこの発明の第2および第3
の実施例を示す断面図である。 1・・・N型Si基板、3・・・P+拡散層、4・・・
Tiの珪化物層(チタンシリサイド)、6・・・Tiの
ホウ化物層(ホウ化チタン)、7・・・AI配線。 hN譬Si菖jk 8;コンタクト千ム

Claims (1)

  1. 【特許請求の範囲】  Si基板とAl配線のコンタクト部に、Si基板側か
    ら、 (a)高融点金属あるいは遷移金属の珪化物層(b)同
    金属のホウ化物層 の積層膜を設けたことを特徴とする半導体装置。
JP2667288A 1988-02-09 1988-02-09 半導体装置 Pending JPH01202860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2667288A JPH01202860A (ja) 1988-02-09 1988-02-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2667288A JPH01202860A (ja) 1988-02-09 1988-02-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH01202860A true JPH01202860A (ja) 1989-08-15

Family

ID=12199887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2667288A Pending JPH01202860A (ja) 1988-02-09 1988-02-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH01202860A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335266A (ja) * 1990-10-31 1993-12-17 Internatl Business Mach Corp <Ibm> 自己整合接点及びその形成方法
JP2012089546A (ja) * 2010-10-15 2012-05-10 Tokyo Electron Ltd 成膜方法、成膜装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335266A (ja) * 1990-10-31 1993-12-17 Internatl Business Mach Corp <Ibm> 自己整合接点及びその形成方法
JP2012089546A (ja) * 2010-10-15 2012-05-10 Tokyo Electron Ltd 成膜方法、成膜装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4920073A (en) Selective silicidation process using a titanium nitride protective layer
US4971655A (en) Protection of a refractory metal silicide during high-temperature processing using a dual-layer cap of silicon dioxide and silicon nitride
EP0046371B1 (en) Method of manufacturing a semiconductor device
JPS6128232B2 (ja)
JPH01202860A (ja) 半導体装置
JPS6312152A (ja) 半導体装置およびその製造方法
JPS62216343A (ja) 半導体装置の製造方法
JP3095452B2 (ja) 半導体素子の製造方法
KR100431309B1 (ko) 반도체디바이스의금속배선형성방법
JPS6350042A (ja) 多層配線・電極膜構造
KR0156216B1 (ko) 박막트랜지스터 제조방법
JPH0410572A (ja) 半導体集積回路装置及びその製造方法
JPH02114641A (ja) 半導体装置の製造方法
JPH09293722A (ja) 半導体装置の製造方法
JPS61196554A (ja) 半導体集積回路装置
JPS62104078A (ja) 半導体集積回路装置の製造方法
JPS63143841A (ja) 半導体集積回路装置およびその製造方法
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
JPH0235773A (ja) 半導体装置
JPS63133622A (ja) 半導体装置の製造方法
JPS61256718A (ja) 半導体集積回路装置の製造方法
JPS62206827A (ja) チタン・シリサイド膜の熱処理方法
JPS62115776A (ja) 半導体装置の製造方法
JPS5843908B2 (ja) 半導体装置の製造方法
JPH08241990A (ja) 半導体装置の製造方法