JPS6312152A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS6312152A
JPS6312152A JP15655186A JP15655186A JPS6312152A JP S6312152 A JPS6312152 A JP S6312152A JP 15655186 A JP15655186 A JP 15655186A JP 15655186 A JP15655186 A JP 15655186A JP S6312152 A JPS6312152 A JP S6312152A
Authority
JP
Japan
Prior art keywords
silicide
melting point
point metal
titanium
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15655186A
Other languages
English (en)
Inventor
Katsuhiro Tsukamoto
塚本 克博
Tatsuro Okamoto
岡本 龍郎
Akihiko Osaki
明彦 大崎
Masahiro Shimizu
雅裕 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15655186A priority Critical patent/JPS6312152A/ja
Publication of JPS6312152A publication Critical patent/JPS6312152A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路の内部配線又はMO3型集積回路の
ゲート電極等の層の低抵抗化に関するものである。
〔従来の技術〕
第6図は、従来の内部配線又はゲート電極の構造を示す
断面図である。同図において、1は半導体基板、2はゲ
ート絶縁膜又はフィールド酸化膜等の絶縁膜、3は多結
晶シリコン、4は高融点金属シリサイド、5はリンガラ
ス等の絶縁膜、6はアルミ配線である。
第6図に示す多結晶シリコン3と高融点金属シリサイド
4の2層膜から成るゲート電極又は内部配線は一般的に
「ポリサイド」と呼ばれ、現在の超LSI(例えば25
6kDRAM等)に広く使われている。このポリサイド
構造は、ポリシリコン・ゲートの延長線上に考案された
ものであり、ポリシリコン・ゲートMO3)ランジスタ
と同じように、非常に薄いゲート絶縁膜(例えば100
人のSiO□)の上で良好なゲート電極として作用し、
しかもソース・ドレイン形成のためのイオン注入のマス
クとして自己整合的に使用され、またイオン注入後の高
温アニールに耐え得る高い融点を有している。
ポリサイド・ゲート構造は従来のポリシリコン・ゲート
の抵抗を下げるために考案されたものであり、ポリシリ
コンのシート抵抗が20〜50Ω/口であるのに対し、
ポリサイド構造では1〜7Ω/口のシート抵抗になり、
内部配線として用いた場合の配線による遅延時間を大幅
に減らすことが可能である。このため、ポリサイド構造
を形成するシリサイドには、できるだけ抵抗の低い高融
点金属シリサイドが望まれている。
〔発明が解決しようとする問題点〕
このような高融点金属シリサイドとして、現在の超LS
Iでは、モリブデン・シリサイド(M。
Si、)やタングステン・シリサイド(WStz)が使
われている。モリブデン・シリサイドやタングステン・
シリサイドが使われているのは、これらは融点が高く、
耐薬品性に優れ、また材料的にも純度の高いものが供給
されているためであるが、比抵抗は、モリブデン・シリ
サイドで100μΩ・国、タングステン・シリサイドで
70μΩ・口であり、もっと比抵抗の小さいチタン・シ
リサイド(比抵抗13〜17μΩ・am)の使用が望ま
しい。
しかしながら、チタン・シリサイドはフッ酸(HF)に
容易に溶解するため、半導体製造工程で多用されるフン
酸処理(エツチングや洗浄)に対して耐性がなく使いに
くいという大きな欠点を有している。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、抵抗が極めて小さく、かつ、フ
ッ酸等の薬品に対する耐性に優れたゲート電極又は内部
配線を得ることにある。
〔問題点を解決するための手段〕
このような目的を達成するために本発明は、多結晶シリ
コンの上部に高融点金属シリサイドと高融点金属の窒化
物、炭化物又は硼化物とから成る2層構造を形成するよ
うにしたものである。
また、製造方法として、多結晶シリコン層の上に高融点
金属をデポジットし、窒素雰囲気又はアンモニア雰囲気
で熱処理することにより高融点金属シリサイドと高融点
金属窒化物とを同時に形成するものである。
〔作用〕
本発明においては、ポリサイドのシート抵抗は非常に低
い値であり、またポリサイド構造は耐薬品性に優れた構
造である。
〔実施例〕
本発明に係わる半導体装置の一実施例を第1図に示す。
第1図において、7は高融点金属窒化膜であり、同図に
おいて第6図と同一部分又は相当部分には同一符号が付
しである。
第1図に示すように、ゲート電極又は内部配線は、多結
晶シリコン3とチタン・シリサイド等の高融点金属シリ
サイド4とチタン・ナイトライド等の高融点金属窒化膜
7とから成る3層構造で成り立っており、低抵抗である
が耐薬品性に劣る高融点金属シリサイド4は、非常に優
れた耐薬品性を有し、かつ、電気的な良導体である高融
点金属窒化膜7で保護された構造になっている。このた
め、第1図のアルミ配線6とのコンタクト部の開口や、
その工程の前後におけるフッ酸等の洗浄に際しても、耐
薬品性に劣る高融点金属シリサイド4が露出しないので
、高融点金属シリサイド4が腐食するような不都合は生
じない。
次に、本装置の構造を実現するための製造方法の一実施
例を第2図〜第5図を用いて説明する。
まず、第2図(a)に示すように、シリコン基板1の表
面にゲート絶縁膜又はフィールド酸化膜の絶縁膜2が形
成され、さらにその上に多結晶シリコン3が形成される
次に多結晶シリコン3の上に、例えばスパッタリング法
により、金属チタン8をデポジットする(第2図(b)
)。
続いて窒素雰囲気又はアンモニア雰囲気で熱処理すると
、第2図(C1に示すように、金属チタン8は多結晶シ
リコン3と反応してチタン・シリサイド4が形成され、
また上層では、窒素又はアンモニアと反応してチタン・
ナイトライド7が形成される。
この熱処理に際しては、酸素又は空気の混入を避けるこ
とが、チタンの表面が酸化されるのを防止し、有効に窒
化反応を起こさせる上で極めて重要である。このため、
ランプ・アニール法のような雰囲気を制御しやすい熱処
理技術を用いることが大変有効である。
第3図は、多結晶シリコン上にスパッタリング法により
金属チタンを70nmデポジットした後ランプ・アニー
ル法により窒素雰囲気で800℃、60秒間の熱処理を
行なった試料をヘリウム・イオン(1,5MeV)の後
方散乱法を用いて分析したものである。最表面には約3
0nmのチタン・ナイトライドTiNが形成され、その
下に約9Qnmのチタン・シリサイドT i S i 
zが形成されていることが分かる。こうして、多結晶シ
リコン3.チタン・シリサイド4.チタン・ナイトライ
ド7の3層膜から成る低抵抗の電極層が形成される。
この電極層のシート抵抗と熱処理温度との関係を熱処理
雰囲気をパラメータとして第4図に示す。
同図は、金属チタンの膜厚が115nmのときのデータ
を示すグラフであり、10はアンモニア雰囲気における
シート抵抗を示す特性曲線、11は窒素雰囲気における
シート抵抗を示す特性曲線、12はアルゴン雰囲気にお
けるシート抵抗を示す特性曲線である。
アルゴン雰囲気(特性曲線12)では、チタン・ナイト
ライドが形成されず、すべてチタン・シリサイドになる
ため、シート抵抗は0.65Ω/口(800℃)まで低
下するが、チタン・シリサイドはフッ酸等の薬品に対し
て保護されない。窒素雰囲気(特性曲線11)又はアン
モニア雰囲気(特性曲線12)では、チタン・ナイトラ
イドが形成されてチタン・シリサイドの膜厚が減少する
ため、シート抵抗は多少増加するが0.75Ω/口(8
00°C)程度であり、従来のモリブデン・シリサイド
やタングステン・シリサイドの3〜5Ω/口と比較する
と、十分低い値であることが分かる。
この後、第2図(d)に示すように、写真製版技術を用
いてパターニングを行なう。この際、パターン幅の制御
性を向上させるため、通常、反応性イオン・エツチング
が用いられるが、チタン・ナイトライドとチタン・シリ
サイドは全く同じ条件で反応性イオン・エツチングする
ことが可能であり、エツチング工程では何ら特別の工程
は必要としない。
この後、通常のMOS−LSIの製造工程(図示せず)
に従って、ソース・ドレイン形成のためのイオン注入や
高温アニールを行ない、リンガラス等の’411!膜を
デポジットしてコンタクトホールを開口し、アルミ配線
を施す。これら一連の工程で必要とされるフッ酸等の薬
品によるライト・エツチングや洗浄に対しては、チタン
・ナイトライドが優れた耐薬品性を示すため、チタン・
シリサイドが腐食する不具合は完全に防止することがで
きる。
第5図は、チタン・シリサイドのみの1層膜およびチタ
ン・ナイトライドとチタン・シリサイドの2層膜をフン
酸水溶液に浸した場合のシート抵抗の変化を示すグラフ
である。特性曲線21はチタン・シリサイドのみの1層
膜の場合、特性曲線22はチタン・ナイトライドとチタ
ン・シリサイドの2層膜の場合を示す。特性曲線21に
示すように、チタン・シリサイドのみの1層膜では、H
2O:HF=10:1のフッ酸水溶液に約40秒浸すと
完全に溶けてしまう。一方、チタン・ナイトライドとチ
タン・シリサイドの2層膜では、特性曲線22に示すよ
うに、チタン・ナイトライドがフッ酸に対する保護膜と
して作用し、180秒浸してもシート抵抗は全く変化し
ないことが分かる。
なお、上記実施例では、チタン・ナイトライドとチタン
・シリサイドを例にとって説明したが、タンタル・シリ
サイド、ジルコニウム・シリサイド、ハフニウム・シリ
サイド又はタングステン・シリサイド並びにチタン、タ
ンタル、ジルコニウム、ハフニウム、タングステンの窒
化物、炭化物又は硼化物を用いても同様の効果を奏する
〔発明の効果〕
以上説明したように本発明は、高融点金属シリサイドの
上に高融点金属の窒化物、炭化物又は硼化物を形成した
ことにより、高融点金属シリサイドをフッ酸等の薬品か
ら保護することができるので、非常にシート抵抗が低く
、かつ、耐薬品性に優れたゲート電極又は内部配線の層
を有する半導体装置を実現することができる効果がある
【図面の簡単な説明】
第1図は本発明に係わる半導体装置の一実施例を示す断
面図、第2図はその製造方法を説明するための断面図、
第3図はチタン・ナイトライドとチタン・シリサイドの
2層構造が形成されていることを示すグラフ、第4図は
チタン・ナイトライドとチタン・シリサイドの2層構造
を形成するための熱処理温度とシート抵抗の関係を示す
グラフ、第5図はチタン・ナイトライドとチタン・シリ
サイドの2N膜がフッ酸に対して耐性を有することを示
すグラフ、第6図は従来の半導体装置を示す断面図であ
る。 1・・・半導体基板、2.5・・・絶縁膜、3・・・多
結晶シリコン、4・・・高融点金属シリサイド、6・・
・アルミ配線、7・・・高融点金属窒化膜。

Claims (5)

    【特許請求の範囲】
  1. (1)多結晶シリコンの上部に高融点金属シリサイドと
    高融点金属の窒化物、炭化物又は硼化物とから成る2層
    構造を形成し、この2層構造をゲート電極又は内部配線
    としたことを特徴とする半導体装置。
  2. (2)高融点シリサイドとしてチタン・シリサイド、タ
    ンタル・シリサイド、ジルコニウム・シリサイド又はハ
    フニウム・シリサイドを用いることを特徴とする特許請
    求の範囲第1項記載の半導体装置。
  3. (3)高融点金属の窒化物、炭化物又は硼化物としてチ
    タン、タンタル、ジルコニウム、ハフニウム又はタング
    ステンの窒化物、炭化物又は硼化物を用いることを特徴
    とする特許請求の範囲第1項記載の半導体装置。
  4. (4)多結晶シリコン層の上に高融点金属をデポジット
    し、窒素雰囲気又はアンモニア雰囲気で熱処理すること
    により高融点金属シリサイドと高融点金属窒化物との層
    を同時に形成することを特徴とする半導体装置の製造方
    法。
  5. (5)窒素雰囲気又はアンモニア雰囲気での熱処理は、
    ランプ・アニール法により行なうことを特徴とする特許
    請求の範囲第4項記載の半導体装置の製造方法。
JP15655186A 1986-07-02 1986-07-02 半導体装置およびその製造方法 Pending JPS6312152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15655186A JPS6312152A (ja) 1986-07-02 1986-07-02 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15655186A JPS6312152A (ja) 1986-07-02 1986-07-02 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS6312152A true JPS6312152A (ja) 1988-01-19

Family

ID=15630269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15655186A Pending JPS6312152A (ja) 1986-07-02 1986-07-02 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS6312152A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428842A (en) * 1987-07-23 1989-01-31 Nec Corp Semiconductor device and manufacture thereof
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5421974A (en) * 1993-04-01 1995-06-06 Advanced Micro Devices, Inc. Integrated circuit having silicide-nitride based multi-layer metallization
JPH0855853A (ja) * 1994-08-15 1996-02-27 Yamaha Corp 導電層形成法
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
KR100238219B1 (ko) * 1996-12-13 2000-01-15 윤종용 반도체장치의 게이트 패턴
US6882017B2 (en) 1998-08-21 2005-04-19 Micron Technology, Inc. Field effect transistors and integrated circuitry

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428842A (en) * 1987-07-23 1989-01-31 Nec Corp Semiconductor device and manufacture thereof
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
US5421974A (en) * 1993-04-01 1995-06-06 Advanced Micro Devices, Inc. Integrated circuit having silicide-nitride based multi-layer metallization
JPH0855853A (ja) * 1994-08-15 1996-02-27 Yamaha Corp 導電層形成法
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
US5734200A (en) * 1994-09-30 1998-03-31 United Microelectronics Corporation Polycide bonding pad structure
KR100238219B1 (ko) * 1996-12-13 2000-01-15 윤종용 반도체장치의 게이트 패턴
US6882017B2 (en) 1998-08-21 2005-04-19 Micron Technology, Inc. Field effect transistors and integrated circuitry
US6939799B2 (en) 1998-08-21 2005-09-06 Micron Technology, Inc. Method of forming a field effect transistor and methods of forming integrated circuitry

Similar Documents

Publication Publication Date Title
KR0140379B1 (ko) 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법
US5736455A (en) Method for passivating the sidewalls of a tungsten word line
JPS6173370A (ja) 半導体装置及びその製造方法
JPH08306694A (ja) 半導体の配線構造およびその製造方法
JPS5826184B2 (ja) ゼツエンゲ−トデンカイコウカトランジスタノ セイゾウホウホウ
JPS6312152A (ja) 半導体装置およびその製造方法
KR0158441B1 (ko) 반도체 소자 제조 방법
JPH0658946B2 (ja) 薄膜抵抗の製造方法
JP2747217B2 (ja) 半導体装置の製造方法
JPS62114231A (ja) 半導体装置
KR100477833B1 (ko) 반도체소자의장벽금속막형성방법
JPS6350042A (ja) 多層配線・電極膜構造
JPH041497B2 (ja)
JPH0529346A (ja) 半導体装置の製造方法
KR100290778B1 (ko) 반도체소자의게이트 형성방법
JPH0513364A (ja) 半導体素子の製造方法
JPH07183515A (ja) 半導体装置の製造方法
KR0179826B1 (ko) 반도체 소자의 배선 형성방법
JPS63299273A (ja) 半導体装置の製造方法
JPS61245552A (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JP3238804B2 (ja) 半導体装置の製造方法
JPH01202860A (ja) 半導体装置
JPS63283064A (ja) ポリサイドパタ−ンの形成方法
JPH07147403A (ja) 半導体装置およびその製造方法