JPS62114231A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ概　要〕 高融点金属珪化物よりなる電極配線と、該電極配線上を
覆う二酸化シリコン系の層間絶縁膜との間に、高融点金
属の拡散を阻止する機能を持った別の絶縁膜を介在させ
、高温処理等によって高融点金属が層間絶縁膜内に拡散
し、その絶縁性を低下させるのを防止する。

〔産業上の利用分野〕

本発明は半導体装置に係り、特に高融点金属珪化物より
なる電極配線上を覆う絶縁膜の構造に関する。

半導体集積回路装置においては素子が微細化されその高
密度高集積化が進むに従って、電極配線もその幅が極度
に微細化され、且つその長さも長大化して来ている。

かかる状況において、導電性を付与した多結晶シリコン
層を材料として用いていた従来の多結晶シリコン下層電
極配線は多結晶シリコンの比抵抗が５００μΩｃｍ程度
にしか低下出来ないためにその配線抵抗が堆太し、これ
によって該半導体集積回路装置の動作速度を低下せしめ
るという問題を生じて来た。

そこで近時、多結晶シリコンに比べ１桁以上低い比抵抗
が得られる高融点金属の珪化物（メタルシリサイド）が
多結晶シリコンに替わる下層電極配線の材料として実用
され始めている。

〔従来の技術〕

第４図はメタルシリサイド電極配線を用いた半導体装置
の従来構造をＭＯＳトランジスタによって模式的に示し
た側断面図である。

同図において、５１はｐ−型シリコン基板、５２はフィ
ールド二酸化シリコン（ＳｉＯ□）膜、５３はｐ型チャ
ネルスト・７バ、５４はゲートＳｉＯ□膜、５５はメタ
ルシリサイド例えばタングステンシリサイド（ＷＳｉｚ
）ゲート電極、５６はｎ°型ソース領域、５７はｎ＋型
トドレイン領域５８はＳｉＯ□層間絶縁膜、５９はコン
タクト窓、６０ａ、　６０ｂはソース若しくはドレイン
領域に接続する上層の配線を示す。　同図に示されるよ
うに従来の構造においては、メタルシリサイド電極配線
即ちＷＳｉｚゲート電極５４上には直にＳｉＯ□層間絶
縁膜５８若しくは図示しない５ｉ０２を主成分とする燐
珪酸ガラス（ＰＳＧ）　ｊ’！間絶間膜縁膜成されてい
た。

〔発明が解決しようとする問題点〕

しかし上記従来の構造においては、メタルシリサイド電
極配線上に上記ＳｉＯ□層間絶縁膜或いはｐｓＧ層間絶
縁膜を気相成長する際の熱処理、ＰＳＧ　９間絶縁膜を
リフローする際の熱処理等において、メタルシリサイド
とＳｉＯ□中の０□が反応し遊離した高融点金属即ち上
記の例においてはタングステン（Ｗ）が層間絶縁膜中に
拡散し、その絶縁性を低下させるという問題があった。

〔問題点を解決するための手段〕

上記問題点は第１図に示すように、二酸化シリコン若し
くは二酸化シリコンを主成分とする第１の絶縁膜（９）
に覆われた高融点金属珪化物或いは高融点金属よりなる
電極配線（５）を有し、該電極配線（５）と該第１の絶
縁膜（９）との間に、高融点金属の拡散を阻止する機能
を有する第２の絶縁膜（８）を介在せしめてなる本発明
による半導体装置によって解決される。

〔作　用〕

即ち本発明は、メタル或いはメタルシリサイド電極配線
と、これを覆うＳｉＯ□層間絶縁膜或いはＰＳＧ層間絶
縁膜等の第１の絶縁膜との間に、高融点金属と反応せず
これを阻止する効果を有する第２の絶縁膜を介在せしめ
て第１の絶縁膜をメタルシリサイド電極配線から遊離せ
しめ、これによって第１の絶縁膜の成長或いはりフロー
処理等に際しての熱処理で、メタルシリサイドと第１の
絶縁膜が反応して第１の絶縁膜内に遊離した高融点金属
が拡散し、その絶縁性を低下せしめる現象を防止したメ
タルシリサイド電極配線を有する半導体装置を提供する
ものである。

〔実施例〕

以下本発明を図示実施例により、具体的に説明する。

第１図は本発明の構造の一実施例を模式的に示す側断面
図で、第２図ｆａ）〜（ｆｌ及び第３図（ａ）〜（ｇｌ
は該構造の形成方法の異なる実施例を示す工程断面図で
ある。

本発明の構造をＭ　ＯＳ　＋・ランジスタに適用した一
実施例を示す第１図において、ｌはｐ−型シリコン基板
、２はフィールドＳｉＯ□膜、３はｐ型チャネルストッ
パ、４はデー１−５ｉＯ□膜、５はタングステンシリサ
イド（ＷＳｉｚ）ゲート電極配線、６はｎ゛゛ソース領
域、７はｎ゛型トドレイン領域８はタングステン（Ｗ）
の拡散を阻止する厚さ２０００人程度０窒化シリコン（
Ｓｉ３Ｎ４）膜、９は厚さ２０００人程度０窒ｉＯ□層
間絶縁膜、１０はコンタクト窓、１．１ａ、１１ｂはア
ルミニウム等よりなるソース配線及びドレイン配線を示
す。

本発明に係る半導体装置においては同図に示すように、
メタルシリサイド（高融点金属珪化物）例えばＷＳｉｚ
ゲート電極配線５上に気相成長される５ｉＯｚ層間絶縁
膜９または図示しないＰＳＧ層間絶縁膜の間に、高融点
金属の拡散阻止用絶縁層として２０００人程度０窒さの
５ｉＪ４膜８が介在せしめられる。

この５ｉＪ４層８は酸素原子を含まないために１１００
℃以下の温度では、メタルシリサイド即ちＷＳｉｚと反
応して高融点金属即ちＷを遊離せしめることがない。従
ってＳｉＯ□層間絶縁膜９内に高融点金属即ちＷが拡散
されることがなくなるので５ｉｆｔ層間絶縁膜９の絶縁
性は充分に確保される。

次ぎに上記本発明に係る絶縁膜構造を形成する方法の第
１の実施例を、第２図（ａ）〜（ｆ）の工程断面図を参
照して説明する。

第２図（ａ）参照 即ち通常の方法によりｐ−型シリコン基板１面にフィー
ルドＳｉＯ□膜２及びｐ型チャネルストッパによって分
離された素子配設領域１２を形成し、熱酸化によりゲー
ト５ｉｏｚ膜４を形成し、該基板上に通常のスパッタリ
ング法或いは同時スパッタ法により厚さ４０００人程度
０ＷＳｉｚＪ！Ｆ１０５を形成し、通常の化学気相成長
（ＣＶＤ）法により厚さ２０００人程度０第１の５ｉＪ
４膜１０８を形成し、通常のＣＶＤ法により厚さ２００
０人程度０第１のＳｉｎｇ膜１０９を形成する。

第２図（ｂｌ参照 次いで図示しないレジストパターンをマスクにし通常の
りアクティブ・イオンエツチング（ＲＩＥ）処理により
パターンニングを行って、ゲート５３０ｇ膜４を下部に
有し、上記第１（７）ＳｉＪ４膜１０８と第１のＳｉｎ
ｇ膜１０９を上部に有するＷＳｉｚＳｉ上電極配線５を
形成し、次いで該ＷＳｉｚゲート電極配線５をマスクに
不純物のイオン注入を行ってｎ・型ソース領域６及びｎ
゛型トドレイン領域７形成する。

上記ＲＩＥ処理において、ＳｉＯ□膜に対してＣｌＩＦ
５が、５ｉＪａ膜に対してＣＦ４．＋０□が、同１２層
に対してＣＣｌ４が、それぞれエツチングガスの一例と
して用いられる。

第２図（Ｃ）参照 次いで通常のＣＶＤ法により上記基板上に厚さ２０００
人程度０第２の５ｉＪ４膜２０８を形成する。

第２図（ｄ）参照 次いで、ＣＦ４＋０□ガスを用いるＲＩＥ処理により第
１のＳｉＯ２膜１０９が表出するまで全面エツチングす
る。ここでＷＳｉｚＳｉ上電極配線５及びその上部の第
１のＳｉ３Ｎ４膜１０８と第１のＳｉＯ□膜１０９の側
面に第２の５ｉＪ４膜２０８によるサイドウオールが形
成される。

第２図（ｅｌ参照 次いで通常のＣＶＤ法により上記基板上に厚さ２０００
人程度０第２のｓ：ｏＪ莫２０９を形成する。

なおここでＷＳｉｚＳｉ上電極配線５と、第１のＳｔＯ
□膜１０９及び第２のＳｉｎｇ膜２０膜上０９る層間Ｓ
ｉＯ□膜との間に第１のＳｉ３Ｎ４膜１０Ｂ及び第２の
５ｉｘＮａ膜２０８よりなるＷの拡散を阻止する層が介
在せしめられた構造が完成する。

第２図（［１参照 次いで更にＣＨＦＩガスを用いるＲＩＥ処理により第１
のＳｉＯ□膜１０９が表出するまで全面エツチングする
。この工程でＷＳｉｚＳｉ上電極配線５の側面部には第
２の５ｉｎｔ膜２０９よりなるサイドウオールが形成さ
れ、ＷＳｉｚＳｉ上電極配線５を覆う眉間ＳｉＯ□膜（
１Ｆ＝　１　〕ＳｉＯ，Ｊｉ１０９　ト第２（７）Ｓｉ
Ｏｇ膜２０膜上０９る）はほぼ一様な厚さになる。

なおこの工程を経た場合にはソース、ドレイン領域６，
７上の層間ＳｉＯ□膜が無くなるので、この領域には新
たに絶縁膜を形成する必要が生ずる。

次ぎに別の形成方法例について、第３図（ａ）〜（ｇ）
を参照して説明する。

第３図（ａ）参照 前記実施例同様ｐ−型シリコン基ｖｉ１面にフィールド
Ｓｉ０ｇ膜２及びｐ型チャネルストッパ３によって分離
された素子配設領域１２にゲート５ｉｏｚ膜４が形成さ
れた被処理基板上に前記実施例同様のＷＳｉｚＦ！１０
５を形成し、次いでＣＶＤ法により厚さ２０００人程度
０第１の５ｉＯｚ膜１０９、次いでＣＶＤ法により厚さ
２０００人程度０第１の５ｉＪ４膜１０８を形成し、次
いでＲＩＥ処理によるパターンニングを行って、ゲート
５ｉｏｚ膜°４を下部に有し、上記第１のＳｉｎｇ膜１
０９と第１の５ｉＪ４膜１０８とを順次上部に有するＷ
ＳｉｚＳｉ上電極配線５を形成し、次いでイオン注入に
よりｎ゛゛ソース領域６及びｎ″型ドレ゛イン領域７を
形成する。

第３図（ｂｌ参照 次いでＣＶＤ法により上記基板上に厚さ２０００人程度
０第２のＳｉＯ□膜２０膜上０９する。

第３図（Ｃ）参照 次いで、ＲＩＢ処理により第２のＳｉｎｇ膜２０９を第
１の５ｉＪ４膜１０８が表出するまで全面エツチングし
、ゲート電極配線５の側面に第２のＳｉＯ□膜２０膜上
０９るサイドウオールを形成する。

第３図（ｄ＋参照 次いでＣＶＤ法により上記基板上に、厚さ２０００人程
度０第２の５ｉＪ４膜２０８を形成する。

第３図（ｅｌ参照 次いで、ＲＩＥ処理により第２の５ｉＪ４膜２０８第１
のＳｉ３Ｎ、膜１０８が表出するまで全面エツチングし
、ゲート電極配線５の側面部に第２のＳｉＪ。

膜２０８よりなるサイドウオールを形成する。

第３図（ｆ）参照 次いで通常のＣＶＤ法により上記基板上に厚さ２０００
人程度０第３のＳｉｎｇ膜３０９を形成する。

なおここでＷＳｉ２ゲート電極配線５と、第３のＳｉ０
□膜３０９よりなる眉間Ｓｉ０ｇ膜との間に第１のＳｉ
３？Ｊ４膜１０８及び第２ノＳｉ３Ｎ４膜２０８よりな
るＷ（７）拡散を阻止する層が介在せしめられた構造が
完成する。

第３図（ｇ）参照 次いで、ＲＩＥ処理により第３のＳｉｎｇ膜３０９を第
１のＳｉ３Ｎ、膜１０８が表出するまで平面エツチング
してゲート電極５の側面部に第３のＳｉＯ□膜３０膜上
０９るサイドウオールを形成する。

なおこの工程を経た場合にはソース、ドレイン領域６，
７上の層間Ｓｉ０ｇ膜が無くなるので、上記基板上に更
にＳｉＯ□或し）はＰＳＧよりなる眉間絶縁膜を形成す
る必要が生ずる。

上記実施例においては本発明をタングステンシリサイド
電極配線を有する半導体装置について説明したが、本発
明はモリブデンシリサイド、チタンシリサイド等、他の
高融点金属珪化物電極配線を有する半導体装置にも適用
される。

〔発明の効果〕

以上説明のように本発明に係る半導体装置においては、
メタルシリサイド（高融点金属珪化物）電極配線上に気
相成長されるＳｉＯ□ｉＯ□縁膜又はＰＳＧ等のＳｉＯ
□を主成分とする層間絶縁膜との間に、メタルシリサイ
ドと反応して高融点金属を遊離せしめることがなく、高
融点金属の拡散阻止層として機能する５ｉＪ４等の絶縁
膜が介在せしめられる。

そのため、ＳｉＯ□若しくはＳｉＯ□を主成分とする眉
間絶縁膜がメタルシリサイドと反応して高融点金属を遊
離せしめ、該高融点金属が上記に層間絶縁膜内に拡散さ
れることがなくなるので、該眉間絶縁膜の絶縁性は充分
に確保される。

従って本発明は、高融点金属珪化物よりなる電極配線を
有する半導体装置の、製造歩留り及び信頼性を向上する
効果を有する。

【図面の簡単な説明】

第１図は本発明の構造の一実施例を模式的に示す側断面
図、 第２図＋ａ）〜（ｆ）及び第３図（ａｌ〜ｆｇ）は該構
造の形成図において、 １はｐ−型シリコン基板、 ２はフィールドＳｉＯ□膜、 ３はｐ型チャネルストッパ、 ４はゲートＳｉＯ□膜、 ５はＷＳｉゲート電極配線、 ６はｎ＋型ソース領域、 ７はｎ１型ドレイン領域、 ８はＷの拡散を阻止するＳｉ３Ｎ４膜、９はＳｉＯ□ｉ
Ｏ□縁膜、 １０はコンタクト窓、 １１ａ、　ｌｌｂはアルミニウム配線 を示す。

Claims (1)

1. 【特許請求の範囲】 二酸化シリコン若しくは二酸化シリコンを主成分とする
   第１の絶縁膜（９）に覆われた高融点金属珪化物或いは
   高融点金属よりなる電極配線（５）を有し、 該電極配線（５）と、該第１の絶縁膜（９）との間に、 高融点金属の拡散を阻止する機能を有する第２の絶縁膜
   （８）を介在せしめてなることを特徴とする半導体装置
   。