JPH04102357A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関するもので、特にＭ　ＯＳ
　（ＭｅｔａトＯｘｉｄｅ−Ｓｅｍｉｅｏｎｄｏｃｔｏ
ｒ　）構造を有する集積回路に関するものである。

〔従来の技術〕

半導体装置の高集積化、微細化とともにさらに高速化に
対する要求が高まっており、ＭＯ３型ＩＣにおいても、
高速化へのひとつのポイン）・となる配線抵抗の低抵抗
化がはかられてきている。

第３図はＭＯ３型ＩＣにおいて高速化をはかるためにデ
ー１−電極に高融点金属シリサイドを用いた半導体装置
を示す断面図である。この図において、１はｐ型シリコ
ノ単結晶よりなる半導体基板（以下、ｐ型基板と称す）
、２はフィールド酌化膜、３はデー１−酸化膜、４はデ
ー１〜電極、５はこのゲー）・電極４のサイドウオール
、６はドし・イン、７はソース、８は第１の層間絶縁膜
、９ａ、９ｂはコノクク）・ホール、１０はアルミ配線
層、１１はパッノベーシヲン膜である。

次に、このように構成されろ半導体装置の製造工程を第
４図（ａ）〜（ｆ＞について説明する。

まず、ｐ型基板１の主面上に、例えばＬＯＧＯ３（Ｌｏ
ｃａｌ　０ｘｉｄａｔｉｏｎ　ｏｆ　５ｉｌｉｃｏｎ）
法によりシリコノ酸化膜よりなるフィールド酸化膜２を
所定膜厚に形成し、さらにその上に、例えば熱酸化法に
より所定膜厚にシリコン酸化膜よりなろゲー）・酸化膜
３を形成し、さらにその上にゲート電極金属層４ａとな
るボリンリコノ層ｄｂ、タングステンソリサイド層４ｃ
の２層膜（第５図参照）を、例Ｌ　Ｃ，ｆ　前者はＣＶ
Ｄ法によって、後者はスパッタ法によって所定膜厚に形
成する（第４図（ａ））。

次に、ゲート電極金属層４ａ上に、例えばポジ型のレジ
ストを塗布し、フォトリソグラフィ技術によりバターニ
ングを行い、レジストパターン（図示せず）を形成した
後、このレジストパタンをマスクに、例えば反応性イオ
ンエツチング（以下、ＲＩＥと称す）を行い、デー１−
電極金属層４ａを選択的にエツチング除去し、レジスト
パタンをアッシング除去することにより、ゲート電極４
のパターンが形成される（第４図（ｂ））次に、ゲート
電極４およびフィールド酸化膜２をマスクにして、例え
ばイオン注入法によりリン（Ｐ）を注入し、ドレイン６
およびソース７となる低濃度ｎ型拡散層６ａおよび７ａ
を形成する（第４図（Ｃ）） 次に、ゲーＪ・電極４およびフィールド酸化膜２を被覆
するように、ｐ型基板１上の全面に、例えばＣＶＤ法に
より３０００人程度０膜厚でシリコン酸化膜を形成し、
その後、ＲＩＥによりエツチングを行うと、ゲー）・電
極４の側面にシリコン酸化膜が残り、ゲート電極４のサ
イドウオール５が形成される。そして、フィールド酸化
膜２とゲト電極４およびデー１−電極４のサイドウオー
ル５をマスクに、例えばイオン注入法により砒素（Ａｓ
）を注入し、８００〜９００℃の温度で熱処理を行うと
、高濃度ｎ型拡散層６ｂおよび７ｂが形成され、図示の
ようなドレイン６およびソス７が形成される（第４図（
ｄ）） 次に、フィールド酸化膜２とゲート電極４およびゲート
電極４のサイドウオール５を被覆するように、ｐ型基板
１上の全面に、例えばＣＶＤ法によりシリコン酸化膜よ
りなる第１の層間絶縁膜８を形成する。さらに、この第
１の層間絶縁膜８上の全面に、例えばポジ型のし・シス
トを塗布し、フォトリソグラフィ技術によるバターニン
グを行い、コノタフ）・ホール形成のためのレジスＪ・
パターンを形成する（図示せず）。そして、このレジス
トパターンをマスクに、ＲＩＥにより第１の層間絶縁膜
８を選択的にエツチング除去し、さらにレジストパター
ンをアッシング除去すると、ドレイン６、ソース７上に
コンタクトホール９ａ、９ｂが形成される（第４図（ｅ
））。

次に、コンタクトホール９ａ、９ｂを埋め込むように、
第１の層間絶縁膜８上の全面に、例えばスパッタ法によ
り１００００λ程度の膜厚にアルミ配線層１０を堆積し
、さらにその上に、例えばポジ型のレジストを塗布して
フォトリソグラフィ技術によるバターニングを行い、ア
ルミ配線層１０上にレジストパターン（図示せず）を形
成する。そして、ＲＩＥにより、アルミ配線層１０を選
択的ニエッチング除去した後、レジストパタンをアッシ
ング除去すると、アルミ配線層１ｏのパターンが形成さ
れる。

次に、アルミ配線層１０のパターンを被覆するように第
１の層間絶縁膜８上の全面に、例えばプラズマＣＶＤ法
により、シリコン窒化膜よりなルハッシヘーン９ノ膜１
１を所定膜厚に形成する（第４図（１）） 〔発明が解決しようとする課題゛〕 従来のＭＯ３型ＩＣは以上のような製造工程により形成
されており、高速化のためにゲート電極４に用いている
ポリシリコノと高融点金属シリサイドにおいて、プロセ
スバラメークの変動により、次のような問題点を生しる
ことがある。これを第５図について説明する。

第５図は、第３図におけるＡ−Ａ’断面を、とくにゲー
ト電極４に着目して示した図である。すてに説明したよ
うに、ゲーＩ・電極４ば、ポリシリコン層４ｂとタング
ステンシリサイド層４ｃの２層構造である。この２層構
造を形成する際、ＣＶＤ法で形成されたポリシリコン層
４ｂの表面には自然酸化膜１２が形成されているため、
そのままタングステンシリサンド４ｃをスパッタ法で形
成するだけでは電気的に接続するのが困難である。

そこで、クングステノシリサイド４ｃを形成する前に、
スパッタ装置内で自然酸化膜１２をアルゴンプラズマに
よるスパッタエツチングにより除去することが必要であ
る。ところが、何らかの要因で自然酸化膜１２が完全に
除去できない場合には、以下のような問題を生ずること
になる。

すなわち、第５図（ａ）には、この自然酸化膜１２が完
全に除去された場合の断面を示している。

タングステンシリサイド層４Ｃは、その後の工程である
ドレイン６およびソース７となるｎ型拡散層形成時の熱
処理、さらに、第１の眉間絶縁膜８形成時、すなわち、
ゲート電極４上にシリコン酸化膜が形成された上での熱
処理により容易に表面が酸化される。この場合に形成さ
れろタングステンシリサイド層４Ｃ上の酸化層１３は、
タングステンシリサイド層４Ｃ上のシリコン酸化膜中の
酸素とタングステンが反応することによりＷ　Ｏｘ（ｘ
＝１〜３）の組成となって形成される。この酸化層１３
が形成されはしめると、タングステンシリサイド層４Ｃ
中のタングステンが不足気味になるため、その下のポリ
シリコン層４ｂからシリコン原子が供給される。つまり
、乙の酸化層１３は、ポリシリコン層４ｂからのシリコ
ン原子の供給を受けながら成長してい（ことになる。

ところが、第５図（ｂ）に示されるように、ポリシリコ
ン層４ｂとタングステンシリサイド層４Ｃの間に自然酸
化膜１２が不均一に存在すると、シリコン原子の供給が
不均一におこるため、タングステンシリサイド層４ｃ上
の酸化層１３の形成も不均一となってしまう。その結果
、ゲート電極４の表面は凹凸の激しいものとなり、黒化
してしまう。このような状態を生じると、配線抵抗をは
じめとして配線自体の信頼性に影響を及ぼすばかりでな
く、ゲート電極４とアルミ配線層１０を接続するための
コンタクトホール１４の寸法制御性およびコンタクト抵
抗等にも影響を与えることになる。

このような問題は、高集積化、微細化２高速化が進むに
つれて顕著になるものである。このように、従来の半導
体装置は電気的特性の劣化を招き、信頼性の損なわれた
ものになってしまうという問題点がある。

この発明は、上記のような問題点を解消するためになさ
れたもので、信頼性の向上が図られる半導体装置を得る
ことを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置は、ＭＯ３型トラノジスタを
有し、層間絶縁膜を介して配線層が形成される構造を有
する半導体装置のゲ〜１・電極上に、層間絶縁膜とは異
なる材料よりなる絶縁膜のキャップ層が形成されている
ものである。

〔作用〕

この発明によれば、ゲー）・電極上に層間絶縁膜とは異
なる材料よりなる絶縁膜をキャップ層として形成するよ
うにしたので、デー１−電極としてポリシリコン層とタ
ングステンシリサイド層の２層構造を用いた場合、熱処
理によりタングステンシリサイド層が不均一に酸化され
ることがないため、タングステンノリサイド層の表面の
凹凸が生しることがなく黒化することはない。

〔実施例〕

以下、この発明の一実施例を図面について説明する。な
お、従来の技術の説明と重複する部分は、適宜その説明
を省略する。

第１図はこの発明の一実施例の半導体装置の断面構造を
示す図である。この図において、１はｐ型基板、２はフ
ィールド酸化膜、３はゲート酸化Ｈ１４はゲ−１・電極
、２ｏはキヤ・ソピング層、２１はゲー）・電極のサイ
ドウオール、２２はドレイン、２３は・ノース、２４は
層間絶縁膜、２５ａ２２５ｂはコノタクトホール、２６
はアルミ配線層、２７はバッンベーシヲノ膜である。

次に、このように構成される半導体装置の製造工程を第
２図（ａ）〜（ｅ）について説明する。

まず、従来の技術の説明と同様にして、ｐ型基板１上に
フィールド酸化膜２とゲート酸化膜３およびゲート電極
４のパターンを形成する（第２図（ａ））。

次に、デー１−電極４とフィールド酸化膜２をマスクに
して、例えばイオン注入法によりリン（Ｐ）を注入し、
ドＬ・イン２２およびソース２３を形成するための低濃
度ｎ型拡散層２２ａ、２３ａを形成する（第２図（ｂ）
） 次に、ゲート電極４およびフィールド酸化膜２を被覆す
るように、ｐ型基板１上の全面に、例えばＣＶＤ法によ
り、１００〜５００λ程度の膜厚にシリコン窒化膜より
なるキャップ層２０を形成し、さらに、キャップ層２０
上の全面に、例えばＣＶＤ法により３０００六程度の膜
厚にシリコン酸化膜を形成し、その後、ＲＩＥによりエ
ツチングすると、ゲート電極４の側面にキャップ層２゜
を介してシリコン酸化膜が残り、ゲート電極４のサイド
ウオール２１が形成される。この時、シリコン酸化膜の
みがエツチングされ、キャップ層２０はエツチングされ
ないため、キャップ層２０は全面に残ったままである。

そして、フィールド酸化膜２とゲート電極４およびゲー
ト電極４のサイドウオール２１をマスクにキャップ層２
０上から、例えばイオン注入法により砒素（Ａ、ｓ）を
注入し、８００〜９００℃の温度て熱処理を行うと、高
濃度、にｎ型拡散層２２ｂ、２３ｂが形成され、図示の
ようなドレイン２２およびソース２３が形成される（第
２図（Ｃ）） 次に、従来の技術と同様にして、層間絶縁膜２４および
コンタクトホール２５ａ、２５ｂのパターンを形成する
（第２図（ｄ）） 次に、アルミ配線層２６のパターンおよびバ・ソシベー
ション膜２７を形成する（第２図（ｅ））以上のように
して形成すると、ゲート電極４上にはシリコン酸化膜が
直接液することはなくなるため、タングステンシリサイ
ド層４０表面はその後の熱処理によって酸化されること
はない、すなわち、タングステンシリサイド層４Ｃが不
均一に酸化されて表面の凹凸が生しることがない。

なお、上記実施例では、ゲート電極４がポリシリコン層
とタングステンシリサイド層の２層構造の場合について
述へたが、ポリシリコン層とモリブデンシリサイド層の
２層構造、ポリシリコノ層とチタンシリサイド層の２層
構造、あるいはポリシリコレ層と他の高融点金属シリサ
イド層、さらには高融点シリサイド単層、高融点金属単
層の場合であっても同様の効果を奏する。

また、上記実施例では、ゲート電極４の上の配線層がア
ルミニウムの場合について述へたが、これに限定されず
、配線層がさらに多層化された場合にも適用されるもの
である。

さらに、上記実施例では、ゲ−１・電極４上にシリコン
窒化膜をキャップ層２０として用いる場合について説明
したが、このキャップ層２ｏは他の絶縁層であっても同
様の効果を奏する。

〔発明の効果〕

以上説明したように、この発明は、ＭＯＳ型）・ランジ
スタを有し、層間絶縁膜を介して配線層が形成される構
造を有する半導体装置のゲート電極上に、層間絶縁膜と
は異なる材料よりなる絶縁膜のキャップ層が形成されて
いるので、ゲート電極上にはシリコン酸化膜が直接液す
ることがなくなるため、ゲート電極表面は凹凸を生ずる
ことがなくなり、配線抵抗および配線自体の信頼性を向
上させることができる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置を示す断
面図、第２図は、第１図に示す実施例の半導体装置の製
造工程を示す断面図、第３図は従来の半導体装置を示す
断面図、第４図は従来の半導体装置の製造工程を示す断
面図、第５図は従来の半導体装置の問題点を示す第３図
のＡ−Ａ’線による断面図である。 図において、１はｐ型基板、２はフィールド酸化膜、３
はデー１−酸化膜、４ばゲート電極、２０はキヤ、ツブ
層、２１はゲート電極のサイドウオル、２２はドしイシ
、２３はソース、２４は層間絶縁膜、２５ａ、２５ｂは
コノタクトホール、２６はアルミ配線層、２７はパッン
ペーンヨン膜である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　（外２名）第 図 第 図 て の 第 図 そ の 第 図 第 図 そ の ■ 第 図 第 図 そ の 手続補正書（自発） 平成３年１０ 月 日

Claims (1)

【特許請求の範囲】
1. ＭＯＳ型トランジスタを有し、層間絶縁膜を介して配線
   層が形成される構造を有する半導体装置のゲート電極上
   に、前記層間絶縁膜とは異なる材料よりなる絶縁膜のキ
   ャップ層が形成されていることを特徴とする半導体装置
   。