JPS6245057A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6245057A JPS6245057A JP60184954A JP18495485A JPS6245057A JP S6245057 A JPS6245057 A JP S6245057A JP 60184954 A JP60184954 A JP 60184954A JP 18495485 A JP18495485 A JP 18495485A JP S6245057 A JPS6245057 A JP S6245057A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- field
- silicide
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発−明の技術分野〕
本発明は半導体装置の製造方法に関し、特にフィールド
酸化膜の形成に改良を施したＭＯＳ型トランジスタの製
造方法に関する。
酸化膜の形成に改良を施したＭＯＳ型トランジスタの製
造方法に関する。
従来、ＭＯＳ型トランジスタは、例えば第２図（ａ）〜
（Ｃ）に示すように形成されている。
（Ｃ）に示すように形成されている。
まず、Ｐ型のシリコン基板１上にシリコン窒化膜２を形
成する（第２図（ａ）図示）。つづいて、前記窒化膜２
の全面にフォトレジスト膜を塗布した後、ガラスマスク
を用いてフィールド酸化膜形成予定部上のフォトレジス
ト膜の露光現像を行い、レジストパターン３を形成する
。次いで、このレジストパターン３をマスクとして前記
窒化膜２を選択的にエツチング除去する （第２図（ｂ
）図示）。この後、前記レジストパターン３を剥離した
後、前記シリコン窒化膜２をマスクとしてフイ−ルド酸
化を行いフィールド酸化膜４を形成した。
成する（第２図（ａ）図示）。つづいて、前記窒化膜２
の全面にフォトレジスト膜を塗布した後、ガラスマスク
を用いてフィールド酸化膜形成予定部上のフォトレジス
ト膜の露光現像を行い、レジストパターン３を形成する
。次いで、このレジストパターン３をマスクとして前記
窒化膜２を選択的にエツチング除去する （第２図（ｂ
）図示）。この後、前記レジストパターン３を剥離した
後、前記シリコン窒化膜２をマスクとしてフイ−ルド酸
化を行いフィールド酸化膜４を形成した。
更に、このフィールド酸化膜４で囲まれた素子領域上に
ゲート酸化膜５を介してゲート電極６を形成した。しか
る後、前記ゲート電極６をマスクとして前記素子領域に
ｎ型不純物を導入し、Ｎ÷型のソース・ドレイン領域７
．８を形成する。以下、全面に、層間絶縁膜９を形成し
た後、前記ソース・ドレイン領域７、ｓ上の層間絶縁Ｈ
９を選択的に開孔しコンタクトホール１０を形成し、更
にこのコンタクトホール１０にＡ、＆配線１１を形成し
Ｎチャネル型のＭＯＳ）ランジスタを製造する（第２図
（ｃ）図示）。
ゲート酸化膜５を介してゲート電極６を形成した。しか
る後、前記ゲート電極６をマスクとして前記素子領域に
ｎ型不純物を導入し、Ｎ÷型のソース・ドレイン領域７
．８を形成する。以下、全面に、層間絶縁膜９を形成し
た後、前記ソース・ドレイン領域７、ｓ上の層間絶縁Ｈ
９を選択的に開孔しコンタクトホール１０を形成し、更
にこのコンタクトホール１０にＡ、＆配線１１を形成し
Ｎチャネル型のＭＯＳ）ランジスタを製造する（第２図
（ｃ）図示）。
しかしながら、従来技術によれば、Ｐ型のシリコン基板
１上にシリコン窒化膜２を形成し、レジストパターン３
を用いてこの窒化膜２をパターニングした後、該窒化膜
２をマスクしてフィールド酸化を行うことによりフィー
ルド酸化膜４が形成される。従って、前記フィールド酸
化膜４の幅は、パターニングされたシリコン窒化膜２の
幅で決まっており、任意にフィールド酸ｆと膜４の幅を
変えることができない。即ち、フィールド酸化膜４の幅
は、フォトレジスト膜をパターニングする際の写真蝕刻
技術の限界により制限される。その結果、微細なフィー
ルド酸化膜が形成される。
１上にシリコン窒化膜２を形成し、レジストパターン３
を用いてこの窒化膜２をパターニングした後、該窒化膜
２をマスクしてフィールド酸化を行うことによりフィー
ルド酸化膜４が形成される。従って、前記フィールド酸
化膜４の幅は、パターニングされたシリコン窒化膜２の
幅で決まっており、任意にフィールド酸ｆと膜４の幅を
変えることができない。即ち、フィールド酸化膜４の幅
は、フォトレジスト膜をパターニングする際の写真蝕刻
技術の限界により制限される。その結果、微細なフィー
ルド酸化膜が形成される。
本発明は上記事情に鑑みてなされたもので、フィールド
酸化膜の幅を任意に決められ、もって微細なフィールド
酸化膜を形成できる半導体装置の製造方法を提供するこ
とを目的とする。
酸化膜の幅を任意に決められ、もって微細なフィールド
酸化膜を形成できる半導体装置の製造方法を提供するこ
とを目的とする。
本発明は、半導体基板上に耐酸化性膜、半導体膜を順次
形成する工程と、前記半導体膜を素子形成領域のみに残
存するようにパターニングする工程と、全面に高融点金
属層を被着する工程と、熱処理を施してパターニングさ
れた半導体膜の周囲の高融点金属膜をシリサイド化しシ
リサイド膜を形成する工程と、未反応のシリサイド膜を
マスクとして前記耐酸化性膜を除去する工程と、前記フ
ィールド酸化膜及び残存半導体膜を除去した後、フィー
ルド酸化を行う工程とを具備する事を特徴とし、もって
フィールド酸化膜の微細化を図ったことを骨子とする。
形成する工程と、前記半導体膜を素子形成領域のみに残
存するようにパターニングする工程と、全面に高融点金
属層を被着する工程と、熱処理を施してパターニングさ
れた半導体膜の周囲の高融点金属膜をシリサイド化しシ
リサイド膜を形成する工程と、未反応のシリサイド膜を
マスクとして前記耐酸化性膜を除去する工程と、前記フ
ィールド酸化膜及び残存半導体膜を除去した後、フィー
ルド酸化を行う工程とを具備する事を特徴とし、もって
フィールド酸化膜の微細化を図ったことを骨子とする。
以下、本発明の一実施例を第１図（ａ）〜（ｆ）を参照
して説明する。
して説明する。
（１）、まず、例えばＰ型のシリコン単結晶基板２１上
に、シリコン酸化膜２２を介して耐酸化性膜としてのシ
リコン窒化膜２３、半導体膜としての多結晶シリコン膜
２４を順次形成した（第１図（ａ）図示）。つづいて、
全面にフォトレジスト膜を塗布した後、素子領域となる
部分のフォトレジスト膜をガラスマスクを用いてリソグ
ラフィーを行って除去し、レジストパターン（図示せず
）を形成した。次いで、このレジストパターンをマスク
として前記多結晶シリコン膜２４を反応性イオンエツチ
ングによりエツチングし、多結晶シリコンパターン２５
を形成した。更に、前記レジストパターンを剥離した後
、全面に高融点金属膜例えばＴｉ（チタン）膜２−６を
被着した（第１図（ｂ）図示）。しかる後、前記Ｔｉ膜
２６の表面を熱処理した。その結果、前記多結晶シリコ
ンパターン２５の周囲のＴｉ膜２６はシリサイド化して
シリサイド膜２７となり、その他のＴｉ膜２６はその反
応せず残存した（第１図（Ｃ）図示）。
に、シリコン酸化膜２２を介して耐酸化性膜としてのシ
リコン窒化膜２３、半導体膜としての多結晶シリコン膜
２４を順次形成した（第１図（ａ）図示）。つづいて、
全面にフォトレジスト膜を塗布した後、素子領域となる
部分のフォトレジスト膜をガラスマスクを用いてリソグ
ラフィーを行って除去し、レジストパターン（図示せず
）を形成した。次いで、このレジストパターンをマスク
として前記多結晶シリコン膜２４を反応性イオンエツチ
ングによりエツチングし、多結晶シリコンパターン２５
を形成した。更に、前記レジストパターンを剥離した後
、全面に高融点金属膜例えばＴｉ（チタン）膜２−６を
被着した（第１図（ｂ）図示）。しかる後、前記Ｔｉ膜
２６の表面を熱処理した。その結果、前記多結晶シリコ
ンパターン２５の周囲のＴｉ膜２６はシリサイド化して
シリサイド膜２７となり、その他のＴｉ膜２６はその反
応せず残存した（第１図（Ｃ）図示）。
（２）６次に、反応しない前記Ｔｉ膜２６をエツチング
した後、シリサイド膜２７をマスクとして前記シリコン
窒化膜２３を選択的にエツチング除去したく第１図（ｄ
）図示）。つづいて、前記シリサイド膜２７及び多結晶
シリコンパターン２５を除去した（第１図（ｅ）図示）
。次いで、前記シリコン窒化膜２３をマスクとしてフィ
ールド酸化を行い、厚さ約７０００人のフィールド酸化
膜２８を形成した。しかる後、前記シリコン酸化膜２２
を除去した。以下、常法により、前記フィールド酸化膜
２８で囲まれた素子領域上にゲート酸化膜２９を介して
多結晶シリコンからなるゲート電極３０を形成し、更に
このゲート電極３０をマスクとして前記素子領域にｎ型
不純物を導入してＮ中型のソース・ドレイン領域３１．
３２を形成し、ひきつづき全面に層間絶縁膜３３を形成
した後前記ソース・ドレイン領域３１．３２上の層間絶
縁膜３３を選択的に開孔してコンタトホール３４を形成
し、このコンタクトホール３４に例えばＡノ配線３５を
形成してＮチャネル型のＭＯＳ）ランジスタを製造した
（第１図（ｆ）図示）。
した後、シリサイド膜２７をマスクとして前記シリコン
窒化膜２３を選択的にエツチング除去したく第１図（ｄ
）図示）。つづいて、前記シリサイド膜２７及び多結晶
シリコンパターン２５を除去した（第１図（ｅ）図示）
。次いで、前記シリコン窒化膜２３をマスクとしてフィ
ールド酸化を行い、厚さ約７０００人のフィールド酸化
膜２８を形成した。しかる後、前記シリコン酸化膜２２
を除去した。以下、常法により、前記フィールド酸化膜
２８で囲まれた素子領域上にゲート酸化膜２９を介して
多結晶シリコンからなるゲート電極３０を形成し、更に
このゲート電極３０をマスクとして前記素子領域にｎ型
不純物を導入してＮ中型のソース・ドレイン領域３１．
３２を形成し、ひきつづき全面に層間絶縁膜３３を形成
した後前記ソース・ドレイン領域３１．３２上の層間絶
縁膜３３を選択的に開孔してコンタトホール３４を形成
し、このコンタクトホール３４に例えばＡノ配線３５を
形成してＮチャネル型のＭＯＳ）ランジスタを製造した
（第１図（ｆ）図示）。
しかして、本発明によれば、第１図（ｂ）図示の如く多
結晶シリコンパターン２５を含む基板全面にＴｉ膜２６
を被着した後、熱処理を施すことにより前記多結晶シリ
コンパターン２５の周囲のみをシサイド化してシリサイ
ド膜２７を形成しく第１図（ｃ）図示）、更に未反応の
Ｔｉ膜２６を除去し、前記シリサイド膜２７をマスクと
してシリコン窒化膜２３を選択的に除去しく第１図（ｄ
）図示）、シかる後前記シリサイド膜２７をマスクとし
てフィールド酸化を行うため、フィールド酸化膜２８の
幅をを任意に変えることができる。これは、フィールド
酸化膜２８のマスクとなるシリサイド膜２７の幅が第１
図（Ｃ）の工程での熱処理の時間、温度によっ決定され
るからである。従って、従来のガラスマスクを用いたシ
リコン窒化膜では微細なフィールド酸化膜を形成できな
かったが、本発明ではシリサイド膜２７を広くとること
によりフィールド酸化膜２８を微細に形成できる。
結晶シリコンパターン２５を含む基板全面にＴｉ膜２６
を被着した後、熱処理を施すことにより前記多結晶シリ
コンパターン２５の周囲のみをシサイド化してシリサイ
ド膜２７を形成しく第１図（ｃ）図示）、更に未反応の
Ｔｉ膜２６を除去し、前記シリサイド膜２７をマスクと
してシリコン窒化膜２３を選択的に除去しく第１図（ｄ
）図示）、シかる後前記シリサイド膜２７をマスクとし
てフィールド酸化を行うため、フィールド酸化膜２８の
幅をを任意に変えることができる。これは、フィールド
酸化膜２８のマスクとなるシリサイド膜２７の幅が第１
図（Ｃ）の工程での熱処理の時間、温度によっ決定され
るからである。従って、従来のガラスマスクを用いたシ
リコン窒化膜では微細なフィールド酸化膜を形成できな
かったが、本発明ではシリサイド膜２７を広くとること
によりフィールド酸化膜２８を微細に形成できる。
なお、上記実施例では、耐酸化性膜としてシリコン窒化
膜を用いたが、これに限定されるものではない。
膜を用いたが、これに限定されるものではない。
また、上記実施例では、高融点金属膜としてチタン膜を
用いたが、これに限らず、モリブデン膜、タングステン
膜等もよい。
用いたが、これに限らず、モリブデン膜、タングステン
膜等もよい。
更に、上記実施例では、Ｎチャネル型ＭＯＳトランジス
タの製造に適用した場合について述べた −が、これに
限らず、Ｐチャネル型ＭＯＳトランジスタ、ＣＭＯＳト
ランジスタ等の製造にも同様に適用できる。
タの製造に適用した場合について述べた −が、これに
限らず、Ｐチャネル型ＭＯＳトランジスタ、ＣＭＯＳト
ランジスタ等の製造にも同様に適用できる。
以上詳述した如く本発明によれば、微細なフィールド酸
化膜が形成できるＮチャネル型ＭＯＳトランジスタ等の
半導体装置の製造方法を提供できるものである。
化膜が形成できるＮチャネル型ＭＯＳトランジスタ等の
半導体装置の製造方法を提供できるものである。
第１図（ａ）〜（ｆ）は本発明の一実施例に係るＮチャ
ネル型ＭＯＳ）ランジスタの製造方法を工程順に示す断
面図、第２図（ａ）〜（ｃ）は従来のＮチャネル型のＭ
Ｏ３ｈランジスタの製造方法を工程順に示す断面図であ
る。 ２１・・・Ｐ型のシリコン単結晶基板、２２・・・シリ
コン酸化膜、２３・・・シリコン窒化膜、２４・・・多
結晶シリコン膜、２５・・・多結晶シリコンパターン、
２６・・・Ｔｉ膜、２７・・・シリサイド膜、２８・・
・フィールド酸化膜、２９・・・ゲート酸化膜、３０・
・・ゲート電極、３１・・・Ｎ中型のソース領域、３２
・・・Ｎ＋型のドレイン領域、３３・・・層間絶縁膜、
３４・・・コンタクトホール、３５・・・ＡＩ！配線。 出願人代理人 弁理士 鈴江武彦 ｓｌ 図 フ 第２図
ネル型ＭＯＳ）ランジスタの製造方法を工程順に示す断
面図、第２図（ａ）〜（ｃ）は従来のＮチャネル型のＭ
Ｏ３ｈランジスタの製造方法を工程順に示す断面図であ
る。 ２１・・・Ｐ型のシリコン単結晶基板、２２・・・シリ
コン酸化膜、２３・・・シリコン窒化膜、２４・・・多
結晶シリコン膜、２５・・・多結晶シリコンパターン、
２６・・・Ｔｉ膜、２７・・・シリサイド膜、２８・・
・フィールド酸化膜、２９・・・ゲート酸化膜、３０・
・・ゲート電極、３１・・・Ｎ中型のソース領域、３２
・・・Ｎ＋型のドレイン領域、３３・・・層間絶縁膜、
３４・・・コンタクトホール、３５・・・ＡＩ！配線。 出願人代理人 弁理士 鈴江武彦 ｓｌ 図 フ 第２図
Claims (3)
- （１）、半導体基板上に耐酸化性膜、半導体膜を順次形
成する工程と、前記半導体膜を素子形成予定部のみに残
存するようにパターニングする工程と、全面に高融点金
属膜を被着する工程と、熱処理を施してパターニングさ
れた半導体膜の周囲の高融点金属膜をシリサイド化しシ
リサイド膜を形成する工程と、未反応の前記高融点金属
膜を除去する工程と、前記シリサイド膜をマスクとして
前記耐酸化性膜を除去する工程と、前記シリサイド膜及
び残存半導体膜を除去した後、フィールド酸化を行う工
程とを具備することを特徴とする半導体装置の製造方法
。 - （２）、耐酸化性膜がシリコン窒化膜であることを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。 - （３）、半導体膜が多結晶シリコン膜であることを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60184954A JPS6245057A (ja) | 1985-08-22 | 1985-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60184954A JPS6245057A (ja) | 1985-08-22 | 1985-08-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6245057A true JPS6245057A (ja) | 1987-02-27 |
| JPH0257346B2 JPH0257346B2 (ja) | 1990-12-04 |
Family
ID=16162253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60184954A Granted JPS6245057A (ja) | 1985-08-22 | 1985-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245057A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514347U (ja) * | 1991-04-24 | 1993-02-23 | 松下電工株式会社 | 建築板取付け装置 |
-
1985
- 1985-08-22 JP JP60184954A patent/JPS6245057A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514347U (ja) * | 1991-04-24 | 1993-02-23 | 松下電工株式会社 | 建築板取付け装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0257346B2 (ja) | 1990-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245057A (ja) | 半導体装置の製造方法 | |
| JP2859332B2 (ja) | 半導体装置の製造方法 | |
| JPS5918874B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPH09148449A (ja) | 半導体装置の製造方法 | |
| KR100273314B1 (ko) | 반도체 장치 제조방법 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11135789A (ja) | 半導体装置およびその製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JP2005129562A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2003142597A (ja) | 半導体装置の製造方法 | |
| JP3328459B2 (ja) | 半導体装置の製造方法 | |
| JPS61224414A (ja) | 半導体装置の製造方法 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPS59205750A (ja) | 半導体装置の製造方法 | |
| JPH06232353A (ja) | 半導体装置およびその製造方法 | |
| JPS60110163A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH09293722A (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH07283323A (ja) | 半導体装置の製造方法 | |
| JPH07115194A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62219960A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 |