JPH0370144A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特にポリサイド
ゲート電極を用いた積層ポリシリコンＭＯＳトランジス
タの製造方法に関する。

〔従来の技術〕

従来、この種のポリサイドゲート電極を有する積層ポリ
シリコンＭＯ３）ランジスタの製造方法について、第２
図を参照して述べる。尚、第２図は工程断面図を示す。

先ず、半導体シリコン基板１０上に、厚い酸化膜から威
る素子分離領域１１を選択的に形成する。

その後、熱酸化により基板１０の能動領域上に第１ゲー
ト酸化膜１２を形成した後、全面に第１ポリシリコン膜
１３、タングステン又チタン等の高融点金属のシリサイ
ド膜１４及び所定形状のレジストパターン１５を順次積
層形成する（第２図ａ）。

次に、上記レジストパターン１５をマスクとして、高融
点金属シリサイド膜１４及び第１ポリシリコン膜１３を
エンチングして、第１ゲート酸化膜１２の所定部上に、
ポリサイドゲート電極３０を形成する。その後、不純物
のイオン注入を行ない、ゲート電極３０両側方の基板１
０表面部にソース・ドレイン領域となる第１不純物拡散
層１６を形成する。続いて、全面を熱酸化して積層ポリ
シリコントランジスタの第２ゲート酸化膜１７を形成す
る（第２図ｂ） その後、ホトリソ技術を用いて、上記不純物拡散１１ｉ
１６の部分上における第２ゲート酸化膜１７をエツチン
グ除去して、コンタクトホール１７ａを形成する０次に
、全面に、第２ポリシリコン膜１８を形成した後、この
第２ポリシリコン膜１８を所定のパターンに形成する。

更に、上記ゲート電極３０上における第２ポリシリコン
ｌｌ！１日を被うレジストパターン１９を形成する（第
２図Ｃ〉。

しかる後、上記レジストパターン１９をマスクとして、
第２ポリシリコン膜１８中に不純物をイオン注入した後
、熱処理を施し、積層ポリシリコントランジスタのソー
ス・ドレイン領域となる第２不純物拡散Ｎ　１８　ａを
形成する（第２図ｄ）その後、周知の技術を以て図示略
す眉間絶縁膜、コンタクトホール及びアルミ合金配線等
の素子を形成し、ポリサイドゲート電極を用いた積層ポ
リシリコンＭＯ３）ランジスタを完成した。

〔発明が解決しようとす名課題〕

然し１ら、従来方法においては、積層ポリシリコントラ
ンジスタの第２ゲート酸化膜１７は、ポリサイドゲート
電極３０の高融点金属シリサイド膜１４を直接熱酸化し
て形成されるため、シリコン酸化膜（Ｓｉｎｇ）の他に
、シリサイド膜１４中の高融点金属、例えばタングステ
ンの酸化膜（Ｗ２Ｏ３）も同時に形成される。このため
、上記第２ゲート酸化膜１７の結晶欠陥率が・高くなる
ため、第２ゲート酸化膜１７の膜質が劣化し、デバイス
の歩留りを低下させるという問題点があった。

本発明の目的は、上述した問題点に鑑み、ポリサイドゲ
ート電極上に形成されるゲート酸化膜の膜質を向上させ
、デバイスの歩留りを向上させる半導体装置の製造方法
を提供するものである。

〔課題を解決するための手段〕

本発明は上述した目的を達成するため、半導体基板上に
形成され、第１ポリシリコン膜及び高融点金属シリサイ
ド膜を順次積層して成るポリサイドゲート電極を用いる
トランジスタと、上記トランジスタ上に積層形成され、
上記ポリサイドゲート電極を共用する積層ポリシリコン
トランジスタとを備えた半導体装置の製造方法において
、上記高融点金属シリサイド膜上に第２ポリシリコン膜
を積層して、上記ポリサイドゲート電極を三層構造とす
る工程と、少なくとも上記ポリサイドゲート電極上に、
絶縁膜を堆積した後、上記絶縁膜を異方性エツチングし
、上記ポリサイドゲート電極の側面にサイドウオールを
形成する工程と、上記ポリサイドゲート電極を含む上記
基板上に、熱酸化により上記積層ポリシリコントランジ
スタのゲート酸化膜を被着形成する工程とを含むもので
ある。

〔作　用〕

本発明においては、ポリサイドゲート電極を第１ポリシ
リコン膜、高融点金属シリサイド膜及び第２ポリシリコ
ン膜を順次積層して成る三層構造とし、且つポリサイド
ゲート電極の側面を絶縁材のサイドウオールで被うので
、積層ポリシリコントランジスタのゲート酸化膜は高融
点金属シリサイド膜には形成されず、第２ポリシリコン
膜上に形成される。従って、ゲート酸化膜は、シリコン
を熱酸化して得られた純粋なシリコン酸化膜で形成され
るので、結晶欠陥のない良好な膜質のゲート酸化膜が得
られる。

〔実施例〕

以下、本発明方法に係わる一実施例を第１図に基づいて
説明する。尚、第１図は工程断面図を示す。

先ず、半導体シリコン基板１００上に、厚い酸化膜から
成る素子分離領域１０１を選択的に形成して、素子分離
を行なう。そして、上記基板１００の能動領域上に第１
ゲート酸化膜１０２を形成した後、全面に、第１ポリシ
リコン膜１０３、高融点金属シリサイド膜、例えばタン
グステンシリサイド膜１０４、第２ポリシリコン膜１０
５及び後述するゲート電極１３０をバターニング形成す
るためのレジストパターン１０６を順次積層形成する（
第１図ａ） 次に、上記レジストパターン１０６をマスクとして、第
２ポリシリコンｗＡ１０５、タングステンシリサイド膜
１０４及び第１ポリシリコン膜１０３を夫々エツチング
して、第１ゲート酸化膜１０２の所定部上にポリサイド
ゲート電極１３０を形成する。その後、ＣＶＤ法により
ＰＳＧ等の絶縁膜を堆積した後、この絶縁膜をＲＩＥ法
により全面エッチバンクして、上記ゲート電極１３０の
側面にサイドウオール１０７を形成する０次いで、ゲー
ト電極１３０及びサイドウオール１０７をマスクとして
、不純物をイオン注入してソース・ドレイン領域となる
第１不純物拡散層１０８を、ゲート電極１３０両側方の
基板１００表面部に形成する。そして、ゲート電極１３
０を含む基板１００上に、熱酸化によって積層ポリシリ
コントランジスタの第２ゲート酸化膜１０９を被着形成
する（第１図ｂ） その後、後述する積層ポリシリコントランジスタの第２
不純物拡散層１１０ａと第１不純物拡散１ｍ！１０８と
の接続をとるためのコンタクトホール１０９ａを第２ゲ
ート酸化膜１０９の部分に開孔する。続いて、全面に、
第３ポリシリコン膜１１０を堆積し、更に、この第３ポ
リシリコン膜１１０を所定のパターンにパターニングし
、積層ポリシリコントランジスタの素子領域とする。そ
の後、ゲート電極１３０上における第３ポリシリコン膜
１１０を被うレジストパターン１１１を形成する（第１
図Ｃ）。

しかる後、上記レジストパターン１１１をマスクとして
、第３ポリシリコン膜１１０中に不純物をイオン注入し
、更に、熱処理を行ない、積層ポリシリコントランジス
タのソース・ドレイン領域となる第２不純物拡散１ｉ　
１１０　ａを形成する（第１図ｄ）。

以後は周知の技術により図示略す眉間絶縁膜、コンタク
トホール及びアルミ合金配線等の素子を夫々形威し、ポ
リサイドゲート電極を用いた積層ポリシリコンＭＯ３）
ランジスタを完成する。

〔発明の効果〕

以上説明したように本発明によれば、ポリサイドゲート
電極を第１ポリシリコン膜、高融点金属シリサイド膜及
び第２ポリシリコン膜を順次積層して成る三層構造とし
、ポリサイドゲート電極の側面を絶縁膜から成るサイド
ウオールで被うので、熱酸化により生成される積層ポリ
シリコントランジスタのゲート酸化膜はシリコン上に形
成される。

従って、結晶欠陥がなく膜質の優れたゲート酸化膜が形
成され、デバイスの歩留りが向上できる等の特有の効果
により上述の課題を解決し得る。

【図面の簡単な説明】

第１図は本発明方法の実施例に係わる工程断面図であり
、第２図は従来方法の工程断面図である。 １００・・・シリコン基板、１０２・・・第１ゲート酸
化膜、１０３・・・第１ポリシリコン膜、１０４・・・
タングステンシリサイド膜、１０５・・・第２ポリシリ
コン膜、１０７・・・サイドウオール、１０８・・・第
１不純物拡散層、１０９・・・第２ゲート酸化膜、１１
０・・・第３ポリシリコン膜、１１０ａ・・・第２不純
物拡散層。

Claims (1)

1. 【特許請求の範囲】 半導体基板上に形成され、第１ポリシリコン膜及び高融
   点金属シリサイド膜を順次積層して成るポリサイドゲー
   ト電極を用いるトランジスタと、上記トランジスタ上に
   積層形成され、上記ポリサイドゲート電極を共用する積
   層ポリシリコントランジスタとを備えた半導体装置の製
   造方法において、 上記高融点金属シリサイド膜上に第２ポリシリコン膜を
   積層して、上記ポリサイドゲート電極を三層構造とする
   工程と、 少なくとも上記ポリサイドゲート電極上に、絶縁膜を堆
   積した後、上記絶縁膜を異方性エッチングし、上記ポリ
   サイドゲート電極の側面にサイドウォールを形成する工
   程と、 上記ポリサイドゲート電極を含む上記基板上に、熱酸化
   により上記積層ポリシリコントランジスタのゲート酸化
   膜を被着形成する工程とを含むことを特徴とする半導体
   装置の製造方法。