JPS63296277A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63296277A JPS63296277A JP12976287A JP12976287A JPS63296277A JP S63296277 A JPS63296277 A JP S63296277A JP 12976287 A JP12976287 A JP 12976287A JP 12976287 A JP12976287 A JP 12976287A JP S63296277 A JPS63296277 A JP S63296277A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- polycrystalline silicon
- films
- oxide film
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 23
- 238000002844 melting Methods 0.000 claims abstract description 18
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 17
- 230000008018 melting Effects 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 3
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 3
- 230000001590 oxidative effect Effects 0.000 claims description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 210000004709 eyebrow Anatomy 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は高融点金属又はそのシリサイドを複層ゲート電
極として使用する半導体集積回路装置に関する。
極として使用する半導体集積回路装置に関する。
[従来の技術]
第2図は、高融点金属又はそのシリサイドで形成された
多層ゲート電極構造を有する従来の多層ゲート型半導体
集積回路素子を示す断面図である[ Applied
Physics Letters vo17.
N[Lil 469(1970)] 、なお、この
半半導体集積路は高融点金属としてMoを使用した多層
ゲート電極構造を電荷結合素子へ適用した場合のもので
ある。
多層ゲート電極構造を有する従来の多層ゲート型半導体
集積回路素子を示す断面図である[ Applied
Physics Letters vo17.
N[Lil 469(1970)] 、なお、この
半半導体集積路は高融点金属としてMoを使用した多層
ゲート電極構造を電荷結合素子へ適用した場合のもので
ある。
n型シリコン基板1上に熱酸化膜2を約1000人の厚
さに成長させ、次いで、下層のMOゲート電極3を所定
のパターンに形成する。
さに成長させ、次いで、下層のMOゲート電極3を所定
のパターンに形成する。
酸化膜4は、気相成長法により、ゲート電極3及び熱酸
化膜2上に堆積されている。上層のゲート電極5は、酸
化膜4の上に所定のパターンで形成されており、気相成
長酸化膜4は上層及び下層のゲート電極5,3間で眉間
絶縁膜となる。このように、通常のシリコンゲートプロ
セスに基いて電荷結合素子が形成されている。
化膜2上に堆積されている。上層のゲート電極5は、酸
化膜4の上に所定のパターンで形成されており、気相成
長酸化膜4は上層及び下層のゲート電極5,3間で眉間
絶縁膜となる。このように、通常のシリコンゲートプロ
セスに基いて電荷結合素子が形成されている。
通常、高融点金属及びそのシリサイド又はポリサイドは
、それを熱酸化させても、多結晶シリコンを熱酸化させ
た場合のように良好な熱酸化膜を形成することができな
い、このため、下層ゲート電極3と上層ゲート電極5と
の間の眉間絶縁膜(酸化膜4)に気相成長させた酸化膜
を使用する必要がある。
、それを熱酸化させても、多結晶シリコンを熱酸化させ
た場合のように良好な熱酸化膜を形成することができな
い、このため、下層ゲート電極3と上層ゲート電極5と
の間の眉間絶縁膜(酸化膜4)に気相成長させた酸化膜
を使用する必要がある。
[発明が解決しようとする問題点コ
しかしながら、このような構造では、下層ゲート電極3
のゲート酸化膜2と上層ゲート電極5のゲート酸化膜(
熱酸化膜2と酸化膜4との積層体)とを同一の膜厚にす
ることができず、必然的に、後者の方が厚くなる。仮に
、下層電極3をマスクにしてゲート酸化膜2の露出して
いる領域を除去した後、気相成長酸化膜4を堆積させる
こととしても、気相成長酸化膜は熱酸化膜に比して膜厚
のバラツキが大きく、更に膜質が劣る。このため、酸化
膜4の膜厚を薄くすることには制約がある。
のゲート酸化膜2と上層ゲート電極5のゲート酸化膜(
熱酸化膜2と酸化膜4との積層体)とを同一の膜厚にす
ることができず、必然的に、後者の方が厚くなる。仮に
、下層電極3をマスクにしてゲート酸化膜2の露出して
いる領域を除去した後、気相成長酸化膜4を堆積させる
こととしても、気相成長酸化膜は熱酸化膜に比して膜厚
のバラツキが大きく、更に膜質が劣る。このため、酸化
膜4の膜厚を薄くすることには制約がある。
従って、ゲート酸化膜が厚くなってしまうという問題点
がある。
がある。
また、従来の高融点金属又はそのシリサイドをゲート電
極とする多層ゲート構造の半導体集積回路素子は、眉間
絶縁膜として気相成長酸化膜を使用せざるを得ないため
、眉間絶縁膜として熱酸化膜を利用することができる多
結晶シリコンゲート電極による多層ゲート構造に比して
眉間絶縁性が悪い。
極とする多層ゲート構造の半導体集積回路素子は、眉間
絶縁膜として気相成長酸化膜を使用せざるを得ないため
、眉間絶縁膜として熱酸化膜を利用することができる多
結晶シリコンゲート電極による多層ゲート構造に比して
眉間絶縁性が悪い。
従って、従来のこの種の半導体集積回路は上層ゲート電
極のゲート酸化膜を薄くすることができず、またゲート
酸化膜としての安定性がシリコン基板の熱酸化膜に比し
て劣るという問題点を有する。
極のゲート酸化膜を薄くすることができず、またゲート
酸化膜としての安定性がシリコン基板の熱酸化膜に比し
て劣るという問題点を有する。
本発明はかかる問題点に鑑みてなされたものであって、
高融点金属又はそのシリサイドをゲート電極とする複層
ゲート構造であって、眉間絶縁性が良好であると共に、
ゲート酸化膜が薄く且つ安定性が高い半導体集積回路装
置を提供することを目的とする。
高融点金属又はそのシリサイドをゲート電極とする複層
ゲート構造であって、眉間絶縁性が良好であると共に、
ゲート酸化膜が薄く且つ安定性が高い半導体集積回路装
置を提供することを目的とする。
[問題点を解決するための手段]
本発明に係る半導体集積回路装置は、高融点金属又はそ
のシリサイドで形成された複層ゲート電極を有する半導
体集積回路装置において、前記複層ゲート電極の下層側
のゲート電極は高融点金属又はそのシリサイドの層が多
結晶シリコン膜で被覆されて構成されていることを特徴
とする。
のシリサイドで形成された複層ゲート電極を有する半導
体集積回路装置において、前記複層ゲート電極の下層側
のゲート電極は高融点金属又はそのシリサイドの層が多
結晶シリコン膜で被覆されて構成されていることを特徴
とする。
[作用]
本発明においては、複層ゲート電極の下層ゲート電極は
、高融点金属又はそのシリサイドからなる層と、この層
を被覆する多結晶シリコン膜とから構成されている。
、高融点金属又はそのシリサイドからなる層と、この層
を被覆する多結晶シリコン膜とから構成されている。
このため、下層ゲート電極の多結晶シリコン膜を熱酸化
させることにより、容易に下層ゲート電極上に熱酸化膜
を形成することができる。そして、この熱酸化膜を層間
絶縁膜として、その上に上層ゲート電極が形成されるか
ら、この発明においては、高融点金属又はそのシリサイ
ドをゲート電極の一部としているにも拘らず、眉間絶縁
膜は眉間絶縁性が良好のSi熱酸化膜により形成するこ
とができる。
させることにより、容易に下層ゲート電極上に熱酸化膜
を形成することができる。そして、この熱酸化膜を層間
絶縁膜として、その上に上層ゲート電極が形成されるか
ら、この発明においては、高融点金属又はそのシリサイ
ドをゲート電極の一部としているにも拘らず、眉間絶縁
膜は眉間絶縁性が良好のSi熱酸化膜により形成するこ
とができる。
また、上層ゲート電極のゲート酸化膜を基板の熱酸化膜
のみにより形成することが可能であるから、薄く且つ安
定性が高いゲート酸化膜を得ることができる。
のみにより形成することが可能であるから、薄く且つ安
定性が高いゲート酸化膜を得ることができる。
[実施例]
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第1図(a)乃至(c)は本発明の実施例を示し、第1
図(c)はこの実施例に係る半導体集積回路装置の断面
図、第1図(a)、(b)はその製造工程の途中を示す
断面図である。先ず、第1図(a)に示すように、シリ
コン基板11に第1のゲート酸化膜12を約500人の
厚さで形成する0次いで、リンを含有する多結晶シリコ
ン膜13、タングステンシリサイド膜14、及びリンを
含有する多結晶シリコン膜15を夫々1500人成長さ
せた後、フォトレジストをマスクにして、これらの電極
材をパターニングし、第1図<a)に示すように、所定
のパターンを有する積層構造体を得る。
図(c)はこの実施例に係る半導体集積回路装置の断面
図、第1図(a)、(b)はその製造工程の途中を示す
断面図である。先ず、第1図(a)に示すように、シリ
コン基板11に第1のゲート酸化膜12を約500人の
厚さで形成する0次いで、リンを含有する多結晶シリコ
ン膜13、タングステンシリサイド膜14、及びリンを
含有する多結晶シリコン膜15を夫々1500人成長さ
せた後、フォトレジストをマスクにして、これらの電極
材をパターニングし、第1図<a)に示すように、所定
のパターンを有する積層構造体を得る。
その後、リンを含有する多結晶シリコンを全面に成長さ
せた後、全面をCH4系ガスを用いた異方性の反応性イ
オンエツチング法により電極材の側壁部分の多結晶シリ
コン領域16を残存させて他の領域をエツチングして除
去する。これにより、第1図(b)に示すようにタング
ステンシリサイド膜14が多結晶シリコン膜15及び多
結晶シリコン領域16により被覆された形状の高融点シ
リサイドゲート電極が得られる。
せた後、全面をCH4系ガスを用いた異方性の反応性イ
オンエツチング法により電極材の側壁部分の多結晶シリ
コン領域16を残存させて他の領域をエツチングして除
去する。これにより、第1図(b)に示すようにタング
ステンシリサイド膜14が多結晶シリコン膜15及び多
結晶シリコン領域16により被覆された形状の高融点シ
リサイドゲート電極が得られる。
次に、この複合電極材をマスクにして、露出された部分
のゲート酸化膜12を除去した後、第1図(c)に示す
ように、基板11並びに多結晶シリコン膜15及び多結
晶シリコン16を熱酸化させて、新たに、基板11の第
2のゲート酸化膜17aと、下層ゲート電極上の眉間絶
縁膜17bとを同時に形成する。
のゲート酸化膜12を除去した後、第1図(c)に示す
ように、基板11並びに多結晶シリコン膜15及び多結
晶シリコン16を熱酸化させて、新たに、基板11の第
2のゲート酸化膜17aと、下層ゲート電極上の眉間絶
縁膜17bとを同時に形成する。
その後、高融点金属材料製の上層ゲート電極18を所定
のパターンに形成する。以下、従来の方法と同様にして
、第1図(c)に示すように、高融点金属又はそのシリ
サイドをゲート電極とする多層(複層)ゲート電極構造
を有する半導体集積回路装置が製造される。
のパターンに形成する。以下、従来の方法と同様にして
、第1図(c)に示すように、高融点金属又はそのシリ
サイドをゲート電極とする多層(複層)ゲート電極構造
を有する半導体集積回路装置が製造される。
この半導体集積回路装置においては、第1のゲート酸化
膜12上に、多結晶シリコン膜13゜15及び多結晶シ
リコン領域16に囲まれたく被覆された)タングステン
シリサイド膜14が配設されている。このタングステン
シリサイド膜14並びに多結晶シリコン膜13.15及
び多結晶シリコン領域16により、下層ゲート電極が構
成される。そして、第2のゲート酸化膜17a及び眉間
絶縁膜17bを介して上層のゲート電極18が形成され
ている。
膜12上に、多結晶シリコン膜13゜15及び多結晶シ
リコン領域16に囲まれたく被覆された)タングステン
シリサイド膜14が配設されている。このタングステン
シリサイド膜14並びに多結晶シリコン膜13.15及
び多結晶シリコン領域16により、下層ゲート電極が構
成される。そして、第2のゲート酸化膜17a及び眉間
絶縁膜17bを介して上層のゲート電極18が形成され
ている。
この場合に、第2のゲート酸化膜17a及び眉間絶縁膜
17bは、下層ゲート電極に覆われていない部分の第1
のゲート酸化膜12を除去した後、熱酸化処理により、
基板11並びに多結晶シリコン膜15及び多結晶シリコ
ン領域16上に同時に形成される。従って、第2のゲー
ト酸化膜17aを第1のゲート酸化膜12と同様の薄い
膜厚にすることは容易である。また、熱酸化膜17bが
眉間絶縁膜となるから、眉間絶縁性が良好である。
17bは、下層ゲート電極に覆われていない部分の第1
のゲート酸化膜12を除去した後、熱酸化処理により、
基板11並びに多結晶シリコン膜15及び多結晶シリコ
ン領域16上に同時に形成される。従って、第2のゲー
ト酸化膜17aを第1のゲート酸化膜12と同様の薄い
膜厚にすることは容易である。また、熱酸化膜17bが
眉間絶縁膜となるから、眉間絶縁性が良好である。
[発明の効果]
以上説明したように、本発明によれば、下層の高融点金
属又はシリサイドの層を多結晶シリコン膜で被覆した構
造を有するから、この多結晶シリコン膜を熱酸化させる
ことにより、眉間絶縁性が良好の眉間絶縁膜を形成する
ことができる。また、上層の高融点金属又はシリサイド
で形成されたゲート電極のゲート酸化膜として、シリコ
ン基板を熱酸化させた熱酸化膜を使用することができる
ので、安定性があり、しかも薄いゲート酸化膜を形成す
ることができる。このため、特性が安定すると共に、ゲ
ート印加電圧が低い高融点金属又はそのシリサイドをゲ
ート電極とする複層ゲート電極構造を有する半導体集積
回路装置を得ることができる。
属又はシリサイドの層を多結晶シリコン膜で被覆した構
造を有するから、この多結晶シリコン膜を熱酸化させる
ことにより、眉間絶縁性が良好の眉間絶縁膜を形成する
ことができる。また、上層の高融点金属又はシリサイド
で形成されたゲート電極のゲート酸化膜として、シリコ
ン基板を熱酸化させた熱酸化膜を使用することができる
ので、安定性があり、しかも薄いゲート酸化膜を形成す
ることができる。このため、特性が安定すると共に、ゲ
ート印加電圧が低い高融点金属又はそのシリサイドをゲ
ート電極とする複層ゲート電極構造を有する半導体集積
回路装置を得ることができる。
第1図(a)乃至(c)は本発明の実施例を示し、第1
図(c)は本発明の実施例に係る半導体集積回路装置の
断面図、第1図(a)、(b)はその製造工程の途中を
示す断面図、第2図は従来の半導体集積回路装置の断面
図である。
図(c)は本発明の実施例に係る半導体集積回路装置の
断面図、第1図(a)、(b)はその製造工程の途中を
示す断面図、第2図は従来の半導体集積回路装置の断面
図である。
Claims (3)
- (1)高融点金属又はそのシリサイドで形成された複層
ゲート電極を有する半導体集積回路装置において、前記
複層ゲート電極の下層側のゲート電極は高融点金属又は
そのシリサイドの層が多結晶シリコン膜で被覆されて構
成されていることを特徴とする半導体集積回路装置。 - (2)前記下層ゲート電極と上層ゲート電極との間に、
前記多結晶シリコン膜を熱酸化させて得た層間絶縁膜が
形成されていることを特徴とする特許請求の範囲第1項
に記載の半導体集積回路装置。 - (3)前記層間絶縁膜は、複層ゲート電極の上層側のゲ
ート電極と基板との間のゲート酸化膜と同時に熱酸化に
より形成されることを特徴とする特許請求の範囲第2項
に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12976287A JPS63296277A (ja) | 1987-05-28 | 1987-05-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12976287A JPS63296277A (ja) | 1987-05-28 | 1987-05-28 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63296277A true JPS63296277A (ja) | 1988-12-02 |
Family
ID=15017573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12976287A Pending JPS63296277A (ja) | 1987-05-28 | 1987-05-28 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63296277A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02230770A (ja) * | 1989-03-03 | 1990-09-13 | Nec Corp | 固体撮像装置 |
JPH02304979A (ja) * | 1989-05-19 | 1990-12-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1987
- 1987-05-28 JP JP12976287A patent/JPS63296277A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02230770A (ja) * | 1989-03-03 | 1990-09-13 | Nec Corp | 固体撮像装置 |
JPH02304979A (ja) * | 1989-05-19 | 1990-12-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
JPH03152954A (ja) | 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法 | |
JPS63296277A (ja) | 半導体集積回路装置 | |
JPS6214107B2 (ja) | ||
JPH05849B2 (ja) | ||
JPH0231464A (ja) | 半導体装置 | |
JPS62117329A (ja) | 半導体装置の製造方法 | |
JPH0529622A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPS59161857A (ja) | 半導体装置用配線および抵抗体 | |
JPH10125864A (ja) | 半導体装置の製造方法 | |
JPH04112532A (ja) | 半導体集積回路の製造方法 | |
JPS6038872B2 (ja) | 半導体装置の製造方法 | |
JPH0581183B2 (ja) | ||
JPS6230494B2 (ja) | ||
JPH05343413A (ja) | バイポーラトランジスタとその製造方法 | |
JPS62219961A (ja) | 薄膜型mos構造半導体装置の製造法 | |
JPS5950540A (ja) | 半導体装置の製造方法 | |
JPH01298758A (ja) | 半導体装置の製造方法 | |
JPS5892265A (ja) | 半導体装置の製造方法 | |
JPS6149437A (ja) | 半導体装置 | |
JPH05121665A (ja) | 半導体装置 | |
JPH03157925A (ja) | 半導体装置の製造方法 | |
JPS5863158A (ja) | 半導体装置の製造方法 | |
JPS62299049A (ja) | 半導体装置の製造方法 | |
JPS60217645A (ja) | 半導体装置の製造方法 |