JPS6038872B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6038872B2 JPS6038872B2 JP15076977A JP15076977A JPS6038872B2 JP S6038872 B2 JPS6038872 B2 JP S6038872B2 JP 15076977 A JP15076977 A JP 15076977A JP 15076977 A JP15076977 A JP 15076977A JP S6038872 B2 JPS6038872 B2 JP S6038872B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- wiring
- layer
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法とくに半導体基板の表面
上に多結晶半導体および金属等を用いて多層配線を行な
う半導体装置の製造方法に関するものである。
上に多結晶半導体および金属等を用いて多層配線を行な
う半導体装置の製造方法に関するものである。
半導体基板にトランジスタダイオード等を形成し、これ
等を半導体基板上で配線する半導体集積回路において、
高密度の素子配列を行なうために上記基板上で配線の交
錯を可能にする多層配線が用いられる。
等を半導体基板上で配線する半導体集積回路において、
高密度の素子配列を行なうために上記基板上で配線の交
錯を可能にする多層配線が用いられる。
しかしながら、実際は第１層目の配線の上に、絶縁膜を
介して第２層目の配線を行なうのであるが、この際に第
２層目の配線は第１眉目の配線の凹凸の上に形成される
ことになる。上記配線をフオトェッチングで行なう場合
においては、上記第１層目の配線の凹凸は、配線パター
ンの転写に際して、光の散乱、回折等の原因となりパタ
ーンの転写精度を劣化させ、高密度配線パターン形成の
妨げとなっている。このような第１層目の配線の凹凸を
なくすための方法として、従来凹部を適当な物質で埋め
ることにより表面を平担にする方法が考えられているが
、均一性および精度において十分とはいえない。
介して第２層目の配線を行なうのであるが、この際に第
２層目の配線は第１眉目の配線の凹凸の上に形成される
ことになる。上記配線をフオトェッチングで行なう場合
においては、上記第１層目の配線の凹凸は、配線パター
ンの転写に際して、光の散乱、回折等の原因となりパタ
ーンの転写精度を劣化させ、高密度配線パターン形成の
妨げとなっている。このような第１層目の配線の凹凸を
なくすための方法として、従来凹部を適当な物質で埋め
ることにより表面を平担にする方法が考えられているが
、均一性および精度において十分とはいえない。
そこで第１図に示すように、配線の分離を行なう部分の
多結晶シリコン層をエッチングによ薄くした後酸化する
ことによって絶縁分離層を形成し、表面を平坦化する技
術が知られている。
多結晶シリコン層をエッチングによ薄くした後酸化する
ことによって絶縁分離層を形成し、表面を平坦化する技
術が知られている。
一般に多結晶シリコンを酸化すると酸化物の体積は約２
倍になる。したがって、単に多結晶シリコンを部分的に
酸化すると酸化された部分だけ体積が増加し再び凹凸が
発生する。この間隔を解決すべ〈従来は、第１図に示す
ように、半導体基板１上に多結晶シリコン層２を形成し
ａ、形成された多結晶シリコン膜２のうち酸化分離する
領域のみみあらかじめエッチングで薄くして凹部３を形
成することが行なわれるｂ。その後にこの部分を、窒化
シリコン膜（図示せず）等のパターンを用いて選択的に
酸化し、ｃに示すように配線としての多結晶領域２ａ，
３ｂ，２ｃを酸化物４で分離した平坦な第１層目の配線
を形成する。しかしながらこの方法においては、配線に
用いる多結晶シリコンの厚さは通常６０００△程度であ
るために、第１図ｂの工程に於けるエッチングは約３０
００Ａ程度となり、これを通常の湿式エッチング法で、
シリコンウェハ−全面にわたって均一にかつ精度良く行
なうことは現在の技術では極めて難しい。
倍になる。したがって、単に多結晶シリコンを部分的に
酸化すると酸化された部分だけ体積が増加し再び凹凸が
発生する。この間隔を解決すべ〈従来は、第１図に示す
ように、半導体基板１上に多結晶シリコン層２を形成し
ａ、形成された多結晶シリコン膜２のうち酸化分離する
領域のみみあらかじめエッチングで薄くして凹部３を形
成することが行なわれるｂ。その後にこの部分を、窒化
シリコン膜（図示せず）等のパターンを用いて選択的に
酸化し、ｃに示すように配線としての多結晶領域２ａ，
３ｂ，２ｃを酸化物４で分離した平坦な第１層目の配線
を形成する。しかしながらこの方法においては、配線に
用いる多結晶シリコンの厚さは通常６０００△程度であ
るために、第１図ｂの工程に於けるエッチングは約３０
００Ａ程度となり、これを通常の湿式エッチング法で、
シリコンウェハ−全面にわたって均一にかつ精度良く行
なうことは現在の技術では極めて難しい。
本発明は、この問題点に対して湿式エッチングのみで多
結晶シリコンの凹部の厚みを制御するのではなく、多層
構造の多結晶シリコンを形成し、かっこの層間に絶縁膜
を介し、この絶縁膜下の結晶シリコンを選択酸化するこ
とにより高精度の平坦配線を可能にせるものである。
結晶シリコンの凹部の厚みを制御するのではなく、多層
構造の多結晶シリコンを形成し、かっこの層間に絶縁膜
を介し、この絶縁膜下の結晶シリコンを選択酸化するこ
とにより高精度の平坦配線を可能にせるものである。
本発明の−実施例を示す第２図を用いて本発明による配
線工程を詳細に説明する。
線工程を詳細に説明する。
まず、第２図ａに示すように基板１１（例えばシリコン
半導体）上にＳｉ０２膜（酸化膜）に形成する。
半導体）上にＳｉ０２膜（酸化膜）に形成する。
次にｂに示すようにこの酸化膜１２上に第１層目の低抵
抗の多結晶シリコン膜１３を形成する。
抗の多結晶シリコン膜１３を形成する。
この膜１３は基板１１の一部と接続されている。しかる
のち、多結晶シリコン膜１３の酸化分離すべき領域上に
選択的にシリコン酸化膜１４を形成するｃ。次に全面に
さらに第２層の低抵抗多結晶シリコン膜１５を形成する
ｄ。
のち、多結晶シリコン膜１３の酸化分離すべき領域上に
選択的にシリコン酸化膜１４を形成するｃ。次に全面に
さらに第２層の低抵抗多結晶シリコン膜１５を形成する
ｄ。
そしてこの多結晶シリコン膜１５上に選択酸化マスク１
６を形成する。このマスク１６はたとえば窒化シリコン
膜よりなりシリコン酸化膜１４の形成されていない第１
層目の多結晶シリコン膜１３上の多結晶シリコン膜１５
を選択的に覆うごとく形成する。しかるのち、マスク１
６をエッチングマスクとして多結晶シリコン膜１６を選
択的に除去する。
６を形成する。このマスク１６はたとえば窒化シリコン
膜よりなりシリコン酸化膜１４の形成されていない第１
層目の多結晶シリコン膜１３上の多結晶シリコン膜１５
を選択的に覆うごとく形成する。しかるのち、マスク１
６をエッチングマスクとして多結晶シリコン膜１６を選
択的に除去する。
このとき、シリコン酸化膜１４はこのエッチングのスト
ッパ−として働き、正確に所定の多結晶シリコン膜１５
のみを選択的に除去することができるｅ。そしてｅの状
態で、酸化性ガス中において半導体基板を高温熱処理し
、酸化膜１４下の第１層目のシリコン酸化膜を選択酸化
して酸化物領域１７を形成するｆ。
ッパ−として働き、正確に所定の多結晶シリコン膜１５
のみを選択的に除去することができるｅ。そしてｅの状
態で、酸化性ガス中において半導体基板を高温熱処理し
、酸化膜１４下の第１層目のシリコン酸化膜を選択酸化
して酸化物領域１７を形成するｆ。
なお、ｆの後、マスク１６を除去したのち、残された多
結晶に不純物を拡散して低抵抗してもよい。こうしたの
ち、多層配線構造とするべく、酸化物領域１７およびｆ
において残された多結晶シリコン膜上に絶縁膜（図示せ
ず）を形成し、この上に２層目のたとえば金属配線（図
示せず）を形成する。
結晶に不純物を拡散して低抵抗してもよい。こうしたの
ち、多層配線構造とするべく、酸化物領域１７およびｆ
において残された多結晶シリコン膜上に絶縁膜（図示せ
ず）を形成し、この上に２層目のたとえば金属配線（図
示せず）を形成する。
このとき、２層目の金属配線は平坦度のすぐれた表面に
形成されるため、正確に精度よく形成が可能である。な
お以上の工程において、酸化物領域１７の表面をより平
坦とするために、第１層目と第２層目の多結晶シリコン
膜１２と１３の膜厚をほぼ等しくすることが望ましい。
形成されるため、正確に精度よく形成が可能である。な
お以上の工程において、酸化物領域１７の表面をより平
坦とするために、第１層目と第２層目の多結晶シリコン
膜１２と１３の膜厚をほぼ等しくすることが望ましい。
一般に多結晶シリコンの生成膜のエッチング厚さおよび
均一性は場所、液温等により大中に異なるため、第１図
の方法は極めて制御性が悪い。
均一性は場所、液温等により大中に異なるため、第１図
の方法は極めて制御性が悪い。
しかるに、第２図の方法によれば、多結晶シリコン膜１
５のエッチングを酸化膜１４により停止させることがで
き、制御性の良いエッチングを行うことができる。以上
のように、本発明によれば凹凸の少ない平坦な構造とす
ることができ、半導体基板上において微細構造の多層配
線を高精度に形成することができ、本発明は高密度半導
体装置の製造に大きく寄与するものである。
５のエッチングを酸化膜１４により停止させることがで
き、制御性の良いエッチングを行うことができる。以上
のように、本発明によれば凹凸の少ない平坦な構造とす
ることができ、半導体基板上において微細構造の多層配
線を高精度に形成することができ、本発明は高密度半導
体装置の製造に大きく寄与するものである。
第１図ａ〜ｃは従来の半導体基板上への配線形成工程断
面図、第２図ａ〜ｆは本発明の一実施例にかかる半導体
基板上への配線形成工程断面図である。 １１・・・・・・半導体基板、１２，１４・・・・・・
シリコン酸化膜、１３…・・・第１層目の多結晶シリコ
ン層、１５・・・・・・第２層目の多結晶シリコン層、
１６・・・・・・マスク、１７・・・・・・酸化物領域
。 第１図 第２図
面図、第２図ａ〜ｆは本発明の一実施例にかかる半導体
基板上への配線形成工程断面図である。 １１・・・・・・半導体基板、１２，１４・・・・・・
シリコン酸化膜、１３…・・・第１層目の多結晶シリコ
ン層、１５・・・・・・第２層目の多結晶シリコン層、
１６・・・・・・マスク、１７・・・・・・酸化物領域
。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の一主面上に選択的に第１の絶縁膜を形
成し、前記半導体基板の一主面上に選択的に第１層目の
多結晶シリコン層を形成する工程と、前記第１層目の多
結晶シリコン層上に選択的に第２の絶縁膜を形成する工
程と、この第２の絶縁膜の少なくとも一部が露出するご
とく前記第１層目の多結晶シリコン層上に第２層目の多
結晶シリコン層を選択的に形成する工程と、前記第２の
絶縁膜下に位置する前記第１層目の多結晶シリコン層を
選択的に酸化して絶縁物に変換し、上記第１層目及び第
２層目の多結晶シリコン層よりなる配線層表面と前記絶
縁物表面を平坦にする工程とを備えたことを特徴とする
半導体装置の製造方法。 ２ 第１層目の多結晶シリコン層ならびに第２の絶縁膜
上に第２層目の多結晶シリコン層を形成し、この第２層
目の多結晶シリコン層を前記第２の絶縁膜をエツチング
阻止膜として選択的に除去し、前記第２の絶縁膜の少な
くとも一部を露出させることを特徴とする特許請求の範
囲第１項に記載の半導体装置の製造方法。 ３ 第２層目の多結晶シリコン層の選択形成時のマスク
により第１層目の多結晶シリコン層を選択酸化して絶縁
物を形成することを特徴とする特許請求の範囲第１項に
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15076977A JPS6038872B2 (ja) | 1977-12-14 | 1977-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15076977A JPS6038872B2 (ja) | 1977-12-14 | 1977-12-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5482185A JPS5482185A (en) | 1979-06-30 |
| JPS6038872B2 true JPS6038872B2 (ja) | 1985-09-03 |
Family
ID=15504006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15076977A Expired JPS6038872B2 (ja) | 1977-12-14 | 1977-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038872B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931821Y2 (ja) * | 1979-12-07 | 1984-09-07 | 三菱重工業株式会社 | 軟質岩盤用カツタ−チツプ |
| JPS5691444A (en) * | 1979-12-25 | 1981-07-24 | Nec Corp | Manufacturing of semiconductor device |
| JPS56125860A (en) * | 1980-03-06 | 1981-10-02 | Seiko Epson Corp | Manufacture of semiconductor device |
-
1977
- 1977-12-14 JP JP15076977A patent/JPS6038872B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5482185A (en) | 1979-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPS5950113B2 (ja) | 半導体装置 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPS6359538B2 (ja) | ||
| JPS59167030A (ja) | 半導体装置の製造方法 | |
| JPS6387762A (ja) | 半導体装置の製造方法 | |
| JPH0511668B2 (ja) | ||
| JPS58132950A (ja) | 半導体装置の製造方法 | |
| JPS6029223B2 (ja) | 半導体装置の製造方法 | |
| JPH02172215A (ja) | 半導体装置の製造方法 | |
| JPS6059738B2 (ja) | 半導体装置の製造方法 | |
| JPH08148554A (ja) | 半導体装置の素子の隔離方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPS5871638A (ja) | エツチング方法 | |
| JPS5849027B2 (ja) | 半導体集積回路装置の製法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JP2707538B2 (ja) | 半導体装置の製造方法 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| JPS59177939A (ja) | 素子分離領域の製造方法 | |
| JPS5889869A (ja) | 半導体装置の製造方法 | |
| JPH04321228A (ja) | 半導体装置の製造方法 | |
| JPS61214537A (ja) | 半導体装置の製造方法 | |
| JPS60198862A (ja) | 半導体集積回路装置 |