JPS583244A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS583244A JPS583244A JP10065181A JP10065181A JPS583244A JP S583244 A JPS583244 A JP S583244A JP 10065181 A JP10065181 A JP 10065181A JP 10065181 A JP10065181 A JP 10065181A JP S583244 A JPS583244 A JP S583244A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- resist
- layer
- etched
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法、特に素子分離法に関
するものである。従来シリコン窒化膜をマスクとして７
リコン基板を熱酸化し、シリコン基板内にシリコン酸化
膜を埋設形成し、素子分離を行なう方法が知られている
。ところが、半導体素子、特にＬＳＩにおいては、微細
化と高密度化が進むに従がい、次第に限界点が明らかと
なってきている。まず第１にはシリコン基板酸化時にシ
リコン窒化膜下のシリコン基板中にも酸素分子が到達し
酸化膜をシリコン窒化膜下に形成してしまうことで、こ
の領域が素子領域、絶縁領域間の不要領域となり素子の
為密度化と微細化の上で大きな障害となる。また、酸化
膜がシリコン基板中に強制的に形成されることからシリ
コン基板中に欠陥を多く誘起しやすく素子の特性に重大
な支障をもたらすことが分ってき九。
するものである。従来シリコン窒化膜をマスクとして７
リコン基板を熱酸化し、シリコン基板内にシリコン酸化
膜を埋設形成し、素子分離を行なう方法が知られている
。ところが、半導体素子、特にＬＳＩにおいては、微細
化と高密度化が進むに従がい、次第に限界点が明らかと
なってきている。まず第１にはシリコン基板酸化時にシ
リコン窒化膜下のシリコン基板中にも酸素分子が到達し
酸化膜をシリコン窒化膜下に形成してしまうことで、こ
の領域が素子領域、絶縁領域間の不要領域となり素子の
為密度化と微細化の上で大きな障害となる。また、酸化
膜がシリコン基板中に強制的に形成されることからシリ
コン基板中に欠陥を多く誘起しやすく素子の特性に重大
な支障をもたらすことが分ってき九。
本発明は、これらの点に鑑み、なされたもので素子領域
と絶縁領域間に不必要な領域を形成しない方法とまた欠
陥を誘起しない方法を得るものである。
と絶縁領域間に不必要な領域を形成しない方法とまた欠
陥を誘起しない方法を得るものである。
以下、本発明を第１図〜第６図を用いながら説明する。
第１因に示す如く、半導体基板、例えばシリコン基板１
上に絶縁層、例えばシリコン酸化膜２を厚さ、例えば１
μｍで形成する。この酸化膜の形成法としては熱酸化以
外にも、酸化シリコンノテホシション、もしくは、ポリ
シリコンデポジション後の酸化を用いてもよい。又、絶
縁層として他の絶絶膜例えばＴ！Ｌ２０５、Ａｌ ｚＱ
ａも勿論用いられる。しかる後に既知のフォトリソグラ
フィー技術を用いてあらかじめフィールド酸化膜を残す
べき部分にマスクとしてフォトレジスト層３を形成する
。
上に絶縁層、例えばシリコン酸化膜２を厚さ、例えば１
μｍで形成する。この酸化膜の形成法としては熱酸化以
外にも、酸化シリコンノテホシション、もしくは、ポリ
シリコンデポジション後の酸化を用いてもよい。又、絶
縁層として他の絶絶膜例えばＴ！Ｌ２０５、Ａｌ ｚＱ
ａも勿論用いられる。しかる後に既知のフォトリソグラ
フィー技術を用いてあらかじめフィールド酸化膜を残す
べき部分にマスクとしてフォトレジスト層３を形成する
。
第２図は、第１図のフォトレジスト層３をマスクとして
異方性のエツチング法（例えば、イオン性のプラズマエ
ツチング法）を用いてシリコン酸化膜２を第２図のシリ
コン酸化膜４の如く例えば厚さ約〜２０００Ａ’残すよ
うにエツチングした後、レジストマスク３をハクリした
時点での断面図である、この工程での特長はシリコン酸
化膜５が図のように矩形状になりエッヂがきりたってい
ることであり、レジス）層３の横方向の寸法が残ること
である。ただし、シリコン酸化膜４の膜厚については特
に規定はなく、シコン基板１の表面が露出してもよい。
異方性のエツチング法（例えば、イオン性のプラズマエ
ツチング法）を用いてシリコン酸化膜２を第２図のシリ
コン酸化膜４の如く例えば厚さ約〜２０００Ａ’残すよ
うにエツチングした後、レジストマスク３をハクリした
時点での断面図である、この工程での特長はシリコン酸
化膜５が図のように矩形状になりエッヂがきりたってい
ることであり、レジス）層３の横方向の寸法が残ること
である。ただし、シリコン酸化膜４の膜厚については特
に規定はなく、シコン基板１の表面が露出してもよい。
さらにシリコン酸化膜２のエツチング法は異方性エツチ
ングＫかぎらず、等方性のエツチングでも可能である。
ングＫかぎらず、等方性のエツチングでも可能である。
第３図は、レジスト６を表面全体に塗布した時点での断
面図である。フォトレジスト６の粘性、膜厚については
、次の特徴を必要とする、すなわち、塗布後にレジスト
６０表面が下地の凸凹形状を反映せずに第３図の如くに
平坦化されるように適当な粘性とレジスト厚を持ってい
ることである。
面図である。フォトレジスト６の粘性、膜厚については
、次の特徴を必要とする、すなわち、塗布後にレジスト
６０表面が下地の凸凹形状を反映せずに第３図の如くに
平坦化されるように適当な粘性とレジスト厚を持ってい
ることである。
第４図は、引き続き、レジストに対するエツチングを行
なった後の断面図である。エツチング条件としてはレジ
ストに対するエツチング速度の制御性のよいエツチング
法（たとえばプラズマエツチング法）を必要とする。ま
たこの工程で必要なことは、最も望しい状態として、レ
ジストのエツチングのエンドポイントが酸化膜５とレジ
スト７が同じ程度の高さとなること、酸化膜５が完全に
露出していることである。
なった後の断面図である。エツチング条件としてはレジ
ストに対するエツチング速度の制御性のよいエツチング
法（たとえばプラズマエツチング法）を必要とする。ま
たこの工程で必要なことは、最も望しい状態として、レ
ジストのエツチングのエンドポイントが酸化膜５とレジ
スト７が同じ程度の高さとなること、酸化膜５が完全に
露出していることである。
第５図は、引き続きフォトレジスト７をマスクとしてシ
リコン酸化膜５をエツチングした所である。その結果レ
ジストアと酸化膜８との高さの差が例えば１０００〜２
０００Ａ’以上となることが望ましい。この１糧に引き
続き、ウェーハ全面にチャンネルストッパー用の不純物
をイオン注入法によレシリコン酸化膜８の下領域のシリ
コン基板ｌに埋め込む１糧を行なう。この際、レジスト
７下のシリコン基板１には不純物が注入されないように
イオン注入工程の際にイオンの加速電圧を調整し、不純
物がレジスト７もしくはその下のシリコン酸化膜９内に
とどまるようにする。
リコン酸化膜５をエツチングした所である。その結果レ
ジストアと酸化膜８との高さの差が例えば１０００〜２
０００Ａ’以上となることが望ましい。この１糧に引き
続き、ウェーハ全面にチャンネルストッパー用の不純物
をイオン注入法によレシリコン酸化膜８の下領域のシリ
コン基板ｌに埋め込む１糧を行なう。この際、レジスト
７下のシリコン基板１には不純物が注入されないように
イオン注入工程の際にイオンの加速電圧を調整し、不純
物がレジスト７もしくはその下のシリコン酸化膜９内に
とどまるようにする。
第６図は、引き続きレジストアをハクリし、さらにシリ
コン酸化膜９をエツチングした時点での断面図である。
コン酸化膜９をエツチングした時点での断面図である。
半導体の素子はシリコン酸化膜８により隣接素子とは分
離されると共にシリコン酸化膜下のチャンネルストッパ
である不純物層の働きによ抄完全に絶縁された領域１１
に形成される。
離されると共にシリコン酸化膜下のチャンネルストッパ
である不純物層の働きによ抄完全に絶縁された領域１１
に形成される。
Claims (1)
- 【特許請求の範囲】 屑 （１） 半導体表面に、絶縁層を形成し、咳絶縁、上
所定の位置に耐絶縁層エツチング層をパターン化し、１
耐絶縁層エツチング層をマスクに絶縁層を異方性のエツ
チング法によりエツチングし、咳耐絶縁層エツチング層
をハクリレ、耐絶縁層エツチング層をその表面が平坦に
なるように堆積し、腋耐絶縁層エツチング層を、絶縁層
が露出するまでエツチングし、絶縁層を骸絶縁層エツチ
ング層をマスクにしてエツチングして、該絶縁層を最終
的に数１０００Ａｏ程度残るようにし、耐絶縁層エツチ
ング層を全面ハクリする工程を具備してなる半導体装置
の製造方法。 （２）前記該絶縁層を最終的に数ｘｏｏｏ＆程度残るよ
うにした後に、該絶縁層を通して半導体基板内表面近傍
に半導体基板内不純物と同種の不純物をイオノ注入する
工程を具備してなることを特徴とする特許請求の範囲、
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10065181A JPS583244A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10065181A JPS583244A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583244A true JPS583244A (ja) | 1983-01-10 |
| JPS6312381B2 JPS6312381B2 (ja) | 1988-03-18 |
Family
ID=14279719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10065181A Granted JPS583244A (ja) | 1981-06-30 | 1981-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583244A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081488A (ja) * | 1983-10-13 | 1985-05-09 | Honda Motor Co Ltd | ポンプ装置 |
| JPH04124322U (ja) * | 1991-04-30 | 1992-11-12 | 株式会社ニフコ | 軸間スペーサ |
| JPH0592533U (ja) * | 1992-05-13 | 1993-12-17 | 日本エフ・テイ・ビー株式会社 | 弾性ロール体 |
-
1981
- 1981-06-30 JP JP10065181A patent/JPS583244A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6081488A (ja) * | 1983-10-13 | 1985-05-09 | Honda Motor Co Ltd | ポンプ装置 |
| JPH0233879B2 (ja) * | 1983-10-13 | 1990-07-31 | Honda Motor Co Ltd | |
| JPH04124322U (ja) * | 1991-04-30 | 1992-11-12 | 株式会社ニフコ | 軸間スペーサ |
| JPH0592533U (ja) * | 1992-05-13 | 1993-12-17 | 日本エフ・テイ・ビー株式会社 | 弾性ロール体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6312381B2 (ja) | 1988-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62105426A (ja) | サブミクロン寸法のマスク構造を形成する方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| JPS61214446A (ja) | 半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| EP0120614B1 (en) | Method of manufacturing a semiconductor device having isolation regions | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| JPH05110099A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS5871638A (ja) | エツチング方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH07245402A (ja) | 半導体装置の製造方法 | |
| JPS61287233A (ja) | 半導体装置の製造方法 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JPS62219961A (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH065562A (ja) | 半導体薄膜の形成方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS58157137A (ja) | 半導体装置の製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPH05343347A (ja) | 半導体装置の製造方法 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPH04240748A (ja) | 半導体装置の製造方法 | |
| JPS60113471A (ja) | 半導体装置の製造方法 | |
| JPH07307468A (ja) | 半導体装置の製造方法 |