JPS6246527A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6246527A JPS6246527A JP18588885A JP18588885A JPS6246527A JP S6246527 A JPS6246527 A JP S6246527A JP 18588885 A JP18588885 A JP 18588885A JP 18588885 A JP18588885 A JP 18588885A JP S6246527 A JPS6246527 A JP S6246527A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- etching
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
Ｂ０発明の概要
Ｃ１従来技術「第２図１
Ｄ１発明が解決しようとする問題点
Ｅ１問題点を解決するための手段
Ｆ、実施例［第１図］
ａ、製造方法［第１図］
５１作用
Ｃ０変形例
Ｇ９発明の効果
（Ａ、産業上の利用分￥ｆ）
本発明は新規な半導体装置の製造方法、特に、基板表面
上の膜に基板表面が露出するサイドウオール付き開口を
基板表面にダメージを与えることなく形成することので
きる新規な半導体装置の製造方法に関する。
上の膜に基板表面が露出するサイドウオール付き開口を
基板表面にダメージを与えることなく形成することので
きる新規な半導体装置の製造方法に関する。
（Ｂ、発明の概要）
本発明半導体装置の製造方法は、基板表面上の膜に対す
る異方性エツチングによるサイドウオール付き開口の形
成を基板表面にダメージを与えることなく行なうように
するため、基板上の第１の膜を選択的に異方性エツチン
グすることにより四部を形成し、第１の膜上に第２の膜
を形成し、その後、第２の膜及び第１の膜を異方性エツ
チングすることにより上記凹部形成領域内に基板表面が
露出する開口を形成するものである。従って、本発明半
導体装置の製造方法によれば、基板上の第１の膜に対す
る異方性エツチングによる選択的エツチングを基板が露
出する前に停止するので、その膜による選択的エツチン
グによっては基板表面がダメージを受ける惧れがない。
る異方性エツチングによるサイドウオール付き開口の形
成を基板表面にダメージを与えることなく行なうように
するため、基板上の第１の膜を選択的に異方性エツチン
グすることにより四部を形成し、第１の膜上に第２の膜
を形成し、その後、第２の膜及び第１の膜を異方性エツ
チングすることにより上記凹部形成領域内に基板表面が
露出する開口を形成するものである。従って、本発明半
導体装置の製造方法によれば、基板上の第１の膜に対す
る異方性エツチングによる選択的エツチングを基板が露
出する前に停止するので、その膜による選択的エツチン
グによっては基板表面がダメージを受ける惧れがない。
（Ｃ，従来技術）〔第２図〕
半導体装置において素子の集積度のより一層の向上を図
るためにはフォトレジストを用いたフォトリングラフィ
技術により可能な限度を越えて微細化を図ることが要求
される。そして、その要求に応える技術の一つとして基
板上に形成した薄膜にフォトレジストをマスクとしてエ
ツチングすることにより開口を形成した後その開口の内
側面に絶縁膜からなるサイドウオール（側壁）を形成し
、その開口をそのサイドウオールにより微細化する技術
がある。このようにサイドウオールにより開口を微細化
すれば、例えばその開口を通じて基板に不純物を添加す
ることによりフォトリングラフィ技術により可能な限度
を越えて微細な半導体望域を形成することができる。ま
た、例えばＪＦＥＴのゲート開口をサイドウオールによ
り微細化することにより高速性のある特性の優れたＪＦ
ＥＴを得ることができる。
るためにはフォトレジストを用いたフォトリングラフィ
技術により可能な限度を越えて微細化を図ることが要求
される。そして、その要求に応える技術の一つとして基
板上に形成した薄膜にフォトレジストをマスクとしてエ
ツチングすることにより開口を形成した後その開口の内
側面に絶縁膜からなるサイドウオール（側壁）を形成し
、その開口をそのサイドウオールにより微細化する技術
がある。このようにサイドウオールにより開口を微細化
すれば、例えばその開口を通じて基板に不純物を添加す
ることによりフォトリングラフィ技術により可能な限度
を越えて微細な半導体望域を形成することができる。ま
た、例えばＪＦＥＴのゲート開口をサイドウオールによ
り微細化することにより高速性のある特性の優れたＪＦ
ＥＴを得ることができる。
第２図（Ａ）乃至（Ｃ）は従来のサイドウオールの形成
方法を工程順に示したものである。
方法を工程順に示したものである。
（Ａ）基板ａ上にナイトライド膜すを形成し、該ナイト
ライド膜すをフォトレジスト膜ｃをマスクとして異方性
エツチングすることにより開口ｄを形成する。第２図（
Ａ）は開口ｄを形成した後の状態を示す。
ライド膜すをフォトレジスト膜ｃをマスクとして異方性
エツチングすることにより開口ｄを形成する。第２図（
Ａ）は開口ｄを形成した後の状態を示す。
（Ｂ）次に、同図ＣＢ）に示すように上記ナイトライド
膜す上にサイドウオール形成用のナイトライド膜ｅをＣ
ＶＤ法により形成する。
膜す上にサイドウオール形成用のナイトライド膜ｅをＣ
ＶＤ法により形成する。
（Ｃ）その後、ナイトライド膜すに対して異方性エツチ
ングすることによりナイトライド膜すの開口ｄにサイド
ウオールｆを形成し、該サイドウオールｆによって狭い
開口ｄ′を形成する。
ングすることによりナイトライド膜すの開口ｄにサイド
ウオールｆを形成し、該サイドウオールｆによって狭い
開口ｄ′を形成する。
（Ｄ、発明が解決しようとする問題点）ところで、上述
したサイドウオールの形成方法によれば異方性エツチン
グにより基板表面がダメージを受け、半導体装置の特性
が悪くなるという問題がある。というのはフォトレジス
トｃをマスクとしてナイトライド膜すをエツチングする
ことにより開口ｄを形成する際［第２図（Ａ）参照］そ
のエツチングは微細化のためサイドウオール形成のため
のエツチングと同じようにサイドエツチングの生じない
異方性エツチング、例えばＲＩＥにより行われる。従っ
て、基板８表面はサイドウオール形成のためのエツチン
グ［第２図（Ｃ）参照］のときだけでなくナイトライド
膜すを選択的にエツチングして開口する形成するときも
ＲＩＥ等の異方性エツチングによりダメージを畳Ｌ＋
ス −跡−、で ｊｔ 柘事面Ｉ斗椰姻 づ 都
かｈ口償汽を受【す、半導体装置の特性が劣化する。
したサイドウオールの形成方法によれば異方性エツチン
グにより基板表面がダメージを受け、半導体装置の特性
が悪くなるという問題がある。というのはフォトレジス
トｃをマスクとしてナイトライド膜すをエツチングする
ことにより開口ｄを形成する際［第２図（Ａ）参照］そ
のエツチングは微細化のためサイドウオール形成のため
のエツチングと同じようにサイドエツチングの生じない
異方性エツチング、例えばＲＩＥにより行われる。従っ
て、基板８表面はサイドウオール形成のためのエツチン
グ［第２図（Ｃ）参照］のときだけでなくナイトライド
膜すを選択的にエツチングして開口する形成するときも
ＲＩＥ等の異方性エツチングによりダメージを畳Ｌ＋
ス −跡−、で ｊｔ 柘事面Ｉ斗椰姻 づ 都
かｈ口償汽を受【す、半導体装置の特性が劣化する。
本発明は上記問題点を解決すべく為されたもので、基板
表面に大きなダメージを与えることなく基板表面上の膜
にサイドウオールのある開口を形成することを目的とす
るものである。
表面に大きなダメージを与えることなく基板表面上の膜
にサイドウオールのある開口を形成することを目的とす
るものである。
（Ｅ、問題点を解決するための手段）
本発明半導体装置の製造方法は、上記問題点を解決する
ため、基板上の第１の膜を選択的に異方性エツチングす
ることにより凹部を形成し、第１の膜上に第２の膜を形
成し、その後、第２の膜及び第１の膜を異方性エツチン
グすることにより上記凹部内に開口を形成するものであ
る。従って、本発明半導体装置の製造方法によれば、基
板上の第１の膜に対する異方性エツチングによる選択的
エツチングを基板が露出する前に停止するので、その膜
に対する異方性エツチングによる選択的エツチングによ
って基板表面がダメージを受ける惧れかない。
ため、基板上の第１の膜を選択的に異方性エツチングす
ることにより凹部を形成し、第１の膜上に第２の膜を形
成し、その後、第２の膜及び第１の膜を異方性エツチン
グすることにより上記凹部内に開口を形成するものであ
る。従って、本発明半導体装置の製造方法によれば、基
板上の第１の膜に対する異方性エツチングによる選択的
エツチングを基板が露出する前に停止するので、その膜
に対する異方性エツチングによる選択的エツチングによ
って基板表面がダメージを受ける惧れかない。
（Ｆ、実施例）［第１図］
以下に、本発明半導体装置の製造方法を添附図面に示し
た実施例に従って説明する。
た実施例に従って説明する。
第１図（Ａ）乃至（Ｆ）は本発明半導体装置の製造方法
の実施の一例を工程順に示す断面図である。
の実施の一例を工程順に示す断面図である。
（ａ、製造方法）［第１図］
（Ａ）基板１上に第１の膜である例えばナイトライド膜
（シリコン酸化膜Ｓ ｉ Ｏ２でも良い、）２をＣＶＤ
法により形成し、該ナイトライド膜２をフォトエツチン
グすべく該ナイトライド膜２上にフォトレジスト膜３を
形成し、該膜３を露光、現像によりパターニングする。
（シリコン酸化膜Ｓ ｉ Ｏ２でも良い、）２をＣＶＤ
法により形成し、該ナイトライド膜２をフォトエツチン
グすべく該ナイトライド膜２上にフォトレジスト膜３を
形成し、該膜３を露光、現像によりパターニングする。
第１図（Ａ）はフォトレジスト膜３をパターニングした
後の状態を示す。
後の状態を示す。
（Ｂ）次に同図（Ｂ）に示すようにフォトレジスト膜３
をマスクとしてナイトライド膜２を異方性エツチング（
例えばＲＩＥ）することにより凹部４を形成する。この
異方性エツチングにおいては、基板１が完全に露出しな
いように凹部４の底にナイトライド膜２を例えば５００
〜１０００人程度残存させることが必要である。２ａは
ナイトライド膜２の凹部４の底を成す残存部である。こ
の残存部２ａができるようにすることは基板ｌが露出す
る前の段階で異方性エツチングを終えるこにとよって簡
単に実現することができる。
をマスクとしてナイトライド膜２を異方性エツチング（
例えばＲＩＥ）することにより凹部４を形成する。この
異方性エツチングにおいては、基板１が完全に露出しな
いように凹部４の底にナイトライド膜２を例えば５００
〜１０００人程度残存させることが必要である。２ａは
ナイトライド膜２の凹部４の底を成す残存部である。こ
の残存部２ａができるようにすることは基板ｌが露出す
る前の段階で異方性エツチングを終えるこにとよって簡
単に実現することができる。
（Ｃ）次にフォトレジスト３を除去した後、同図（Ｃ）
に示すように上記ナイトライド膜２上に第２の膜たるサ
イドウオール形成用ナイトライド膜（シリコン酸化膜Ｓ
ｉ ０２でも良い。）５をステップカバレージの良い
ＣＶＤ法により形成する。
に示すように上記ナイトライド膜２上に第２の膜たるサ
イドウオール形成用ナイトライド膜（シリコン酸化膜Ｓ
ｉ ０２でも良い。）５をステップカバレージの良い
ＣＶＤ法により形成する。
（Ｄ）次に、ナイトライド膜５及びナイトライド膜２に
対する異方性エツチングによりナイトライド膜２の凹部
４形成領域内にサイドウオール６のある開ロアを形成し
、基板１表面を露出させる。第１図（Ｄ）は聞ロア形成
後の状態を示す。
対する異方性エツチングによりナイトライド膜２の凹部
４形成領域内にサイドウオール６のある開ロアを形成し
、基板１表面を露出させる。第１図（Ｄ）は聞ロア形成
後の状態を示す。
（Ｅ）その後、開ロアを通して基板表面部に不純物を添
加するこにより第１図（Ｅ）に示すように半導体領域８
を形成する。
加するこにより第１図（Ｅ）に示すように半導体領域８
を形成する。
（Ｆ）その後、同図（Ｆ）に示すように開ロアに領域８
とコンタクトされた電極９を形成する。
とコンタクトされた電極９を形成する。
（ｂ、作用）
上記した半導体装置の製造方法によれば、サイドウオー
ル６のある開ロアを形成する際こそ異方性エツチングに
より基板１表面がダメージを受けるが、フォトレジスト
膜３をマスクとして第１の膜たるナイトライド膜２を選
択的に異方性エツチングしてナイトライド膜２のパター
ニングをするときは基板１表面が露出する前にエツチン
グを停止して残存部２ａが生じるようにするのでその異
方性エツチングにより基板ｌの表面が損傷することはな
い、従って、基板１の表面の損傷を少なくすることがで
きる。
ル６のある開ロアを形成する際こそ異方性エツチングに
より基板１表面がダメージを受けるが、フォトレジスト
膜３をマスクとして第１の膜たるナイトライド膜２を選
択的に異方性エツチングしてナイトライド膜２のパター
ニングをするときは基板１表面が露出する前にエツチン
グを停止して残存部２ａが生じるようにするのでその異
方性エツチングにより基板ｌの表面が損傷することはな
い、従って、基板１の表面の損傷を少なくすることがで
きる。
（ｃ、変形例）
尚、上記実施例においては第１の膜２とサイドウオール
形成用の第２の膜５とは同じ材料（ナイトライド）によ
り形成されているが、エツチング速度に大きな違いさえ
なければ材料が同じであることは全く必慟ではない、そ
して、第１の膜２が絶縁体で第２の膜５が導電体という
ように第１の膜２と第２の膜５との材質が異なっていて
も良い、従って、第１の膜２が絶縁膜で、その間ロアに
導電体からなるサイドウオール６が形成され、開ロアに
導電体からなる電極９が形成される場合、あるいは第１
の膜２が導電体で、その間ロアに絶縁体からなるサイド
ウオール６が形成され、開ロア形成望域を含む第１の膜
２上に絶縁膜が形成される場合、あるいは第１の膜２が
導電体で、その開ロアに導電体からなるサイドウオール
６が形成され、第１の膜２上に絶縁膜が形成される場合
等本発明には各種の変形例が考えられる。
形成用の第２の膜５とは同じ材料（ナイトライド）によ
り形成されているが、エツチング速度に大きな違いさえ
なければ材料が同じであることは全く必慟ではない、そ
して、第１の膜２が絶縁体で第２の膜５が導電体という
ように第１の膜２と第２の膜５との材質が異なっていて
も良い、従って、第１の膜２が絶縁膜で、その間ロアに
導電体からなるサイドウオール６が形成され、開ロアに
導電体からなる電極９が形成される場合、あるいは第１
の膜２が導電体で、その間ロアに絶縁体からなるサイド
ウオール６が形成され、開ロア形成望域を含む第１の膜
２上に絶縁膜が形成される場合、あるいは第１の膜２が
導電体で、その開ロアに導電体からなるサイドウオール
６が形成され、第１の膜２上に絶縁膜が形成される場合
等本発明には各種の変形例が考えられる。
また、上記実施例においては開ロアの形成後該開ロアを
通して基板１表面部に不純物をドープして半導体領域８
を形成し、しかる後間ロアに電極９を形成していたが、
開ロア形成後基板１表面部に不純物添加による半導体領
域の形成をすることなく開ロアに電極９を形成する場合
もある。
通して基板１表面部に不純物をドープして半導体領域８
を形成し、しかる後間ロアに電極９を形成していたが、
開ロア形成後基板１表面部に不純物添加による半導体領
域の形成をすることなく開ロアに電極９を形成する場合
もある。
（Ｇ、発明の効果）
以上に述べたところから明らかなように、本発明半導体
装置の製造方法は、基板上の第１の膜を選択的に異方性
エツチングすることにより該第１の膜の表面部に凹部を
形成し、上記第１の膜の上記凹部が形成された領域及び
その周辺上に第２の膜を形成し、その後、上記第２の膜
及び第１の膜を異方性エツチングすることにより上記第
１の膜の凹部形成領域内に上記基板が露出する開口を形
成することを特徴とする。
装置の製造方法は、基板上の第１の膜を選択的に異方性
エツチングすることにより該第１の膜の表面部に凹部を
形成し、上記第１の膜の上記凹部が形成された領域及び
その周辺上に第２の膜を形成し、その後、上記第２の膜
及び第１の膜を異方性エツチングすることにより上記第
１の膜の凹部形成領域内に上記基板が露出する開口を形
成することを特徴とする。
従って、本発明半導体装置の製造方法によれば、基板上
の第１の膜に対する異方性エツチングによる選択的エツ
チングを基板が露出する前に停止し、第２の膜を形成し
た後サイドウオールを形成するための上記異方性エツチ
ングをして開口を形成するので、その膜に対する上記異
方性エツチングによる選択的エツチングによって基板表
面がダメージを受ける慣れがないので、その分草板表面
が受ける損傷を少なくすることができ、延いては特性劣
化を少なくすることができる。
の第１の膜に対する異方性エツチングによる選択的エツ
チングを基板が露出する前に停止し、第２の膜を形成し
た後サイドウオールを形成するための上記異方性エツチ
ングをして開口を形成するので、その膜に対する上記異
方性エツチングによる選択的エツチングによって基板表
面がダメージを受ける慣れがないので、その分草板表面
が受ける損傷を少なくすることができ、延いては特性劣
化を少なくすることができる。
第１図（Ａ）乃至（Ｆ）は本発明半導体装置の製造方法
の実施の一例を工程順に示す断面図、第２図（Ａ）乃至
（Ｃ）は半導体装置の製造方法の従来例の−を工程順に
示す断面図である。 符号の説明 １・φ・基板、 ２・・・第１の膜、 ４・・・凹部、 ５．６φ・・第２の膜、７拳・・開口 （Ａ） ＣＢ） （Ｃ） 失、胞Ａ列大ニオｔ）・ａＫ 禾１Ｖ斤 勺 回 第１図 （Ｄ） （Ｅ） （Ｆ） 乞絡オ列左１λＥ１１ニ アｒ−１断 、１］ 旧 第１図
の実施の一例を工程順に示す断面図、第２図（Ａ）乃至
（Ｃ）は半導体装置の製造方法の従来例の−を工程順に
示す断面図である。 符号の説明 １・φ・基板、 ２・・・第１の膜、 ４・・・凹部、 ５．６φ・・第２の膜、７拳・・開口 （Ａ） ＣＢ） （Ｃ） 失、胞Ａ列大ニオｔ）・ａＫ 禾１Ｖ斤 勺 回 第１図 （Ｄ） （Ｅ） （Ｆ） 乞絡オ列左１λＥ１１ニ アｒ−１断 、１］ 旧 第１図
Claims (1)
- （１）基板上の第１の膜を選択的に異方性エッチングす
ることにより該第１の膜の表面部に凹部を形成し、 上記第１の膜の上記凹部が形成された領域及びその周辺
上に第２の膜を形成し、 その後、上記第２の膜及び第１の膜を異方性エッチング
することにより上記第１の膜の凹部形成領域内に上記基
板が露出する開口を形成することを特徴とする半導体装
置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18588885A JPS6246527A (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18588885A JPS6246527A (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6246527A true JPS6246527A (ja) | 1987-02-28 |
Family
ID=16178633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18588885A Pending JPS6246527A (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6246527A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190576B1 (en) | 1996-04-02 | 2001-02-20 | Chisso Corporation | Liquid crystal compounds, liquid crystal compostions containing the compounds, and liquid crystal display devices made by using the compositions |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444474A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Contact forming method of semiconductor device |
-
1985
- 1985-08-26 JP JP18588885A patent/JPS6246527A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444474A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Contact forming method of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190576B1 (en) | 1996-04-02 | 2001-02-20 | Chisso Corporation | Liquid crystal compounds, liquid crystal compostions containing the compounds, and liquid crystal display devices made by using the compositions |
| US6319570B1 (en) | 1996-04-02 | 2001-11-20 | Chisso Corporation | Liquid crystalline compound, liquid crystal composition comprising the liquid crystal-line compound, and liquid crystal display device using the liquid crystal composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5369052A (en) | Method of forming dual field oxide isolation | |
| KR100223103B1 (ko) | 위치맞춤마크의 형성방법 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPS61214446A (ja) | 半導体装置の製造方法 | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPH01228133A (ja) | 半導体装置の製造方法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| KR950013789B1 (ko) | 반도체 소자의 미세 게이트 전극 형성 방법 | |
| JPH10326864A (ja) | アナログ半導体装置の製造方法 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| KR100381030B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| KR100557224B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100329750B1 (ko) | 반도체소자제조방법 | |
| JPS6060766A (ja) | 半導体装置の製造方法 | |
| JPH09181177A (ja) | 半導体素子の製造方法 | |
| JPH07161735A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02283029A (ja) | 半導体装置の製造方法 | |
| JPH07245402A (ja) | 半導体装置の製造方法 | |
| JPS61287233A (ja) | 半導体装置の製造方法 | |
| JPS6265437A (ja) | 半導体装置の製造方法 | |
| JPH06132312A (ja) | 半導体装置の製造方法 |