JPS6149437A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6149437A JPS6149437A JP17186084A JP17186084A JPS6149437A JP S6149437 A JPS6149437 A JP S6149437A JP 17186084 A JP17186084 A JP 17186084A JP 17186084 A JP17186084 A JP 17186084A JP S6149437 A JPS6149437 A JP S6149437A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wirings
- wiring
- sio2
- poly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は金属配線を有する半導体装置に関するものであ
る。
る。
従来例の構成とその問題点
従来、半導体装置において金属配線を行なう場合、第１
図の断面図のように、半導体基板１上に、絶縁膜２を介
して、全面に金属膜を形成した後、フォトレジストを用
いて同金属膜配線パターン３を形成して、配線間の分離
したい領域を食刻するか、あるいは全面にフォトレジス
トを塗布し、配線パターンを形成した後、金属膜を形成
しフォトレジスト除去と共に、リフトオフ法によって配
線間の分離したい領域をはく離することで金属膜配線パ
ターン３を形成する方法が用いられてきたが、いず扛も
２次元空間内で金属配線間の分離をおこなっているため
、配線間に一定のスペースを設けなければならず、半導
体装置の集積度向上に大きな障害となっている。
図の断面図のように、半導体基板１上に、絶縁膜２を介
して、全面に金属膜を形成した後、フォトレジストを用
いて同金属膜配線パターン３を形成して、配線間の分離
したい領域を食刻するか、あるいは全面にフォトレジス
トを塗布し、配線パターンを形成した後、金属膜を形成
しフォトレジスト除去と共に、リフトオフ法によって配
線間の分離したい領域をはく離することで金属膜配線パ
ターン３を形成する方法が用いられてきたが、いず扛も
２次元空間内で金属配線間の分離をおこなっているため
、配線間に一定のスペースを設けなければならず、半導
体装置の集積度向上に大きな障害となっている。
発明の目的
本発明は上記の不都合を排除した半導体装置を提供する
ものである。
ものである。
発明の構成
本発明は上記の目的を達成するために、半導体基板上に
絶縁膜を被着し、同絶縁膜にオーバーハング状の開口部
を設けた後、配線金属膜を蒸着し、前記開口部の底面に
配線域が設けられたことを特徴とする半導体装置であっ
て、金属配線間を３次元的に分離するため金属配線間に
水平方向に一定のスペースを設ける必要がなく、半導体
装置の高集積化において同一の設計ルールで最高２倍ま
で金属配線密度を高めることができる。
絶縁膜を被着し、同絶縁膜にオーバーハング状の開口部
を設けた後、配線金属膜を蒸着し、前記開口部の底面に
配線域が設けられたことを特徴とする半導体装置であっ
て、金属配線間を３次元的に分離するため金属配線間に
水平方向に一定のスペースを設ける必要がなく、半導体
装置の高集積化において同一の設計ルールで最高２倍ま
で金属配線密度を高めることができる。
実施例の説明
第２図ａ −ｄは本発明実施例の工程順断面図を示す。
第２図ａに示すように所定の回路素子が構成された半導
体基板１上に、ＣＶＤ法で厚さ８０００人の酸化シリコ
ン膜２を成長温度４３０°Ｃで形成する。さらにＣＶＤ
法で厚さ５０００へのポリシリコン層４を成長温度６１
０″Ｃで形成し、同じくＣＶＤ法で厚さ３０００人の酸
化シリコン膜５を１、 成長温度４３０
’Ｃで形成した後、７オトレジスト６を塗布する。次に
、第２図すに示すようにフォトレジスト６で配線パター
ンを形成した後、酸化シリコン膜４をフォトレジスト６
をマスクにして反応性イオンエツチング法を用いて異方
性エッチする。フォトレジスト６を除去後、第２図Ｃに
示すように、ポリシリコン膜４を酸化シリコン膜４をマ
スクにしてドライエッチ法を用いて等方性エッチし、ポ
リシリコン膜４の上にオーパーツ・ング状の酸化シリコ
ン膜５のひさしができるようにする。下層の配線間の電
気的絶縁のためポリシリコン膜３のエッチされた側面を
ウェット酸化して酸化膜７を形成した後、第２図ｄに示
すように厚さ５ｏｏｏへのアルミニウム膜３をスパッタ
蒸着すると、アルミニウム膜３はオーバーハング状の酸
化シリコン膜５により自動的に上下に分離され、アルミ
ニウム配線３が形成される。
体基板１上に、ＣＶＤ法で厚さ８０００人の酸化シリコ
ン膜２を成長温度４３０°Ｃで形成する。さらにＣＶＤ
法で厚さ５０００へのポリシリコン層４を成長温度６１
０″Ｃで形成し、同じくＣＶＤ法で厚さ３０００人の酸
化シリコン膜５を１、 成長温度４３０
’Ｃで形成した後、７オトレジスト６を塗布する。次に
、第２図すに示すようにフォトレジスト６で配線パター
ンを形成した後、酸化シリコン膜４をフォトレジスト６
をマスクにして反応性イオンエツチング法を用いて異方
性エッチする。フォトレジスト６を除去後、第２図Ｃに
示すように、ポリシリコン膜４を酸化シリコン膜４をマ
スクにしてドライエッチ法を用いて等方性エッチし、ポ
リシリコン膜４の上にオーパーツ・ング状の酸化シリコ
ン膜５のひさしができるようにする。下層の配線間の電
気的絶縁のためポリシリコン膜３のエッチされた側面を
ウェット酸化して酸化膜７を形成した後、第２図ｄに示
すように厚さ５ｏｏｏへのアルミニウム膜３をスパッタ
蒸着すると、アルミニウム膜３はオーバーハング状の酸
化シリコン膜５により自動的に上下に分離され、アルミ
ニウム配線３が形成される。
なお、本実施例ではひさしの材料として上層に酸化シリ
コン膜、下層に側面を酸化したポリシリコン膜を用いた
が、その他に窒化シリコン膜、酸 ′化アルミニウム膜
、あるいは有機質膜等性質の異なる少なくとも２種類の
膜であ扛ばよい。
コン膜、下層に側面を酸化したポリシリコン膜を用いた
が、その他に窒化シリコン膜、酸 ′化アルミニウム膜
、あるいは有機質膜等性質の異なる少なくとも２種類の
膜であ扛ばよい。
また金属配線材料としてアルミニウム膜を用いたが、そ
の他に高融点金属等の配線材料でもよい。
の他に高融点金属等の配線材料でもよい。
発明の効果
以上の説明から明らかなように本発明を用いれば金属配
線の集積度が大幅に向上し、半導体装置の高集積化にむ
けての工業的価値は太きい。
線の集積度が大幅に向上し、半導体装置の高集積化にむ
けての工業的価値は太きい。
第１図は従来の半導体装置の金属配線の一例を示す断面
図、第２図ａ−ｄは本発明にかかる半導体装置の金属配
線の一実施例を示す工程断面図である。 １・ ・・所定の回路素子が形成さ扛た半導体基板、２
・・・・層間絶縁膜、３・・・・・金属配線膜、４・・
・・・・ポリシリコン膜、５・・・・酸化シリコン膜、
６・・・・・・フォトレジスト、７・・・・・・ポリシ
リコン膜の側面に形成された酸化膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
図、第２図ａ−ｄは本発明にかかる半導体装置の金属配
線の一実施例を示す工程断面図である。 １・ ・・所定の回路素子が形成さ扛た半導体基板、２
・・・・層間絶縁膜、３・・・・・金属配線膜、４・・
・・・・ポリシリコン膜、５・・・・酸化シリコン膜、
６・・・・・・フォトレジスト、７・・・・・・ポリシ
リコン膜の側面に形成された酸化膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (3)
- （１）半導体基板上に絶縁膜を被着し、同絶縁膜にオー
バーハング状の開口部を設けた後、配線金属膜を蒸着し
、前記開口部の底面に配線域が設けられたことを特徴と
する半導体装置。 - （２）絶縁膜が少なくとも下層の酸化シリコン膜と上層
の窒化シリコン膜の２層からなる特許請求の範囲第１項
に記載された半導体装置。 - （３）絶縁膜が少なくとも下層のポリシリコンと上層の
酸化シリコン膜もしくは窒化シリコン膜の２層からなり
、該ポリシリコンの開口部に露出した面が酸化されてい
ることを特徴とする特許請求の範囲第１項に記載された
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17186084A JPS6149437A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17186084A JPS6149437A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149437A true JPS6149437A (ja) | 1986-03-11 |
Family
ID=15931123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17186084A Pending JPS6149437A (ja) | 1984-08-17 | 1984-08-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149437A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03119197A (ja) * | 1989-09-25 | 1991-05-21 | Mas Fab Andritz Ag | ダブル スクリーン ベルト プレス |
| KR100490575B1 (ko) * | 2001-08-03 | 2005-05-17 | 야마하 가부시키가이샤 | 귀금속 박막 패턴 형성방법 |
-
1984
- 1984-08-17 JP JP17186084A patent/JPS6149437A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03119197A (ja) * | 1989-09-25 | 1991-05-21 | Mas Fab Andritz Ag | ダブル スクリーン ベルト プレス |
| KR100490575B1 (ko) * | 2001-08-03 | 2005-05-17 | 야마하 가부시키가이샤 | 귀금속 박막 패턴 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001036B1 (ko) | 높이가 고르지 않은 기판상에서 금속필라를 평탄화시키는 방법 | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| US4696098A (en) | Metallization technique for integrated circuit structures | |
| JPS6149437A (ja) | 半導体装置 | |
| JPH0313744B2 (ja) | ||
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPS6149438A (ja) | 半導体装置 | |
| JPS63133647A (ja) | 半導体装置の製造方法 | |
| JPS6386453A (ja) | 半導体装置の製造方法 | |
| JP3007112B2 (ja) | ゲート電極形成方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPH0451050B2 (ja) | ||
| JPS6362351A (ja) | 多結晶珪素層のパタ−ニング方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPH0645278A (ja) | 半導体装置の製造方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPS639660B2 (ja) | ||
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 |