JPH0748494B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0748494B2 JPH0748494B2 JP62166313A JP16631387A JPH0748494B2 JP H0748494 B2 JPH0748494 B2 JP H0748494B2 JP 62166313 A JP62166313 A JP 62166313A JP 16631387 A JP16631387 A JP 16631387A JP H0748494 B2 JPH0748494 B2 JP H0748494B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal silicide
- polycrystalline silicon
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に金属シリサ
イド膜を多結晶シリコン膜と組み合わせて使用する半導
体装置の製造方法に関する。
イド膜を多結晶シリコン膜と組み合わせて使用する半導
体装置の製造方法に関する。
従来、かかる半導体装置は、多結晶シリコン膜と、金属
シリサイド膜との二重膜が使用され、ホトプロセス法に
よるパターン形成工程と、その後の熱酸化工程と、気相
成長法による絶縁膜形成工程、およびその絶縁膜の段だ
らし工程とを経て製造されている。
シリサイド膜との二重膜が使用され、ホトプロセス法に
よるパターン形成工程と、その後の熱酸化工程と、気相
成長法による絶縁膜形成工程、およびその絶縁膜の段だ
らし工程とを経て製造されている。
第３図はかかる従来の一例を説明するための半導体装置
の縦断面図である。この従来の例は多結晶シリコン膜と
金属シリサイド膜との二重膜をホトプロセス法によりパ
ターン形成し、しかる後熱酸化法により酸化している。
の縦断面図である。この従来の例は多結晶シリコン膜と
金属シリサイド膜との二重膜をホトプロセス法によりパ
ターン形成し、しかる後熱酸化法により酸化している。
第３図に示すように、まずシリコン基板11の主表面を被
覆したシリコン酸化膜12上に多結晶シリコン膜13を形成
し、ついでこの多結晶シリコン膜13上に金属シリサイド
膜14を被着する。次に、これら二重膜を所定寸法に形成
してから酸化させる。多結晶シリコン膜13の酸化により
両側に酸化膜17が形成される。この酸化膜17により金属
シリサイド膜14の両端が上方に持ち上げられ、金属シリ
サイド膜14の突起21が形成される。しかる後、気相成長
法によりシリコン基板11上に絶縁体膜19の形成を行い、
その絶縁体膜19の「段だらし」を行なう工程を経て製造
される。
覆したシリコン酸化膜12上に多結晶シリコン膜13を形成
し、ついでこの多結晶シリコン膜13上に金属シリサイド
膜14を被着する。次に、これら二重膜を所定寸法に形成
してから酸化させる。多結晶シリコン膜13の酸化により
両側に酸化膜17が形成される。この酸化膜17により金属
シリサイド膜14の両端が上方に持ち上げられ、金属シリ
サイド膜14の突起21が形成される。しかる後、気相成長
法によりシリコン基板11上に絶縁体膜19の形成を行い、
その絶縁体膜19の「段だらし」を行なう工程を経て製造
される。
上述した従来の半導体装置の製造においては、「段だら
し」工程が段差がなめらかにされた場合、前記金属シリ
サイド膜14の突起21の場所で、絶縁体膜19の膜厚20が薄
くなり、絶縁耐圧が劣化するという欠点がある。
し」工程が段差がなめらかにされた場合、前記金属シリ
サイド膜14の突起21の場所で、絶縁体膜19の膜厚20が薄
くなり、絶縁耐圧が劣化するという欠点がある。
また、金属シリサイド膜14上には、気相成長法による絶
縁膜体19しかないため、半導体装置の電気的絶縁特性は
熱酸化膜よりも劣ってしまう。従って、この絶縁特性を
改善するには十分に厚い絶縁体膜を形成する必要があ
り、その後のホトプロセス工程，エッチング工程等で厚
い段差による工程不良を発生しやすいという欠点もあ
る。
縁膜体19しかないため、半導体装置の電気的絶縁特性は
熱酸化膜よりも劣ってしまう。従って、この絶縁特性を
改善するには十分に厚い絶縁体膜を形成する必要があ
り、その後のホトプロセス工程，エッチング工程等で厚
い段差による工程不良を発生しやすいという欠点もあ
る。
本発明の目的は、かかる電気的絶縁特性の向上と構造的
段差の改善とを実現する半導体装置の製造方法を提供す
ることにある。
段差の改善とを実現する半導体装置の製造方法を提供す
ることにある。
本発明の半導体装置の製造方法は、半導体基板上に第一
の多結晶シリコン膜を形成する工程と、この第一の多結
晶シリコン膜上に金属シリサイド膜を形成する工程と、
この金属シリサイド膜上に第二の多結晶シリコン膜を形
成させる工程と、これら三層膜をホトプロセス法により
部分的にエッチングする工程と、熱酸化法により前記第
一および第二の多結晶シリコン膜の表面を酸化しシリコ
ン酸化膜を形成する工程と、気相成長法により前記金属
シリサイド膜を形成した半導体基板上に絶縁体膜を形成
する工程と、しかる後に酸化性雰囲気中で熱処理する工
程とを含み、前記第二の多結晶シリコン膜をこの膜上に
形成した前記シリコン酸化膜に一体化するように構成さ
れる。
の多結晶シリコン膜を形成する工程と、この第一の多結
晶シリコン膜上に金属シリサイド膜を形成する工程と、
この金属シリサイド膜上に第二の多結晶シリコン膜を形
成させる工程と、これら三層膜をホトプロセス法により
部分的にエッチングする工程と、熱酸化法により前記第
一および第二の多結晶シリコン膜の表面を酸化しシリコ
ン酸化膜を形成する工程と、気相成長法により前記金属
シリサイド膜を形成した半導体基板上に絶縁体膜を形成
する工程と、しかる後に酸化性雰囲気中で熱処理する工
程とを含み、前記第二の多結晶シリコン膜をこの膜上に
形成した前記シリコン酸化膜に一体化するように構成さ
れる。
すなわち、本発明は従来の製法と比較し、金属シリサイ
ド上に第二の多結晶シリコン膜を形成する工程を含むと
いう相違点を有する。この金属シリサイド上に第二の多
結晶シリコン膜を形成することにより、金属シリサイド
パターン形成後の熱酸化工程において金属シリサイド膜
の下の第一の多結晶シリコン膜の側壁が酸化されると同
時に金属シリサイド膜上の第二の多結晶シリコン膜も酸
化される。これにより、金属シリサイド膜の両側の突起
の形成を防止するものである。
ド上に第二の多結晶シリコン膜を形成する工程を含むと
いう相違点を有する。この金属シリサイド上に第二の多
結晶シリコン膜を形成することにより、金属シリサイド
パターン形成後の熱酸化工程において金属シリサイド膜
の下の第一の多結晶シリコン膜の側壁が酸化されると同
時に金属シリサイド膜上の第二の多結晶シリコン膜も酸
化される。これにより、金属シリサイド膜の両側の突起
の形成を防止するものである。
また、金属シリサイド膜上に第二の多結晶シリコン膜を
酸化した熱酸化によるシリコン酸化膜を形成することに
より、従来の気相成長法による絶縁膜に比べて、大幅に
絶縁特性を改善した半導体装置が得られる。
酸化した熱酸化によるシリコン酸化膜を形成することに
より、従来の気相成長法による絶縁膜に比べて、大幅に
絶縁特性を改善した半導体装置が得られる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図（ａ）〜（ｅ）は本発明の第一の実施例を説明す
るための工程順に示した半導体装置の縦断面図である。
るための工程順に示した半導体装置の縦断面図である。
第１図（ａ）に示すように、まずシリコン基板１上にシ
リコン酸化膜２を約500Å被覆し、その上に第一の多結
晶シリコン膜３を1500〜4000Å形成する。次に、この多
結晶シリコン膜３上に金属シリサイド膜４を2000〜4000
Å被着し、この金属シリサイド膜４上に第二の多結晶シ
リコン膜５を500〜1000Åの膜厚で形成する。しかる
後、ホトレジスト膜６を被覆し、所望の幅のホトレジス
トパターンを形成する。
リコン酸化膜２を約500Å被覆し、その上に第一の多結
晶シリコン膜３を1500〜4000Å形成する。次に、この多
結晶シリコン膜３上に金属シリサイド膜４を2000〜4000
Å被着し、この金属シリサイド膜４上に第二の多結晶シ
リコン膜５を500〜1000Åの膜厚で形成する。しかる
後、ホトレジスト膜６を被覆し、所望の幅のホトレジス
トパターンを形成する。
次に、第１図（ｂ）に示すように、ホトレジスト膜６を
マスクとし、第一の多結晶シリコン膜3,金属シリサイド
膜4,第二の多結晶シリコン膜５を四塩化炭素系ガスを用
いたプラズマエッチング法を用いてエッチングし、所望
のパターンを形成する。
マスクとし、第一の多結晶シリコン膜3,金属シリサイド
膜4,第二の多結晶シリコン膜５を四塩化炭素系ガスを用
いたプラズマエッチング法を用いてエッチングし、所望
のパターンを形成する。
次に、第１図（ｃ）に示すように、ホトレジスト膜６を
除去した後二つの多結晶シリコン膜3,5および金属シリ
サイド膜４からなる三層膜，特に多結晶シリコン膜3,5
の表面を熱酸化法により酸化し、シリコン酸化膜7,8を
形成する。この際、金属シリサイド膜４の下側にある第
一の多結晶シリコン膜３の両側に形成されるシリコン酸
化膜７によって金属シリサイド膜４の両端を押し上げよ
うとしても、金属シリサイド膜４の上側にも第二の多結
晶シリコン膜５があり、これが酸化により両端が広がっ
たシリコン酸化膜８を形成するので金属シリサイド膜４
に対する突起の形成を押さえる働きをしている。
除去した後二つの多結晶シリコン膜3,5および金属シリ
サイド膜４からなる三層膜，特に多結晶シリコン膜3,5
の表面を熱酸化法により酸化し、シリコン酸化膜7,8を
形成する。この際、金属シリサイド膜４の下側にある第
一の多結晶シリコン膜３の両側に形成されるシリコン酸
化膜７によって金属シリサイド膜４の両端を押し上げよ
うとしても、金属シリサイド膜４の上側にも第二の多結
晶シリコン膜５があり、これが酸化により両端が広がっ
たシリコン酸化膜８を形成するので金属シリサイド膜４
に対する突起の形成を押さえる働きをしている。
次に、第１図（ｄ）に示すように、気相成長法によりPS
G膜,BPSG膜などの絶縁体膜９を0.5〜1.5μｍの膜厚で形
成する。
G膜,BPSG膜などの絶縁体膜９を0.5〜1.5μｍの膜厚で形
成する。
しかる後、第１図（ｅ）に示すように、スチーム雰囲気
中で熱酸化し、絶縁体膜９の段だらしを行う。このと
き、残存していた第二の多結晶シリコン膜５の表面も酸
化され、シリコン酸化膜８に一体化される。このとき、
金属シリサイド膜４の外側に形成される絶縁体膜９の最
っとも薄い部分，すなわち最薄部10をかなり厚く形成す
ることが可能になる。
中で熱酸化し、絶縁体膜９の段だらしを行う。このと
き、残存していた第二の多結晶シリコン膜５の表面も酸
化され、シリコン酸化膜８に一体化される。このとき、
金属シリサイド膜４の外側に形成される絶縁体膜９の最
っとも薄い部分，すなわち最薄部10をかなり厚く形成す
ることが可能になる。
以後、従来のプロセス法と同様にして本発明における半
導体装置の形成が行なわれる。
導体装置の形成が行なわれる。
第２図（ａ）〜（ｄ）は、本発明の第二の実施例を説明
ための半導体装置の縦断面図である。
ための半導体装置の縦断面図である。
第２図（ａ）に示すように、シリコン基板１上にシリコ
ン酸化２を形成ししかる後前記第一の実施例と同様に第
一の多結晶シリコン膜3,金属シリサイド膜4,第二の多結
晶シリコン膜５をそれぞれ形成する。ここでは、半導体
基板１上に形成した三層膜構成とすることにより所望の
パターン形状を加工した所である。
ン酸化２を形成ししかる後前記第一の実施例と同様に第
一の多結晶シリコン膜3,金属シリサイド膜4,第二の多結
晶シリコン膜５をそれぞれ形成する。ここでは、半導体
基板１上に形成した三層膜構成とすることにより所望の
パターン形状を加工した所である。
次に、第２図（ｂ）に示すように、金属シリサイド膜４
のみを側面から蝕刻し、ひさしＡを形成する。
のみを側面から蝕刻し、ひさしＡを形成する。
次に、第２図（ｃ）に示すように、熱酸化してシリコン
酸化膜7,8を形成する。
酸化膜7,8を形成する。
次に、第２図（ｄ）に示すように、絶縁体膜９を前述し
た第一の実施例と同様に被覆し、段だらしを行って半導
体装置が形成される。
た第一の実施例と同様に被覆し、段だらしを行って半導
体装置が形成される。
この第二の実施例においては、多結晶シリコン膜3,5を
マスクとして金属シリサイド膜４を側面から蝕刻し、ひ
さしＡを形成しているため、前述した第一の実施例に比
べて一層金属シリサイド膜４上にある絶縁膜９の実効的
な膜厚を厚くすることが可能となる。従って、より絶縁
特性を改善することが可能になる。
マスクとして金属シリサイド膜４を側面から蝕刻し、ひ
さしＡを形成しているため、前述した第一の実施例に比
べて一層金属シリサイド膜４上にある絶縁膜９の実効的
な膜厚を厚くすることが可能となる。従って、より絶縁
特性を改善することが可能になる。
以上説明したように、本発明は半導体基板上に被着する
金属シリサイド膜上に多結晶シリコン膜を形成すること
により、第一には熱酸化膜の応力および金属シリサイド
膜の変形による金属シリサイド膜の突起の形成を防止
し、以て構造的段差の少ない装置を製造できるという効
果がある。また、第二には多結晶シリコン膜が酸化され
た熱酸化膜が金属シリサイド膜上に形成されるので、従
来の気相成長法による絶縁体膜に比較して絶縁特性の良
い膜を形成することができるという効果がある。
金属シリサイド膜上に多結晶シリコン膜を形成すること
により、第一には熱酸化膜の応力および金属シリサイド
膜の変形による金属シリサイド膜の突起の形成を防止
し、以て構造的段差の少ない装置を製造できるという効
果がある。また、第二には多結晶シリコン膜が酸化され
た熱酸化膜が金属シリサイド膜上に形成されるので、従
来の気相成長法による絶縁体膜に比較して絶縁特性の良
い膜を形成することができるという効果がある。
第１図（ａ）〜（ｅ）は本発明の第一の実施例を説明す
るための工程順に示した半導体装置の縦断面図、第２図
（ａ）〜（ｄ）は本発明の第二の実施例を説明するため
の工程順に示した半導体装置の縦断面図、第３図は従来
の一例を説明するための半導体装置の縦断面図である。 １……シリコン基板、2,7,8……シリコン酸化膜、３…
…第一の多結晶シリコン膜、４……金属シリサイド膜、
５……第二の多結晶シリコン膜、６……ホトレジスト
膜、９……絶縁体膜、10……絶縁体膜最薄部。
るための工程順に示した半導体装置の縦断面図、第２図
（ａ）〜（ｄ）は本発明の第二の実施例を説明するため
の工程順に示した半導体装置の縦断面図、第３図は従来
の一例を説明するための半導体装置の縦断面図である。 １……シリコン基板、2,7,8……シリコン酸化膜、３…
…第一の多結晶シリコン膜、４……金属シリサイド膜、
５……第二の多結晶シリコン膜、６……ホトレジスト
膜、９……絶縁体膜、10……絶縁体膜最薄部。
Claims (1)
- 【請求項１】半導体基板上に第一の多結晶シリコン膜を
形成する工程と、この第一の多結晶シリコン膜上に金属
シリサイド膜を形成する工程と、この金属シリサイド膜
上に第二の多結晶シリコン膜を形成させる工程と、これ
ら三層膜をホトプロセス法により部分的にエッチングす
る工程と、熱酸化法により前記第一および第二の多結晶
シリコン膜の表面を酸化しシリコン酸化膜を形成する工
程と、気相成長法により前記金属シリサイド膜を形成し
た半導体基板上に絶縁体膜を形成する工程と、しかる後
に酸化性雰囲気中で熱処理する工程とを含み、前記第二
の多結晶シリコン膜をこの膜上に形成した前記シリコン
酸化膜に一体化することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62166313A JPH0748494B2 (ja) | 1987-07-02 | 1987-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62166313A JPH0748494B2 (ja) | 1987-07-02 | 1987-07-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6410647A JPS6410647A (en) | 1989-01-13 |
| JPH0748494B2 true JPH0748494B2 (ja) | 1995-05-24 |
Family
ID=15829031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62166313A Expired - Lifetime JPH0748494B2 (ja) | 1987-07-02 | 1987-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748494B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466198C (zh) * | 2005-01-07 | 2009-03-04 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441245A (en) * | 1987-08-06 | 1989-02-13 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216345A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体装置 |
-
1987
- 1987-07-02 JP JP62166313A patent/JPH0748494B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100466198C (zh) * | 2005-01-07 | 2009-03-04 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6410647A (en) | 1989-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06181262A (ja) | 半導体装置の自己整合型コンタクトの製造方法 | |
| JPH0574803A (ja) | 半導体装置の製造方法 | |
| JPH0427702B2 (ja) | ||
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH0748494B2 (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| JPH03147327A (ja) | 半導体装置の製造方法 | |
| JP2692918B2 (ja) | 半導体装置の製造方法 | |
| JPS6230494B2 (ja) | ||
| JPH09237567A (ja) | 冷陰極素子及びその製造方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPS6312381B2 (ja) | ||
| JPH035656B2 (ja) | ||
| JPH0620138B2 (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPS6254940A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JP2707538B2 (ja) | 半導体装置の製造方法 | |
| JPS5994437A (ja) | 半導体装置 | |
| JPS59105339A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPS6255305B2 (ja) | ||
| JPS5910236A (ja) | 半導体装置の製造方法 |