JPS6347947A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6347947A JPS6347947A JP19311586A JP19311586A JPS6347947A JP S6347947 A JPS6347947 A JP S6347947A JP 19311586 A JP19311586 A JP 19311586A JP 19311586 A JP19311586 A JP 19311586A JP S6347947 A JPS6347947 A JP S6347947A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- metal layer
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005530 etching Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000002161 passivation Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 34
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 15
- 239000011521 glass Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は半導体装置の製造方法に関し、特に、エツチ
ングの途中でエツチング方法を変えて配線層を形成する
ような半導体装置の製造方法に関する。
ングの途中でエツチング方法を変えて配線層を形成する
ような半導体装置の製造方法に関する。
[従来の技術]
第2図は従来の半導体製造方法によって得られるMOS
(金属酸化膜半導体)型トランジスタの断面を示す図で
あり、第3図(a)〜(c)は配線層形成ステップを説
明するための図である。次に、第2図に示す従来のMO
3型トランジスタの製造方法について説明する。
(金属酸化膜半導体)型トランジスタの断面を示す図で
あり、第3図(a)〜(c)は配線層形成ステップを説
明するための図である。次に、第2図に示す従来のMO
3型トランジスタの製造方法について説明する。
シリコン、基板1上に素子分離のだめのフィールド酸化
膜2を形成した後、ゲート酸化シリコン膜3を形成する
。次に、多結晶シリコン膜4を気相成長させ、写214
製版技術によってバターニングをした後、不純物を注入
することによって、ソース・ドレイン拡散層5を形成す
る。次に、スムースコート膜6を形成し、コンタクトホ
ール7を開孔する。
膜2を形成した後、ゲート酸化シリコン膜3を形成する
。次に、多結晶シリコン膜4を気相成長させ、写214
製版技術によってバターニングをした後、不純物を注入
することによって、ソース・ドレイン拡散層5を形成す
る。次に、スムースコート膜6を形成し、コンタクトホ
ール7を開孔する。
次に、第3図(a)〜(C)を参照して、アルミニウム
合金による配線層の形成方法について説明する。なお、
第3図(a)ないしくC)では、スムースコート膜6よ
りも下の構造は省略している。
合金による配線層の形成方法について説明する。なお、
第3図(a)ないしくC)では、スムースコート膜6よ
りも下の構造は省略している。
基板1を約400°Cに加熱した状態で、数パーセント
のシリコンを含有するアルミニウムシリコン合金をスム
ースコート膜6上に蒸着する。このときのアルミニウム
シリコン層8の膜厚は約5000−10000Aである
。そして、このアルミニウムシリコン層8上にレジスト
膜9を塗布して、露光および現像を行なって配線パター
ンをバターニングする(第3図(a))。この配線パタ
ーンはたとえばフィールド酸化膜2上の領域に形成され
る。次に、アルミニウムシリコン層8をエツチングする
。このエツチングはデバイスの微細化に伴い異方性エツ
チングが適用されるが、圧力0゜2トールの下で、四塩
化炭素ガスを用い、RFパワー250Wで行なわれる。
のシリコンを含有するアルミニウムシリコン合金をスム
ースコート膜6上に蒸着する。このときのアルミニウム
シリコン層8の膜厚は約5000−10000Aである
。そして、このアルミニウムシリコン層8上にレジスト
膜9を塗布して、露光および現像を行なって配線パター
ンをバターニングする(第3図(a))。この配線パタ
ーンはたとえばフィールド酸化膜2上の領域に形成され
る。次に、アルミニウムシリコン層8をエツチングする
。このエツチングはデバイスの微細化に伴い異方性エツ
チングが適用されるが、圧力0゜2トールの下で、四塩
化炭素ガスを用い、RFパワー250Wで行なわれる。
このエツチング後の状態を第3図(b)に示す。次に、
レジスト膜9を除去した後、次に、パッシベーション膜
となるガラスコート膜10を常圧でその膜厚が約900
OAとなるまで気相成長させる。ガラスコート膜10が
形成された状態を第3図(c)に示す。
レジスト膜9を除去した後、次に、パッシベーション膜
となるガラスコート膜10を常圧でその膜厚が約900
OAとなるまで気相成長させる。ガラスコート膜10が
形成された状態を第3図(c)に示す。
[発明が解決しようとする問題点コ
従来のMO5型トランジスタは上述のような製造方法に
よって製造されるので、アルミニウムシリコン層8とス
ムースコート膜6との段差が大きいために、第3図(C
)に示すように、パッシベーション膜10の膜厚はアル
ミニウムシリコン8の側面で薄く、アルミニウムシリコ
ン層8上で厚くなり、パッシベーション膜10の生成条
件によっては、側面の膜厚T1は上面の膜厚T2に比べ
て約2分の1になってしまう。したがって、アルミニウ
ムシリコン層8の側面部の領域101では、パッシベー
ション膜10の膜厚が薄くなるため、カバレッジ性が悪
く、耐湿性が劣るという問題点があった。
よって製造されるので、アルミニウムシリコン層8とス
ムースコート膜6との段差が大きいために、第3図(C
)に示すように、パッシベーション膜10の膜厚はアル
ミニウムシリコン8の側面で薄く、アルミニウムシリコ
ン層8上で厚くなり、パッシベーション膜10の生成条
件によっては、側面の膜厚T1は上面の膜厚T2に比べ
て約2分の1になってしまう。したがって、アルミニウ
ムシリコン層8の側面部の領域101では、パッシベー
ション膜10の膜厚が薄くなるため、カバレッジ性が悪
く、耐湿性が劣るという問題点があった。
それゆえに、この発明は上述のような問題点を解消する
ためになされたもので、アルミニムを含む金属層を等方
性エツチングと異方性エツチングに2回に分けてエツチ
ングすることによって、該金属層の段差を少なくするこ
とにより、該金属層の側面のパッシベーション膜の膜厚
が薄くなることを防止できるような半導体装置の製造方
法を提供することを目的とする。
ためになされたもので、アルミニムを含む金属層を等方
性エツチングと異方性エツチングに2回に分けてエツチ
ングすることによって、該金属層の段差を少なくするこ
とにより、該金属層の側面のパッシベーション膜の膜厚
が薄くなることを防止できるような半導体装置の製造方
法を提供することを目的とする。
[問題点を解決するための手段]
この発明の半導体装置の製造方法は、半導体基板あるい
は半導体基板上に形成された絶縁膜上に少なくともアル
ミニウムを含む金属層を蒸着する第1のステップと、該
金属層上の予め定める領域にレジスト膜を形成する第2
のステップと、該レジスト膜をマスクにして金属層を等
方性エツチングによりエツチングする第3のステップと
、レジスト膜をマスクにして金属層を異方性エツチング
によりエツチングして、レジスト膜形成領域以外の金属
層を除去する第4のステップとを備える。
は半導体基板上に形成された絶縁膜上に少なくともアル
ミニウムを含む金属層を蒸着する第1のステップと、該
金属層上の予め定める領域にレジスト膜を形成する第2
のステップと、該レジスト膜をマスクにして金属層を等
方性エツチングによりエツチングする第3のステップと
、レジスト膜をマスクにして金属層を異方性エツチング
によりエツチングして、レジスト膜形成領域以外の金属
層を除去する第4のステップとを備える。
[作用]
この発明の半導体装置の製造方法では、金属層上にレジ
スト膜をバターニングした後、該レジスト膜をマスクに
して等方性エツチングを行ない、次に異方性エツチング
を行なうことによって金属配線層を形成するようにして
いるので、金属配線層の段差が少なくなるためにその後
に形成されるパッシベーション膜の膜厚がほぼ均一とな
る。しタカって、パッシベーション膜のカバレッジ性が
改善されて耐湿性が向上する。
スト膜をバターニングした後、該レジスト膜をマスクに
して等方性エツチングを行ない、次に異方性エツチング
を行なうことによって金属配線層を形成するようにして
いるので、金属配線層の段差が少なくなるためにその後
に形成されるパッシベーション膜の膜厚がほぼ均一とな
る。しタカって、パッシベーション膜のカバレッジ性が
改善されて耐湿性が向上する。
[実施例]
以下、この発明の一実施例を図について説明する。なお
、この実施例ではアルミニウムを含む金属による配線層
形成段階までのステップは従来と同様であるのでその説
明を省略する。
、この実施例ではアルミニウムを含む金属による配線層
形成段階までのステップは従来と同様であるのでその説
明を省略する。
第1図(a)〜(e)はこの発明の一実施例の配線層形
成方法を説明するための図である。次に、第1図(a)
〜(e)を参照して、配線層形成方法について詳細に説
明する。
成方法を説明するための図である。次に、第1図(a)
〜(e)を参照して、配線層形成方法について詳細に説
明する。
まず、第1図(a)に示すように、スムースコート膜δ
上にレジスト膜9を塗布し、露光および現像を行なって
配線パターンをバターニングする。
上にレジスト膜9を塗布し、露光および現像を行なって
配線パターンをバターニングする。
次に、150℃の乾燥した空気中で約60分間ベーキン
グしてレジストを硬化させた後、エツチング液(燐酸:
硝酸−40:1)を用いて、アルミニウムシリコン層8
を等方性エツチングによりエツチングを行なう。この等
方性エツチングによりアルミニウムシリコン層8は全方
向にエツチングされ、第1図(b)に示すように、当初
のアルミニウムシリコン層8の膜厚の約半分である50
00A程度の膜厚がエツチングされる。第1図(b)に
示すように、この等方性エツチングにより、レジスト膜
9の端部下もエツチングされて、アルミニウムシリコン
層8の傾斜部81が形成される。
グしてレジストを硬化させた後、エツチング液(燐酸:
硝酸−40:1)を用いて、アルミニウムシリコン層8
を等方性エツチングによりエツチングを行なう。この等
方性エツチングによりアルミニウムシリコン層8は全方
向にエツチングされ、第1図(b)に示すように、当初
のアルミニウムシリコン層8の膜厚の約半分である50
00A程度の膜厚がエツチングされる。第1図(b)に
示すように、この等方性エツチングにより、レジスト膜
9の端部下もエツチングされて、アルミニウムシリコン
層8の傾斜部81が形成される。
次に、アルミニウムシリコン層8を異方性プラズマエツ
チングによりエツチングを行なうが、この異方性プラズ
マエツチングはたとえばRFパワー250W、圧力0.
2トールで四塩化炭素ガスを用いて行なう。この異方性
エツチングの後の状態を第1図(c)に示す。第1図(
c)に示すように、異方性エツチングでは、レジスト膜
9に対して垂直にエツチングが行なわれるため、所定の
配線パターンの幅を有するアルミニウムシリコン層8が
得られる。
チングによりエツチングを行なうが、この異方性プラズ
マエツチングはたとえばRFパワー250W、圧力0.
2トールで四塩化炭素ガスを用いて行なう。この異方性
エツチングの後の状態を第1図(c)に示す。第1図(
c)に示すように、異方性エツチングでは、レジスト膜
9に対して垂直にエツチングが行なわれるため、所定の
配線パターンの幅を有するアルミニウムシリコン層8が
得られる。
次に、第1図(d)に示すように、レジスト膜9を除去
した後、ガラスコート膜10を気相成長させる。このガ
ラスコート膜10をその膜厚がたとえば約9000Aに
なるように成長させた状態を第1図(e)に示す。第1
図(e)に示すように、アルミニウムシリコン層8には
傾斜部81が設けられているので、段差が少ないために
、ガラスコート膜10の膜厚はいずれの部分においても
ほぼ均一になる。
した後、ガラスコート膜10を気相成長させる。このガ
ラスコート膜10をその膜厚がたとえば約9000Aに
なるように成長させた状態を第1図(e)に示す。第1
図(e)に示すように、アルミニウムシリコン層8には
傾斜部81が設けられているので、段差が少ないために
、ガラスコート膜10の膜厚はいずれの部分においても
ほぼ均一になる。
従来の製造方法により得られた半導体装置をたとえば2
気圧の下で、121℃の飽和水蒸気によりテストするプ
レッシャ・クラッカーテストを行なった場合には、10
00時間で20〜30%の不良が発生していたが、この
実施例の製造方法による半導体装置では、不良率が約1
0%に低減された。
気圧の下で、121℃の飽和水蒸気によりテストするプ
レッシャ・クラッカーテストを行なった場合には、10
00時間で20〜30%の不良が発生していたが、この
実施例の製造方法による半導体装置では、不良率が約1
0%に低減された。
なお、上述の実施例では、少なくともアルミニウムを含
む1層の配線について説明したが、この発明は多層構造
の配線にも適用でき、同様の効果が得られる。また、上
述の実施例では、パッシベーション膜にガラスコート膜
を用いたものを示したが、他の絶縁膜についても同様で
ある。
む1層の配線について説明したが、この発明は多層構造
の配線にも適用でき、同様の効果が得られる。また、上
述の実施例では、パッシベーション膜にガラスコート膜
を用いたものを示したが、他の絶縁膜についても同様で
ある。
さらに、」二述の実施例ては等方性エツチングとしてウ
ェットエツチングを行なっているが、プラズマ等方性エ
ツチングを行なってもよい。この場合には、等方性エツ
チングは、たとえばDCバイアスを−160〜−180
VII:し、圧力30〜50トール下で三塩化硼素と塩
素とを用いて実施し、異方性エツチングはDCバイアス
を−200〜−250Vに上げて他の条件は同一にして
行なう。
ェットエツチングを行なっているが、プラズマ等方性エ
ツチングを行なってもよい。この場合には、等方性エツ
チングは、たとえばDCバイアスを−160〜−180
VII:し、圧力30〜50トール下で三塩化硼素と塩
素とを用いて実施し、異方性エツチングはDCバイアス
を−200〜−250Vに上げて他の条件は同一にして
行なう。
[発明の効果〕
以上のように、この発明によれば、金属層の段差が少な
くなるために、パッシベーション膜の膜厚がほぼ均一に
なるので、パッシベーション膜のカバレッジ性が改善さ
れて耐湿性が向上する。
くなるために、パッシベーション膜の膜厚がほぼ均一に
なるので、パッシベーション膜のカバレッジ性が改善さ
れて耐湿性が向上する。
第1図(a)ないしくe)はこの発明の一実施例の半導
体装置の製造方法を説明するための図である。第2図な
いし第3図(a)ないしくc)は従来の半導体装置の製
造方法を説明するための図である。図において、6はス
ムースコート膜、8はアルミニウムシリコン層、9はレ
ジスト膜、10はパッシベーション膜を示す。 なお、図中、同一符号は同一、または相当部分を示す。
体装置の製造方法を説明するための図である。第2図な
いし第3図(a)ないしくc)は従来の半導体装置の製
造方法を説明するための図である。図において、6はス
ムースコート膜、8はアルミニウムシリコン層、9はレ
ジスト膜、10はパッシベーション膜を示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (4)
- (1)半導体基板あるいは半導体基板上に形成された絶
縁膜上に少なくともアルミニウムを含む金属層を蒸着す
る第1のステップと、 前記金属層上の予め定める領域にレジスト膜を形成する
第2のステップと、 前記レジスト膜をマスクにして前記レジスト膜形成領域
以外の金属層の膜厚が予め定める膜厚になるまで、金属
層を等方性エッチングによりエッチングする第3のステ
ップと、 前記レジスト膜をマスクにして、金属層を異方性エッチ
ングによりエッチングして、前記レジスト膜形成領域以
外の金属層を除去する第4のステップとを含む、半導体
装置の製造方法。 - (2)前記等方性エッチングは、ウェットエッチングで
ある、特許請求の範囲第1項記載の半導体装置の製造方
法。 - (3)前記等方性エッチングは、プラズマエッチングで
ある、特許請求の範囲第1項記載の半導体装置の製造方
法。 - (4)前記等方性エッチングによりエッチングされる金
属層の膜厚は、前記第1のステップにおいて形成された
金属層の膜厚のほぼ半分である、特許請求の範囲第1項
記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19311586A JPS6347947A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19311586A JPS6347947A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6347947A true JPS6347947A (ja) | 1988-02-29 |
Family
ID=16302502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19311586A Pending JPS6347947A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6347947A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02137327A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | 半導体装置の製法 |
JPH0396459U (ja) * | 1990-01-22 | 1991-10-02 | ||
JP2001148356A (ja) * | 1999-10-07 | 2001-05-29 | Samsung Electronics Co Ltd | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175124A (ja) * | 1983-03-24 | 1984-10-03 | Toshiba Corp | 半導体装置の製造方法 |
JPS60173858A (ja) * | 1984-02-20 | 1985-09-07 | Nec Corp | 半導体装置の製造方法 |
JPS60234344A (ja) * | 1984-05-07 | 1985-11-21 | Nec Corp | 半導体装置の製造方法 |
-
1986
- 1986-08-18 JP JP19311586A patent/JPS6347947A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175124A (ja) * | 1983-03-24 | 1984-10-03 | Toshiba Corp | 半導体装置の製造方法 |
JPS60173858A (ja) * | 1984-02-20 | 1985-09-07 | Nec Corp | 半導体装置の製造方法 |
JPS60234344A (ja) * | 1984-05-07 | 1985-11-21 | Nec Corp | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02137327A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | 半導体装置の製法 |
JPH0396459U (ja) * | 1990-01-22 | 1991-10-02 | ||
JP2001148356A (ja) * | 1999-10-07 | 2001-05-29 | Samsung Electronics Co Ltd | チャンファが形成された金属シリサイド層を備えた半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4417439B2 (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
JP2882301B2 (ja) | 半導体装置の製造方法 | |
JP2830705B2 (ja) | 半導体装置の製造方法 | |
JP3191896B2 (ja) | 半導体装置の製造方法 | |
JPS6347947A (ja) | 半導体装置の製造方法 | |
JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
US6949430B2 (en) | Semiconductor processing methods | |
JPS59150421A (ja) | 半導体装置の製造方法 | |
JPS6230494B2 (ja) | ||
JPH05226333A (ja) | 半導体装置の製造方法 | |
JPS6320383B2 (ja) | ||
JPH01117342A (ja) | コンタクトホールの形成方法 | |
JPH05226479A (ja) | 半導体装置の製造方法 | |
JPH0748494B2 (ja) | 半導体装置の製造方法 | |
JPS6362351A (ja) | 多結晶珪素層のパタ−ニング方法 | |
JPH09260664A (ja) | 半導体装置の製造方法 | |
JPS6214942B2 (ja) | ||
JPS5893330A (ja) | 半導体装置の製造方法 | |
JPH06295888A (ja) | 半導体装置の製造方法 | |
JPH01270270A (ja) | 半導体装置の製造方法 | |
JPH0266940A (ja) | 半導体装置の金属配線膜の塗布方法 | |
JPS6249735B2 (ja) | ||
JPS6038854A (ja) | 半導体装置の製造方法 | |
JPH01187862A (ja) | 半導体装置の製造方法 | |
JPH1050704A (ja) | 半導体装置の製造方法 |