JPH01117342A - コンタクトホールの形成方法 - Google Patents

コンタクトホールの形成方法

Info

Publication number
JPH01117342A
JPH01117342A JP27504087A JP27504087A JPH01117342A JP H01117342 A JPH01117342 A JP H01117342A JP 27504087 A JP27504087 A JP 27504087A JP 27504087 A JP27504087 A JP 27504087A JP H01117342 A JPH01117342 A JP H01117342A
Authority
JP
Japan
Prior art keywords
contact hole
insulating film
film
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27504087A
Other languages
English (en)
Inventor
Hiroshi Hougen
寛 法元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP27504087A priority Critical patent/JPH01117342A/ja
Publication of JPH01117342A publication Critical patent/JPH01117342A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置において傾斜を有するコンタクト
ホールの形成方法に関するものである。
(従来の技術) −ffiに、半導体装置では、半導体基板の表面にMO
S)ランリスタ等の半導体素子を複数個形成し、それら
の上に絶縁膜を被着してその絶縁膜にコンタクトホール
を形成した後、該絶縁膜上に配線パターンを形成し、そ
の配線パターンと半導体素子とをコンタクトホールを通
して接続する構造になっている。また、半導体装置の高
集積化に伴い、絶縁膜を介して配線パターンを多層配線
にしなり、コンタクトホール等を微細化する等の程々の
手段が講じられている。ところが、配線パターンの多層
化及びコンタクトボールの微細化に伴い、そのコンタク
トホール部上における配線パターンの被覆性が低下した
り、絶縁膜を介した多層配線パターン間におけるショー
トという間通が生じるようになった。
そこで、コンタクトホールをテーバ状に形成して配線パ
ターンにおけるコンタクトホール部の被覆性の向上と、
多層配線パターン間におけるショートの低減を図る技術
が提案されている。
従来、この種のテーパ状のコンタクトホールを形成する
技術としては、特開昭60−261132号公報に記載
されるものがあった。以下、その構成を図を用いて説明
する。
第2図(a)〜(C)は従来のコンタクトホール形成方
法の製造例を示す製造工程図であり、この図を参照しつ
つ各製造工程を説明する。
(i)第2図(a)の工程 単結晶シリコンからなる半導体基板1上に、j■択醋酸
化法フィールド酸化膜2を形成して素子分離を行い、続
いてその半導体基板1の表面にゲート絶縁膜3を介して
ゲート電極4を選択的に形成した後、ゲート電W14と
フィールド酸化膜2との間の半導体基板表面にリン等の
不純物を拡散して不純物拡散領域5を形成することによ
り、通常のMOSトランジスタを形成する。
全面にホウ素リンガラス膜(以下、BPSG膜という)
からなる絶縁膜6を被着し、その上にポリシリコン膜7
、さらにその上にレジスト膜をそれぞれ形成した後、そ
のレジスト膜をバターニングしてコンタクトホール用開
口部8aを有するレジストパターン8を形成する。
(ii)第2図(b)の工程 エツチング速度が等方的であるウェットエツチング法を
用い、レジストパターン8をエツチングマスクにしてポ
リシリコン膜7をそのレジストパターン8の開口部8a
より大きくエツチングし、続いてレジストパターン8を
エツチングマスクにしてドライエツチングにより絶縁膜
6を異方的にエツチングしてコンタクホール9を形成す
る。
<iii>第2図(C)の工程 レジストパターン8を除去した後、ウェットエツチング
法を用いてポリシリコン膜7をエツチングマスクにして
再度絶縁膜6をエツチングすると、テーパ状のコンタク
ホール9−1が不純物拡散領域5上に形成できる。
(発明が解決しようとする問題点〉 しかしながら、上記のコンタクトホール形成方法では、
次のような問題点があった。
従来の方法では、レジストパターン8の除去後、ポリシ
リコン膜7をエツチングマスクにして絶縁膜6をエツチ
ングする際、ウェットエツチング法を用いるため、第3
図に示すように、縦方向だけでなくポリシリコン膜7の
下側にもエツチングが進行して絶縁膜6にアンダカット
部6aが発生し、ポリシリコン膜7上に配線材料である
アルミニウムを蒸着する時に空間ができるおそれがあっ
た。
また、ウェットエツチング法によってコンタクトホール
9の底部の絶縁膜6もサイドエツチングされるため、コ
ンタクトホール径が大きくなって十分なテーバが得られ
ないという問題点があった。
本発明は前記従来技術が持っていた問題点として、絶縁
膜のウェットエツチングに伴ない、ポリシリコン膜下で
絶縁膜がアンダカットする点、及びサイドエツチングに
よりコンタクトホール径が増力1比てテーバが不十分と
なる点について解決したコンタクトホールの形成方法を
提供するものである。
(問題点を解決するための手段) 本発明は前記問題点を解決するなめに、半導体基板や薄
膜等の被コンタクト部材上に絶縁膜等を形成し、その絶
縁膜等にテーパを有するコンタクトホールを形成するコ
ンタクトホールの形成方法において、前記被コンタクト
部材上に絶縁膜を形成する工程と、前記絶縁膜上にその
絶縁膜と異なるエツチングレートを有するマスク材を形
成する工程と、傾斜した開口部を有するレジストパター
ンを前記マスク材上に形成する工程と、前記レジストパ
ターンをエツチングマスクにして前記開口部よりも大き
く前記マスク材をエツチング開孔する工程と、前記マス
ク材をエツチングマスクにして前記開口部エツジを後退
させつつ前記絶縁膜を異方的にエツチングする工程とを
、順に施すようにしたものである。
(作用) 本発明によれば、以上のようにコンタクトホールの形成
方法を構成したので、絶縁膜を異方的にエツチングする
際に、レジストパターンが第1のエツチングマスクとし
て働くと共に、その下のマスク材が第2のエツチングマ
スクとして働き、レジストパターンの開口部エツジがエ
ツチングされつつ、十分な傾斜を有し、かつ平坦なコン
タクトホールがその絶縁膜に形成される。従って前記問
題点を除去できるのである。
(実施例) 第1図(a)〜(d)は本発明の実施例に係るコンタク
トホール形成方法を示す製造工程図であり、この図を参
照しつつ各製造工程を説明する。
(1)第1図(a)の工程 単結晶シリコン等からなる半導体基板11上に、遭択酸
化法等で5i02膜等のフィールド絶縁膜]2を形成し
て素子分離を行い、続いてその半導体基板11の表面に
5i02膜等のゲート絶縁膜13、さらにその上にポリ
シリコン膜等からなるゲート電極14をそれぞれホトリ
ソ技術等で選択的に形成する。その後、ゲート電極14
とフィールド絶縁膜12との間の半導体基板表面に、リ
ン、ヒ素等の不純物を拡散してドレイン・ソースとなる
不純物拡散領域15を形成すれば、通常のMOSトラン
ジスタが形成される。
常圧化学的気相成長法(以下、常圧CVD法という)等
によって全面に例えば0.8μm程度のBPSG膜等か
らなる絶縁膜16を形成し、さらにその上に、リン等の
不純物をドープしたポリシリコン膜等のマスク材17を
減圧CVD法等で形成する。次に、厚さ約1μmのレジ
スト膜を全面に被着した後、そのレジスト膜を通常のホ
トリソ技術でバターニングしてコンタク1へホール用開
口部18aを有するレジストパターン18を形成する。
この時、露光条件、現像条件及びベーク条件を調節する
ことにより、傾斜、つまりテーパを有する開口部18a
を形成することができる。
(2)第1図(b)の工程 ドライエツチング法である例えば反応性イオンエツチン
グ法(以下、RIE法という)を使用し、レジストパタ
ーン18をエツチングマスクにして開口部18aよりも
大きくマスク材17を開孔する。ここで、マスク材17
をポリシリコン膜で形成した場合、例えばCF4ガスと
02ガスを19=1の割合で混合したガスを用いて、圧
力が80Pa、高周波(RF)パワー密度が約1.2w
/cm2の条件で反応性イオンエツチングを行えば、マ
スク材17にはレジストパターン18の開口部18a下
においてアンダカット部17aが形成される。
(3)第1図(C)の工程 ドライエツチング法である例えばRIE法を使用し、マ
スク材17をエツチングマスクにして絶縁膜16を異方
的にエツチングし、コンタクトホール19を形成する。
ここで、前記(2)の工程に用いたエツチング装置と同
一の装置を使用する場合、その装置内で例えばCF6ガ
スとCHF3ガスを5=1の割合で混合したガスを用い
、圧力が80Pa、RFパワー密度が数1.2kw/c
m2の条件で絶縁膜16をRIE法でエツチングすれば
よい。絶縁膜16をBPSG膜で形成した場合、前記条
件ではレジストパターン18がBPSG膜厚の約1/3
のエツチング速度を持つため、レジストパターン18の
開口部18aのエツジが後退し、それに対応して絶縁膜
16に形成されるコンタクトホール19が約70°の傾
斜をもつ。この際、マスク材17をポリシリコン膜で形
成した場合にそのマスク材17のエツチング速度は、B
PSG膜からなる絶縁膜16に対して約1/10である
なめ、レジストパターン18の開口部18aのエツジが
後退してマスク材17が露出しても、そのマスク材17
が第2のエツチングマスクとなるので、その下の絶縁膜
16がエツチングされることがない。
(4)第1図(d)の工程 コンタクトホール19の形成後の工程としては、レジス
トパターン18を有機溶剤等で除去し、次に厚さ1.0
μm程度のアルミニウム材等からなる配線材を全面に被
着した後、通常のホトリソ技術で配線材とマスク材17
をエツチングして配線パターン20を形成すれば、その
配線パターン20と不純物拡散領域15とがコンタクト
ホール19を通して接続され、コンタクト形成工程が終
了する。
本実施例のコンタクトホール形成方法では、次のような
利点を有する。
(a)  ドライエツチング法を用い、絶縁膜16の開
孔時においてレジストパターン18の開口部18aのエ
ツジ後退に伴ないコンタクトホール形状をテーパ状に形
成するようにしたので、従来方法で生ずるウェットエツ
チング時でのコンタクトホール底部の広がりや、ポリシ
リコン膜下でのアンダカットが生じることがなく、大き
な傾斜をもつ微細なコンタクトホール19を精度良く形
成できる。そのため、上層に被着する配線パターン20
のコンタクトホール部での被覆性が向上し、半導体装置
の信頼性が向上する。
(b)  絶縁膜16をエツチングする際にマスク材1
7が第2のエツチングマスクとなるため、第1のエツチ
ングマスクであるレジストパターン18を薄膜化でき、
それによってそのレジストパターン18の開孔歩留りが
安定し、向上する。
(C)  ドライエツチング法を用いてマスク材17及
び絶縁膜16を順に開孔するようにしたので、従来のよ
うな絶縁膜16の追加ウェットエツチング工程がなく、
工程数も少ないという利点を有する。
なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。
■ 絶縁膜16は、BPSG膜以外に、シリコン酸化物
を含む膜等、種々の材料の膜が使用できる。
■ マスク材17は、減圧CVD法により形成したポリ
シリコン膜の他に、スパッタ法等の他の方法により形成
した膜を用いてもよい。さらに、マスク材17の材料と
しては、絶縁膜16に対して小さなエツチング速度を有
する材料であるならば、シリコン、タングステン、チタ
ン等、さらにそれらの合金膜、あるいはシリコン窒化膜
等の種々の材料が使用できる。
■ マスク材17は、フッ素と炭素を含むガスや、その
化合物ガス等の種々のガスを用いてドライエツチングを
行うことができる。さらに、絶縁膜16もフッ素、炭素
及び水素を含むガスや、その化合物ガス等の種々のガス
を用いてドライエツチングを行うことが可能である。
■ 被コンタクト部材は半導体基板11の他に、薄膜等
の他の部材でもよく、またそれらに形成する半導体素子
はMOSトランジスタ以外の素子でもよい。さらに、配
線パターン20を多層配設した半導体装置にも、本発明
を適用できる。
■ 上記実施例では、マスク材17を付着したままで配
線パターン20を形成したが、マスク材17をRIE法
等で除去した後、配線パターン20を形成するようにし
てもよい。
(発明の効果) 以上詳細に説明したように、本発明によれば、傾斜のあ
る開口部を有するレジストパターンをエツチングマスク
にして、マスク材を前記開口部より大きくエツチング開
孔し、続いて絶縁膜を前記開口部のエツジを後退させつ
つ異方的にエツチングするようにしたので、十分な傾斜
を有する微細なコンタクトを精度良く形成できる。
【図面の簡単な説明】 第1図(a)〜(d)は本発明の実施例に係るコンタク
トホールの形成方法を示す製造工程図、第2図(a)〜
(C)は従来のコンタクトホールの形成方法を示す製造
工程図、第3図は従来のコンタクトホールの間2点を示
す図である。 11・・・・・・半導体基板、16・・・・・・絶縁膜
、17・・・・・・マスク材、18・・・・・・レジス
I−パターン、18a・・・・・・開口部、19・・・
・・・コンタクトホール、20・・・・・・配線パター
ン。 出願人代理人  柿  本  恭  成(α) (b) 本発明のコンタクトホール形成方法 第1図 (C) 20°西己綜パターン (d) 本発明のコンタクトホール形成方法 第1図 (b) (C) 従来のコンタクトポ七は減力法 第2図

Claims (1)

  1. 【特許請求の範囲】 1、被コンタクト部材上に絶縁膜を形成する工程と、 前記絶縁膜上にその絶縁膜と異なるエッチングレートを
    有するマスク材を形成する工程と、傾斜した開口部を有
    するレジストパターンを前記マスク材上に形成する工程
    と、 前記レジストパターンをエッチングマスクにして前記開
    口部よりも大きく前記マスク材をエッチング開孔する工
    程と、 前記マスク材をエッチングマスクにして前記開口部エッ
    ジを後退させつつ前記絶縁膜を異方的にエッチングする
    工程とを、 順に施すことを特徴とするコンタクトホールの形成方法
    。 2、前記絶縁膜として、シリコン酸化物を含む膜を用い
    た特許請求の範囲第1項記載のコンタクトホールの形成
    方法。 3、前記マスク材として、シリコン、タングステン、チ
    タン、それらの合金膜、及びシリコン窒化膜のいずれか
    一つを用いた特許請求の範囲第1項記載のコンタクトホ
    ールの形成方法。 4、前記マスク材は、フッ素と炭素を含むガス、もしく
    はその化合物ガスを用いてドライエッチングで開孔する
    特許請求の範囲第1項記載のコンタクトホールの形成方
    法。 5、前記絶縁膜は、フッ素、炭素及び水素を含むガス、
    もしくはその化合物ガスを用いてドライエッチングで異
    方的にエッチングする特許請求の範囲第1項記載のコン
    タクトホールの形成方法。
JP27504087A 1987-10-30 1987-10-30 コンタクトホールの形成方法 Pending JPH01117342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27504087A JPH01117342A (ja) 1987-10-30 1987-10-30 コンタクトホールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27504087A JPH01117342A (ja) 1987-10-30 1987-10-30 コンタクトホールの形成方法

Publications (1)

Publication Number Publication Date
JPH01117342A true JPH01117342A (ja) 1989-05-10

Family

ID=17550025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27504087A Pending JPH01117342A (ja) 1987-10-30 1987-10-30 コンタクトホールの形成方法

Country Status (1)

Country Link
JP (1) JPH01117342A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321139A (ja) * 1996-05-30 1997-12-12 Nec Corp 半導体装置の製造方法
US6268279B1 (en) 1998-06-01 2001-07-31 Nec Corporation Trench and via formation in insulating films utilizing a patterned etching stopper film
JP2017501581A (ja) * 2014-01-03 2017-01-12 クアルコム,インコーポレイテッド 導電層ルーティング

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321139A (ja) * 1996-05-30 1997-12-12 Nec Corp 半導体装置の製造方法
US6268279B1 (en) 1998-06-01 2001-07-31 Nec Corporation Trench and via formation in insulating films utilizing a patterned etching stopper film
US6448652B1 (en) 1998-06-01 2002-09-10 Nec Corporation Interconnect structure with a dielectric layer conforming to the perimeter of a wiring layer
JP2017501581A (ja) * 2014-01-03 2017-01-12 クアルコム,インコーポレイテッド 導電層ルーティング

Similar Documents

Publication Publication Date Title
JPH02183534A (ja) 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法
JPH01117342A (ja) コンタクトホールの形成方法
JPS63205916A (ja) エツチング方法
JPS60246675A (ja) 半導体装置の製造方法
JPH0483336A (ja) 半導体装置の製造方法
KR100256237B1 (ko) 콘택홀 형성방법
JPH0346977B2 (ja)
JPH01208831A (ja) 半導体装置の製造方法
JPH04317357A (ja) 半導体装置の製造方法
JP2535148B2 (ja) コンタクトホ−ルの形成方法
JPH06124944A (ja) 半導体装置
JPH0497523A (ja) 半導体装置の製造方法
JPS63107141A (ja) 半導体装置の製造方法
JPS6347947A (ja) 半導体装置の製造方法
JPH0481323B2 (ja)
JPS60115255A (ja) 半導体装置の製造方法
KR0172249B1 (ko) 반도체소자의 콘택홀 형성방법
JPH11186224A (ja) 半導体装置の製造方法
JPH0766288A (ja) 半導体装置およびその製造方法
JPH028451B2 (ja)
JPH0287621A (ja) 半導体装置の製造方法
JPH03203325A (ja) 半導体装置の製造方法
JPS61296722A (ja) 半導体装置の製造方法
JPH09181177A (ja) 半導体素子の製造方法
JPS5996724A (ja) コンタクト不良の無いコンタクト孔を有する半導体装置の製造方法