JP2017501581A - 導電層ルーティング - Google Patents
導電層ルーティング Download PDFInfo
- Publication number
- JP2017501581A JP2017501581A JP2016541713A JP2016541713A JP2017501581A JP 2017501581 A JP2017501581 A JP 2017501581A JP 2016541713 A JP2016541713 A JP 2016541713A JP 2016541713 A JP2016541713 A JP 2016541713A JP 2017501581 A JP2017501581 A JP 2017501581A
- Authority
- JP
- Japan
- Prior art keywords
- active
- active contacts
- contact
- contacts
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本出願は、参照によりその開示全体が本明細書に明確に組み込まれている、2014年1月3日に出願した、「CONDUCTIVE LAYER ROUTING」と題する米国仮出願第61/923,482号に対して米国特許法第119条(e)項の下の利益を主張するものである。
102 半導体基板、基板
104 絶縁材料
106 ポリゲート
106−1 ポリゲート
106−2 ポリゲート
106−3 ポリゲート
106−4 ポリゲート
110 中間工程(MOL)相互接続層、第1のMOL相互接続層
112 アクティブ接点
112−1 酸化物拡散(OD)接点、アクティブ接点
112−2 酸化物拡散(OD)接点、アクティブ接点
112−3 酸化物拡散(OD)接点、アクティブ接点
112−4 酸化物拡散(OD)接点、アクティブ接点
112−5 酸化物拡散(OD)接点、アクティブ接点
300 相互接続
500 ハードマスク
600 プリメタル誘電層
800 層
1100 層
1200 層
1300 方法
1400 ワイヤレス通信システム
1420 リモートユニット
1425A ICデバイス
1425B ICデバイス
1425C ICデバイス
1430 リモートユニット
1440 基地局
1450 リモートユニット
1480 順方向リンク信号
1490 逆方向リンク信号
1500 設計ワークステーション
1501 ハードディスク
1502 ディスプレイ
1503 ドライブ装置
1504 記憶媒体
1510 回路
1512 半導体構成要素
Claims (30)
- 中間工程(MOL)層を製造する方法であって、
半導体基板の半導体デバイスの端子に対する複数のアクティブ接点にわたってハードマスクを堆積させるステップと、
前記複数のアクティブ接点のうちのいくつかを選択的に露出させ、前記複数のアクティブ接点のうちのいくつかを選択的に絶縁するように前記ハードマスクをパターン化するステップと、
前記半導体デバイスのアクティブ領域を介して、前記複数のアクティブ接点のうちの前記露出されたアクティブ接点を互いに結合させるために、導電性材料を前記パターン化されたハードマスクおよび前記複数のアクティブ接点のうちの前記露出されたアクティブ接点上に堆積させるステップと
を含む、方法。 - 前記ハードマスクの厚さが、前記導電性材料が前記複数のアクティブ接点のうちの前記露出されたアクティブ接点上に共形堆積されることを可能にする、請求項1に記載の方法。
- 前記導電性材料がタングステンである、請求項1に記載の方法。
- 前記複数のアクティブ接点のうちの前記露出されたアクティブ接点が、ソース接点、ドレイン接点、および/またはゲート接点を含む、請求項1に記載の方法。
- 前記複数のアクティブ接点のうちの前記露出されたアクティブ接点が金属接点またはポリシリコン接点を含む、請求項1に記載の方法。
- 絶縁されたアクティブ接点と露出されたアクティブ接点とが互いに隣接する、請求項1に記載の方法。
- 前記ハードマスクをパターン化することが、前記複数のアクティブ接点を選択的に露出させるための矩形開口を作成する、請求項1に記載の方法。
- 前記複数のアクティブ接点のうちの前記露出されたアクティブ接点を結合させる前記導電性材料が、前記複数のアクティブ接点のうちの露出されていないアクティブ接点にわたって延在する、請求項1に記載の方法。
- 前記導電性材料を堆積させるステップが、前記導電性材料を化学機械研磨(CMP)するステップをさらに含む、請求項1に記載の方法。
- 前記MOL層が、モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定ロケーションデータユニット内に統合される、請求項1に記載の方法。
- 中間工程(MOL)層を含むデバイスであって、前記MOL層が、
半導体基板の半導体デバイスの端子に対する複数のアクティブ接点のうちのいくつかを選択的に露出させ、前記複数のアクティブ接点のうちのいくつかを選択的に絶縁するマスク層と、
前記半導体デバイスのアクティブ領域を介して、前記複数のアクティブ接点のうちの前記露出されたアクティブ接点を互いに結合させるために、パターン化されたハードマスクおよび前記複数のアクティブ接点のうちの前記露出されたアクティブ接点に結合された導電性材料と
を含む、デバイス。 - 前記マスク層の厚さが、前記導電性材料が前記複数のアクティブ接点のうちの前記露出されたアクティブ接点上に共形堆積されることを可能にする、請求項11に記載のデバイス。
- 前記導電性材料がタングステンまたは銅である、請求項11に記載のデバイス。
- 前記複数のアクティブ接点のうちの前記露出されたアクティブ接点が、ソース接点、ドレイン接点、および/またはゲート接点を含む、請求項11に記載のデバイス。
- 前記複数のアクティブ接点のうちの前記露出されたアクティブ接点が金属接点またはポリシリコン接点を含む、請求項11に記載のデバイス。
- 絶縁されたアクティブ接点と露出されたアクティブ接点とが互いに隣接する、請求項11に記載のデバイス。
- 前記マスク層が前記複数のアクティブ接点を選択的に露出させるための矩形開口を作成する、請求項11に記載のデバイス。
- 前記複数のアクティブ接点のうちの前記露出されたアクティブ接点に結合された前記導電性材料が、前記複数のアクティブ接点のうちの露出されていないアクティブ接点にわたって延在する、請求項11に記載のデバイス。
- モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定ロケーションデータユニット内に統合される、請求項11に記載のデバイス。
- 中間工程(MOL)層を製造する方法であって、
半導体基板の半導体デバイスの端子に対する複数のアクティブ接点にわたってハードマスクを堆積させるためのステップと、
前記複数のアクティブ接点のうちのいくつかを選択的に露出させ、前記複数のアクティブ接点のうちのいくつかを選択的に絶縁するように前記ハードマスクをパターン化するためのステップと、
前記複数のアクティブ接点のうちの前記露出されたアクティブ接点を互いに結合させるために、導電性材料を前記パターン化されたハードマスクおよび前記複数のアクティブ接点のうちの前記露出されたアクティブ接点上に堆積させるためのステップと
を含む、方法。 - 前記複数のアクティブ接点のうちの前記露出されたアクティブ接点を結合させる前記導電性材料が、前記複数のアクティブ接点のうちの露出されていないアクティブ接点にわたって延在する、請求項20に記載の方法。
- 前記導電性材料を堆積させる前記ステップが、前記導電性材料を化学機械研磨(CMP)するステップをさらに含む、請求項20に記載の方法。
- 前記MOL層が、モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定ロケーションデータユニット内に統合される、請求項20に記載の方法。
- 中間工程(MOL)層を含むデバイスであって、前記MOL層が、
半導体基板の半導体デバイスの端子に対する複数のアクティブ接点のうちのいくつかを選択的に露出させ、前記複数のアクティブ接点のうちのいくつかを選択的に絶縁するための手段と、
前記複数のアクティブ接点のうちの前記露出されたアクティブ接点を互いに結合させるために、前記複数のアクティブ接点のうちの前記露出されたアクティブ接点を結合させるための手段と
を含む、デバイス。 - 前記結合手段が、前記複数のアクティブ接点のうちの露出されていないアクティブ接点にわたって延在する、請求項24に記載のデバイス。
- 前記露出させる手段の厚さが、前結合手段が前記複数のアクティブ接点のうちの前記露出されたアクティブ接点上に共形堆積されることを可能にする、請求項24に記載のデバイス。
- 前記複数のアクティブ接点のうちの前記露出されたアクティブ接点が、ソース接点、ドレイン接点、および/またはゲート接点を含む、請求項24に記載のデバイス。
- 前記複数のアクティブ接点のうちの前記露出されたアクティブ接点が、金属接点またはポリシリコン接点を含む、請求項24に記載のデバイス。
- 絶縁されたアクティブ接点と露出されたアクティブ接点とが互いに隣接する、請求項24に記載のデバイス。
- モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定ロケーションデータユニット内に統合される、請求項24に記載のデバイス。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461923482P | 2014-01-03 | 2014-01-03 | |
US61/923,482 | 2014-01-03 | ||
US14/283,162 US9508589B2 (en) | 2014-01-03 | 2014-05-20 | Conductive layer routing |
US14/283,162 | 2014-05-20 | ||
PCT/US2014/065529 WO2015102753A1 (en) | 2014-01-03 | 2014-11-13 | Conductive layer routing |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017501581A true JP2017501581A (ja) | 2017-01-12 |
JP2017501581A5 JP2017501581A5 (ja) | 2017-02-23 |
JP6224844B2 JP6224844B2 (ja) | 2017-11-01 |
Family
ID=52102992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016541713A Expired - Fee Related JP6224844B2 (ja) | 2014-01-03 | 2014-11-13 | 導電層ルーティング |
Country Status (5)
Country | Link |
---|---|
US (1) | US9508589B2 (ja) |
EP (1) | EP3090444B1 (ja) |
JP (1) | JP6224844B2 (ja) |
CN (1) | CN105874586A (ja) |
WO (1) | WO2015102753A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9536833B2 (en) | 2013-02-01 | 2017-01-03 | Mediatek Inc. | Semiconductor device allowing metal layer routing formed directly under metal pad |
US9455226B2 (en) | 2013-02-01 | 2016-09-27 | Mediatek Inc. | Semiconductor device allowing metal layer routing formed directly under metal pad |
EP3131118B1 (en) * | 2015-08-12 | 2019-04-17 | MediaTek Inc. | Semiconductor device allowing metal layer routing formed directly under metal pad |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01117342A (ja) * | 1987-10-30 | 1989-05-10 | Oki Electric Ind Co Ltd | コンタクトホールの形成方法 |
JPH0982799A (ja) * | 1995-09-13 | 1997-03-28 | Hitachi Ltd | 配線基板およびその製造方法 |
JP2007227900A (ja) * | 2006-02-22 | 2007-09-06 | Hynix Semiconductor Inc | 非揮発性メモリ素子の製造方法 |
WO2007116515A1 (ja) * | 2006-04-07 | 2007-10-18 | Philtech Inc. | 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法 |
JP2008270256A (ja) * | 2007-04-16 | 2008-11-06 | Denso Corp | 半導体装置およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6174803B1 (en) | 1998-09-16 | 2001-01-16 | Vsli Technology | Integrated circuit device interconnection techniques |
KR100811442B1 (ko) | 2007-02-09 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
US7791109B2 (en) | 2007-03-29 | 2010-09-07 | International Business Machines Corporation | Metal silicide alloy local interconnect |
US8907316B2 (en) | 2008-11-07 | 2014-12-09 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions |
US8124525B1 (en) | 2010-10-27 | 2012-02-28 | International Business Machines Corporation | Method of forming self-aligned local interconnect and structure formed thereby |
DE102011004323B4 (de) | 2011-02-17 | 2016-02-25 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Halbleiterbauelement mit selbstjustierten Kontaktelementen und Verfahren zu seiner Herstellung |
US8765599B2 (en) | 2012-01-06 | 2014-07-01 | GlobalFoundries, Inc. | Semiconductor devices having dielectric caps on contacts and related fabrication methods |
-
2014
- 2014-05-20 US US14/283,162 patent/US9508589B2/en active Active
- 2014-11-13 CN CN201480072114.5A patent/CN105874586A/zh active Pending
- 2014-11-13 EP EP14812669.1A patent/EP3090444B1/en active Active
- 2014-11-13 JP JP2016541713A patent/JP6224844B2/ja not_active Expired - Fee Related
- 2014-11-13 WO PCT/US2014/065529 patent/WO2015102753A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01117342A (ja) * | 1987-10-30 | 1989-05-10 | Oki Electric Ind Co Ltd | コンタクトホールの形成方法 |
JPH0982799A (ja) * | 1995-09-13 | 1997-03-28 | Hitachi Ltd | 配線基板およびその製造方法 |
JP2007227900A (ja) * | 2006-02-22 | 2007-09-06 | Hynix Semiconductor Inc | 非揮発性メモリ素子の製造方法 |
WO2007116515A1 (ja) * | 2006-04-07 | 2007-10-18 | Philtech Inc. | 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法 |
JP2008270256A (ja) * | 2007-04-16 | 2008-11-06 | Denso Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3090444B1 (en) | 2021-06-30 |
EP3090444A1 (en) | 2016-11-09 |
JP6224844B2 (ja) | 2017-11-01 |
US20150194339A1 (en) | 2015-07-09 |
WO2015102753A1 (en) | 2015-07-09 |
US9508589B2 (en) | 2016-11-29 |
CN105874586A (zh) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105981157B (zh) | 缩放布局设计中将虚栅极接地 | |
JP6317465B2 (ja) | 導電性バリア層の選択的形成 | |
JP6049877B2 (ja) | 集積回路のウェハ裏面の層からの基板貫通ビアの統合 | |
US20190206725A1 (en) | Multi-patterning techniques for fabricating an array of metal lines with different widths | |
JP6105175B1 (ja) | 方向性FinFETキャパシタ構造 | |
TW201003883A (en) | On-chip integrated voltage-controlled variable inductor, methods of making and turning such variable inductors, and design structures integrating such variable inductors | |
CN104067383A (zh) | 将贯穿基板通孔集成到集成电路的中段工序层中 | |
TWI742073B (zh) | 利用光刻桶的嵌刻栓塞及突片圖案化以用於後段製程(beol)基於隔層的互連 | |
JP6224844B2 (ja) | 導電層ルーティング | |
TW201123605A (en) | Vertical coplanar waveguide with tunable characteristic impedance, design structure and method of fabricating the same | |
TWI234280B (en) | Semiconductor device with fuses | |
CN107004636B (zh) | 通孔材料选择和处理 | |
JP2017502496A (ja) | 高密度線形キャパシタ | |
US9478490B2 (en) | Capacitor from second level middle-of-line layer in combination with decoupling capacitors | |
US20240213252A1 (en) | Vtfet circuit with optimized mol | |
TW202147652A (zh) | 後段製程(beol)側壁金屬-絕緣體-金屬(mim)電容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170118 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170118 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170306 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6224844 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |