CN107004636B - 通孔材料选择和处理 - Google Patents

通孔材料选择和处理 Download PDF

Info

Publication number
CN107004636B
CN107004636B CN201580020697.1A CN201580020697A CN107004636B CN 107004636 B CN107004636 B CN 107004636B CN 201580020697 A CN201580020697 A CN 201580020697A CN 107004636 B CN107004636 B CN 107004636B
Authority
CN
China
Prior art keywords
interconnect layer
conductive material
conductive
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580020697.1A
Other languages
English (en)
Other versions
CN107004636A (zh
Inventor
J·J·朱
J·J·徐
S·S·宋
K·利姆
Z·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107004636A publication Critical patent/CN107004636A/zh
Application granted granted Critical
Publication of CN107004636B publication Critical patent/CN107004636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半导体互连和用于制造半导体互连的方法。一种互连可包括在第一导电互连层与第一中部制程(MOL)互连层之间的第一导电材料的第一通孔。第一MOL互连层在第一级上。第一通孔是用单镶嵌工艺来制造的。该半导体互连还包括在第一导电互连层与第二MOL互连层之间的第二导电材料的第二通孔。第二MOL互连层在第二级上。第二通孔是用双镶嵌工艺来制造的。第一导电材料不同于第二导电材料。

Description

通孔材料选择和处理
技术领域
本公开的诸方面涉及半导体器件，尤其涉及在集成电路内路由导电层，诸如中部制程层。
背景
半导体制造工艺通常被分为三个部分：前端制程(FEOL)、中部制程(MOL)和后端制程(BEOL)。前端制程包括晶片制备、隔离、阱形成、栅极图案化、间隔物和掺杂植入。中部制程包括栅极和端子触点形成。后端制程包括形成互连和电介质层以用于耦合到FEOL器件。
可以用使用等离子体增强化学气相沉积(PECVD)来沉积的层间电介质(ILD)材料的镶嵌工艺来制造这些互连。由于芯片设计的增加的密度，半导体电路的这些互连层已变得更小并且更加难以路由。由于用于连接各个互连层的一些材料具有较高的电阻，这会影响这些“通孔”或电路径的定时和/或电阻性质。作为示例，钨常常用于各层之间的通孔。通孔的深度与直径的比率被称为纵横比。钨常常在“单镶嵌”(SD)工艺中被处理，以将钨材料沉积或以其他方式耦合到通孔中。铜常常在“双镶嵌”(DD)工艺中被处理。
概述
一种半导体互连可包括在第一导电互连层与第一中部制程(MOL)互连层之间的第一导电材料的第一通孔。所述第一MOL互连层在第一级上。所述第一通孔是用单镶嵌工艺来制造的。该半导体互连还包括在所述第一导电互连层与第二MOL互连层之间的第二导电材料的第二通孔。所述第二MOL互连层在第二级上。所述第二通孔是用双镶嵌工艺来制造的。所述第一导电材料不同于所述第二导电材料。
一种制造中部制程(MOL)互连的方法可包括：制造第一导电材料的第一通孔。所述第一通孔耦合到第一级上的第一MOL互连层。所述第一通孔是用单镶嵌工艺来制造的。所述方法还包括：制造第二导电材料的第二通孔和第一导电互连层。所述第二通孔是用双镶嵌工艺来制造的。所述第一导电互连层耦合到所述第一通孔。所述第一导电材料不同于所述第二导电材料。所述第二通孔耦合到第二级上的第二MOL互连层。
一种半导体互连可包括：用于在第一导电互连层与第一中部制程(MOL)互连层之间传导电流的装置。所述第一MOL互连层在第一级上。第一装置是在单镶嵌工艺中用第一导电材料来制造的。所述互连还包括：用于在所述第一导电互连层与至少第二MOL互连层之间传导电流的装置。所述第二MOL互连层在第二级上。第二装置是在双镶嵌工艺中用第二导电材料来制造的。所述第一导电材料不同于所述第二导电材料。
这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开，现在结合附图参阅以下描述。
图1A-1E解说根据本公开的一方面的“单镶嵌”(SD)工艺。
图2A-2K解说根据本公开的一方面的“双镶嵌”(DD)工艺。
图3解说在离半导体芯片的表面不同距离处的两个互连层。
图4是解说根据本公开的一方面的用于制造中部制程(MOL)层的方法的工艺流程图。
图5是示出其中可有利地采用本公开的一方面的示例性无线通信系统的框图。
图6是解说用于半导体组件(诸如以上公开的器件)的电路、布局和逻辑设计的设计工作站的框图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。
本公开的各个方面提供了用于在集成电路内路由导电层(诸如中部制程层)的技术。用于集成电路的半导体制造的工艺流程可包括前端制程(FEOL)工艺、中部制程(MOL)工艺和后端制程(BEOL)工艺。将理解，术语“层”包括膜且不应被解读为指示纵向或横向厚度，除非另外声明。如本文所述的，术语“半导体基板”可指代已切割晶片的基板或可指代尚未切割的晶片的基板。类似地，术语晶片和管芯可互换使用，除非这种互换将难以置信。
根据本公开的一个方面，描述了混合通孔结构和形成该混合通孔结构的工艺。在一个配置中，对于半导体器件的一些互连层，使用单镶嵌工艺将第一材料耦合到第一互连层。对于其他互连层，双镶嵌工艺将第二材料耦合到第二互连层。第二材料还可耦合到第一材料。本公开的该方面可降低各互连中的一些互连的电阻并增加总体电路性能。导电层还可以是半导体器件中的第一导电层(例如，金属1(M1))。
半导体器件中的导电层之间的连接(也被称为“通孔”)用于在半导体芯片的器件或区域之间路由信号。常常使用镶嵌工艺来创建这些路径。图1A-1E中示出了“单镶嵌”(SD)工艺。
图1A解说晶片100，晶片100具有基板102、蚀刻停止层104、电介质层106和光致抗蚀剂层108。晶片100可以是管芯、芯片或其他器件而不脱离本公开的范围。电介质层106可以是氧化物(诸如氧化硅)或其他绝缘材料而不脱离本公开的范围。
如图1B中所示，光致抗蚀剂层108被选择性地图案化，并且在电介质层106中形成开口110、112和114。开口110-114的深度116基于电介质层106的厚度。开口110的宽度118可不同于开口114的宽度120。开口的宽度与深度的比率被称为开口110-114的“纵横比”。可使用湿法化学蚀刻、等离子体蚀刻、或其他电介质材料移除技术来蚀刻电介质层106。若期望，蚀刻停止层104也可被移除。
在图1C中，导电层122被添加到管芯100。导电层122被沉积在开口110-114中以及电介质层106的被暴露部分上。如此，基板102通过开口110-114电气地和/或机械地耦合到导电层122。可使用电沉积或电镀工艺来沉积导电层，或者导电层可被喷溅或以其他方式耦合到管芯100，以使得基本上用导电层122材料来填充开口110-114。一旦导电层122被沉积，开口110-114就可被称为“通孔”或“互连路径”。
导电层122可包括阻挡层，以使开口110-122和电介质层106的表面对齐。阻挡层部分可以是钽、氮化钽、氮化钛、钛-钨、或其他材料。导电层122的阻挡层部分减少了材料从导电层到电介质层106和/或基板102的扩散。导电层122还可包括晶种层，以辅助开口110-114内导电层122与基板102之间的机械和/或电耦合。
在图1D中，导电层122的诸部分被移除，以使得导电层122和电介质层106变得平坦。该工艺可被称为化学机械平坦化(CMP)，尽管可使用其他技术来执行平坦化而不脱离本公开的范围。图1E解说管芯100上的封装导电层122的另一电介质层124。
对于一些开口110-114，导电层122可以是钨或铝。对于其他开口110-114，其他材料(诸如铜)可能是更为期望的。铜具有低于钨的电阻。然而，铜可能不适合于具有大于二的纵横比(例如，宽度118是深度116的一半大)的通孔。当形成第一导电层(诸如“金属1(M1)”层)时，某些纵横比的铜通孔也可被应用或耦合到较低的互连层。
图2A-2K解说双镶嵌工艺。可使用“双镶嵌”工艺将铜耦合到半导体芯片。
图2A解说晶片200(其也可以是管芯或其他器件)，晶片200包括基板102、蚀刻停止层104、电介质层106、硬掩模层202和光致抗蚀剂层108。以类似于图1A-1E的方式，光致抗蚀剂层108被图案化，如图2B中所示。
图2C解说光致抗蚀剂层108图案至硬掩模层202的转移。双镶嵌工艺的该部分在一些设计中可被称为硬掩模蚀刻或沟槽蚀刻。
图2D解说平坦化层204和第二光致抗蚀剂层206被应用于晶片200。在双镶嵌工艺中，平坦化层204被放置在沟槽蚀刻内，以保护硬掩模层202的经蚀刻部分。图2E解说第二图案被转移至第二光致抗蚀剂层206，其可被称为将通孔图案化。图2F解说穿过平坦化层204、硬掩模层202以及电介质层106的至少一部分对第二图案(即，通孔图案)的部分蚀刻。
图2G解说从晶片200移除第二光致抗蚀剂层206和平坦化层204。图2H解说对电介质层106的另一蚀刻，该蚀刻限定了电介质层106中的互连的沟槽部分。电介质层1106中的蚀刻的通孔部分还延伸穿过电介质层106至蚀刻停止层104。
图2I解说通过对蚀刻停止层104的被暴露部分进行蚀刻来打开互连的通孔部分的底部。该蚀刻现在暴露基板102。图2J解说导电层214在蚀刻停止层104、电介质层106和硬掩模层202中的经蚀刻的体积内的沉积。可类似于图1A-1E中所描述的导电层122来处理导电层214。图2J解说对导电层214和硬掩模层202的诸部分的移除。可通过化学机械平坦化(CMP)、蚀刻或其他工艺来执行该移除。
在图2A-2K中，描述了针对双镶嵌工艺的“用硬掩模的先沟槽”(TFHM)办法。尽管描述了TFHM工艺，但可使用其他双镶嵌工艺(诸如“先沟槽后通孔”或“先通孔后沟槽”工艺，或其他双镶嵌工艺)而不脱离本公开的范围。
尽管图1A-1E和2A-2F中所示的工艺解说了到达基板102的导电层，但在中部制程内或者从后端制程到中部制程互连层中可使用用镶嵌工艺创建的导电层。
图3解说根据本公开的一方面的层互连。器件300包括电介质层106，其中提供了第一MOL互连层302和第二MOL互连层304。为了接入第一MOL互连层302，可使用单镶嵌工艺(类似于图1A-1E中所示的单镶嵌工艺)。第一通孔320被打开，并用第一导电材料306来填充。第一导电材料306可以是能被沉积或以其他方式放置到具有大的纵横比的通孔320(例如，通孔的深度大于通孔的宽度的两倍)中的材料。
为了接入第二MOL互连层304，可使用双镶嵌工艺(类似于图2A-2J中所示的双镶嵌工艺)。此外，该工艺还可用于接入第一通孔320的第一导电材料306。电介质层308被图案化并且用第二导电材料310来填充开口，以形成第二通孔330和第一导电互连层340(340-1、340-2)。第一导电互连层340-1通过第二通孔330接入第二MOL互连层304。在该配置中，第二导电材料310的第一导电互连层340-2通过第一导电材料306的第一通孔330接入第一MOL互连层302。第二导电材料310可以是与第一导电材料306不同的材料，这是因为电介质层308中的开口可具有与电介质层106的开口不同的纵横比。此外，可基于材料性质(诸如导电性)或者与器件300内的其他层的期望交互/期望非交互来选择第二导电材料310。
如图3中所示，用于接入第一MOL互连层302的双镶嵌工艺还充当用于接入第二MOL互连层304的单镶嵌工艺的一部分。如此，不同的材料可基于不同的变量来接入不同的互连层。通孔的纵横比可指定对某些材料(例如，钨)的使用。通过第一通孔320和第二通孔330的第一导电材料306和第二导电材料310接入的电路的定时可能是关键的。因此，可通过本公开的该方面来选择第一通孔320和第二通孔330的大小、以及接入该特定的第一MOL互连层302的第一和第二导电材料的材料特性。
如此，本公开的一个方面描述了混合通孔结构和形成该混合通孔结构的工艺。对于器件300上的一些互连层302，使用单镶嵌工艺沉积第一导电材料306，以形成至第一MOL互连层302的第一通孔320。对于第二MOL互连层304，使用双镶嵌工艺来沉积第二导电材料310，以形成至第二MOL互连层304的第二通孔340。第二导电材料310还可耦合到第一导电材料306。本公开的该方面可降低互连中的一些互连的电阻，这可增加总体电路性能。第一导电互连层340还可以是器件300中的第一导电层(例如，金属1(M1))。
图4是解说根据本公开的一方面的用于制造中部制程(MOL)层的方法400的工艺流程图。在框402中，在单镶嵌工艺中制造第一材料的第一通孔，该第一通孔耦合到第一级上的第一MOL互连层。例如，如图3中所示，第一通孔320被打开，并用第一导电材料306来填充。
在框404中，用双镶嵌工艺来制造第二材料的第二通孔和第一导电层。例如，如图3中所示，电介质层308被图案化并且用第二导电材料310来填充开口，以形成至第二MOL互连层304的第二通孔330。第一导电互连层340-2的第二导电材料310还通过第一导电材料306的第一通孔320接入第一MOL互连层302。第一导电材料306可以不同于第二导电材料310。例如，第二导电材料310可以是与第一导电材料306不同的材料，这是因为电介质层308中的开口可具有与电介质层106的开口不同的纵横比。在该示例中，第二导电材料310的第二通孔330将第一导电互连层340-1耦合到第二MOL互连层304。
根据本公开的进一步方面，描述了一种半导体互连。该互连包括：用于在第一导电互连层与至少第一级上的第一中部制程(MOL)互连层之间传导电流的装置，该装置是在单镶嵌工艺中用第一导电材料来制造的。第一装置可以是图3中所示的通孔320。该器件还包括：用于在第一导电互连层与至少第二级上的第二MOL互连层之间传导电流的装置，该装置是在双镶嵌工艺中用第二导电材料来制造的，第一导电材料不同于第二导电材料。第二装置可以是图3中所示的通孔330。在另一方面中，前述装置可以是被配置成执行由前述装置叙述的功能的任何模块或任何设备。
图5是示出其中可有利地采用本公开的一方面的示例性无线通信系统500的框图。出于解说目的，图5示出了三个远程单元520、530和550以及两个基站540。将认识到，无线通信系统可具有远多于此的远程单元和基站。远程单元520、530和550包括IC设备525A、525C和525B，这些IC设备包括所公开的器件。将认识到，其他设备也可包括所公开的器件，诸如基站、交换设备、和网络装备。图5示出了从基站540到远程单元520、530和550的前向链路信号580，以及从远程单元520、530和550到基站540的反向链路信号590。
在图5中，远程单元520被示为移动电话，远程单元530被示为便携式计算机，而远程单元550被示为无线本地环路系统中的固定位置远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装置)、或者存储或取回数据或计算机指令的其他设备、或者其组合。尽管图5解说了根据本公开的各方面的远程单元，但本公开并不被限定于所解说的这些示例性单元。本公开的各方面可以合适地在包括所公开的器件的许多设备中使用。
图6是解说用于半导体组件(诸如以上公开的器件)的电路、布局和逻辑设计的设计工作站的框图。设计工作站600包括硬盘601，该硬盘601包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站600还包括促成对电路610或半导体组件612(诸如根据本公开的一方面的器件)的设计的显示器602。提供存储介质604以用于有形地存储电路610或半导体组件612的设计。电路610或半导体组件612的设计可以文件格式(诸如GDSII或GERBER)被存储在存储介质604上。存储介质604可以是CD-ROM、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站600包括用于从存储介质604接受输入或者将输出写到存储介质604的驱动装置603。
存储介质604上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质604上提供数据通过减少用于设计半导体晶片的工艺数目来促成电路610或半导体组件612的设计。
对于固件和/或软件实现，这些方法体系可以用执行本文所描述功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所用的，术语“存储器”是指长期、短期、易失性、非易失性类型存储器、或其他存储器，而并不限于特定类型的存储器或存储器数目、或记忆存储在其上的介质的类型。
如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机存取的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘常常磁性地再现数据，而碟用激光光学地再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。
尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，则上方变成下方，反之亦然。此外，如果是侧面取向的，则上方和下方可指代基板或电子器件的侧面。而且，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。
技术人员将进一步领会，结合本文的公开所描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文的公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或者任何其他此类配置。
结合本公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、可移动盘、CD-ROM或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是可被通用或专用计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的指定程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任何其他介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其他远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据而碟(disc)用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。因此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。

Claims (30)

1.一种半导体器件，包括：
第一导电材料的第一通孔，所述第一通孔在第一导电互连层的第一部分与至少第一级上的第一中部制程MOL互连层之间，所述第一通孔是用单镶嵌工艺来制造的，其中，所述第一导电互连层的所述第一部分是第二导电材料的并且所述第一通孔被布置在电介质层中；
所述第二导电材料的第二通孔，所述第二通孔在所述第一导电互连层的第二部分与至少第二级上的第二MOL互连层之间，所述第二通孔和所述第一导电互连层是用双镶嵌工艺来制造的，其中，所述第一导电互连层的所述第二部分是所述第二导电材料的并且所述第二通孔被布置在所述电介质层中，所述第一导电材料不同于所述第二导电材料；以及
电路，所述电路耦合到所述第一MOL互连层或所述第二MOL互连层之一，所述第一MOL互连层和所述第二MOL互连层被布置在所述电路与所述第一导电互连层之间。
2.如权利要求1所述的半导体器件，其特征在于，所述第一通孔的长度不同于所述第二通孔的长度。
3.如权利要求1所述的半导体器件，其特征在于，所述第一通孔的电阻不同于所述第二通孔的电阻。
4.如权利要求1所述的半导体器件，其特征在于，所述第一导电材料是钨并且所述第二导电材料是铜。
5.如权利要求1所述的半导体器件，其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于所述第一通孔的纵横比来选择的。
6.如权利要求1所述的半导体器件，其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于耦合到所述第一MOL互连层和所述第二MOL互连层之一的所述电路来选择的。
7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元和/或固定位置数据单元中。
8.一种制造中部制程MOL半导体器件的方法，包括：
在电介质层中制造第一导电材料的第一通孔，所述第一通孔在单镶嵌工艺中耦合到第一级上的第一MOL互连层；以及
用双镶嵌工艺来制造第二导电材料的第二通孔和第一导电互连层，所述第二通孔是在所述电介质层中制造的，所述第一导电互连层的第一部分耦合到所述第一通孔，所述第一导电材料不同于所述第二导电材料，所述第二通孔耦合到所述第一导电互连层的第二部分和第二级上的第二MOL互连层，其中，一电路耦合到所述第一MOL互连层或所述第二MOL互连层之一，所述第一MOL互连层和所述第二MOL互连层被布置在所述电路与所述第一导电互连层之间。
9.如权利要求8所述的方法，其特征在于，进一步包括：至少部分地基于所述第二通孔的纵横比来选择所述第二导电材料。
10.如权利要求8所述的方法，其特征在于，进一步包括：至少部分地基于所述第一导电互连层与所述第二MOL互连层之间的期望电阻来选择所述第二导电材料。
11.如权利要求8所述的方法，其特征在于，所述第一通孔的长度不同于所述第二通孔的长度。
12.如权利要求8所述的方法，其特征在于，所述第一通孔的电阻不同于所述第二通孔的电阻。
13.如权利要求8所述的方法，其特征在于，所述第一导电材料是钨并且所述第二导电材料是铜。
14.如权利要求8所述的方法，其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于所述第一通孔的纵横比来选择的。
15.如权利要求8所述的方法，其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于耦合到所述第一MOL互连层和所述第二MOL互连层之一的所述电路来选择的。
16.一种制造中部制程MOL半导体器件的方法，包括以下步骤：
用于在电介质层中制造第一导电材料的第一通孔的步骤，所述第一通孔在单镶嵌工艺中耦合到第一级上的第一MOL互连层；以及
用于用双镶嵌工艺来制造第二导电材料的第二通孔和第一导电互连层的步骤，所述第二通孔是在所述电介质层中制造的，所述第一导电互连层的第一部分耦合到所述第一通孔，所述第一导电材料不同于所述第二导电材料，所述第二通孔耦合到所述第一导电互连层的第二部分和第二级上的第二MOL互连层，其中，一电路耦合到所述第一MOL互连层或所述第二MOL互连层之一，所述第一MOL互连层和所述第二MOL互连层被布置在所述电路与所述第一导电互连层之间。
17.如权利要求16所述的方法，其特征在于，进一步包括：至少部分地基于所述第二通孔的纵横比来选择所述第二导电材料。
18.如权利要求16所述的方法，其特征在于，进一步包括：至少部分地基于所述第一导电互连层与所述第二MOL互连层之间的期望电阻来选择所述第二导电材料。
19.如权利要求16所述的方法，其特征在于，所述第一通孔的长度不同于所述第二通孔的长度。
20.如权利要求16所述的方法，其特征在于，所述第一通孔的电阻不同于所述第二通孔的电阻。
21.如权利要求16所述的方法，其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于所述第一通孔的纵横比来选择的。
22.如权利要求16所述的方法，其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于耦合到所述第一MOL互连层和所述第二MOL互连层之一的所述电路来选择的。
23.如权利要求16所述的方法，其特征在于，所述MOL半导体器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元和/或固定位置数据单元中。
24.一种半导体器件，包括：
用于在第一导电互连层的第一部分与至少第一级上的第一中部制程MOL互连层之间传导电流的装置，该电流传导装置是在单镶嵌工艺中用第一导电材料来制造的，其中，所述第一导电互连层的所述第一部分是第二导电材料的并且该电流传导装置被布置在电介质层中；以及
用于在所述第一导电互连层的第二部分与至少第二级上的第二MOL互连层之间传导电流的装置，该电流传导装置和所述第一导电互连层的所述第二部分是在双镶嵌工艺中用所述第二导电材料来制造的，其中，该电流传导装置被布置在所述电介质层中，所述第一导电材料不同于所述第二导电材料，其中，一电路耦合到所述第一MOL互连层或所述第二MOL互连层之一，所述第一MOL互连层和所述第二MOL互连层被布置在所述电路与所述第一导电互连层之间。
25.如权利要求24所述的半导体器件，其特征在于，第一装置的长度不同于第二装置的长度。
26.如权利要求24所述的半导体器件，其特征在于，第一装置的电阻不同于第二装置的电阻。
27.如权利要求24所述的半导体器件，其特征在于，所述第一导电材料是钨并且所述第二导电材料是铜。
28.如权利要求24所述的半导体器件，其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于第一装置的纵横比来选择的。
29.如权利要求24所述的半导体器件，其特征在于，所述第一导电材料和所述第二导电材料中的至少一者是至少部分地基于耦合到所述第一MOL互连层和所述第二MOL互连层之一的所述电路来选择的。
30.如权利要求24所述的半导体器件，其特征在于，所述半导体器件被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统(PCS)单元、便携式数据单元和/或固定位置数据单元中。
CN201580020697.1A 2014-05-09 2015-04-02 通孔材料选择和处理 Active CN107004636B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/274,470 US9196583B1 (en) 2014-05-09 2014-05-09 Via material selection and processing
US14/274,470 2014-05-09
PCT/US2015/024083 WO2015171223A1 (en) 2014-05-09 2015-04-02 Via material selection and processing

Publications (2)

Publication Number Publication Date
CN107004636A CN107004636A (zh) 2017-08-01
CN107004636B true CN107004636B (zh) 2020-07-28

Family

ID=52875811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580020697.1A Active CN107004636B (zh) 2014-05-09 2015-04-02 通孔材料选择和处理

Country Status (5)

Country Link
US (1) US9196583B1 (zh)
EP (1) EP3140857A1 (zh)
JP (1) JP2017516305A (zh)
CN (1) CN107004636B (zh)
WO (1) WO2015171223A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620454B2 (en) * 2014-09-12 2017-04-11 Qualcomm Incorporated Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods
US9793212B2 (en) * 2015-04-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
WO2019089045A1 (en) * 2017-11-03 2019-05-09 Intel Corporation Techniques for forming vias and other interconnects for integrated circuit structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261960B1 (en) * 2000-04-06 2001-07-17 Advanced Micro Devices, Inc High density contacts having rectangular cross-section for dual damascene applications
CN102231361A (zh) * 2006-12-29 2011-11-02 半导体元件工业有限责任公司 半导体部件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950010858B1 (ko) * 1992-10-20 1995-09-25 현대전자산업주식회사 반도체 소자의 금속콘택 형성방법
JP3175705B2 (ja) * 1998-09-18 2001-06-11 日本電気株式会社 不揮発性半導体記憶装置の製造方法
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
JP3895126B2 (ja) * 2001-04-23 2007-03-22 株式会社東芝 半導体装置の製造方法
EP2328171A1 (en) * 2002-12-27 2011-06-01 Fujitsu Semiconductor Limited Method of producing dram integrated circuit device
US20050285269A1 (en) 2004-06-29 2005-12-29 Yang Cao Substantially void free interconnect formation
US7160772B2 (en) 2005-02-23 2007-01-09 International Business Machines Corporation Structure and method for integrating MIM capacitor in BEOL wiring levels
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070218685A1 (en) 2006-03-17 2007-09-20 Swaminathan Sivakumar Method of forming trench contacts for MOS transistors
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US8089160B2 (en) * 2007-12-12 2012-01-03 International Business Machines Corporation IC interconnect for high current
JP5554951B2 (ja) 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010087350A (ja) * 2008-10-01 2010-04-15 Fujitsu Microelectronics Ltd 半導体装置とその製造方法
US7999320B2 (en) 2008-12-23 2011-08-16 International Business Machines Corporation SOI radio frequency switch with enhanced signal fidelity and electrical isolation
US7843005B2 (en) 2009-02-11 2010-11-30 International Business Machines Corporation SOI radio frequency switch with reduced signal distortion
US8133774B2 (en) 2009-03-26 2012-03-13 International Business Machines Corporation SOI radio frequency switch with enhanced electrical isolation
US8796855B2 (en) * 2012-01-13 2014-08-05 Freescale Semiconductor, Inc. Semiconductor devices with nonconductive vias
US9355956B2 (en) * 2013-11-01 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor for semiconductor integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261960B1 (en) * 2000-04-06 2001-07-17 Advanced Micro Devices, Inc High density contacts having rectangular cross-section for dual damascene applications
CN102231361A (zh) * 2006-12-29 2011-11-02 半导体元件工业有限责任公司 半导体部件及其制造方法

Also Published As

Publication number Publication date
WO2015171223A1 (en) 2015-11-12
JP2017516305A (ja) 2017-06-15
EP3140857A1 (en) 2017-03-15
CN107004636A (zh) 2017-08-01
US20150325515A1 (en) 2015-11-12
US9196583B1 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
CN105981157B (zh) 缩放布局设计中将虚栅极接地
JP6317465B2 (ja) 導電性バリア層の選択的形成
KR101464848B1 (ko) 적층형 집적 회로 및 그 제조 방법
EP2504836B1 (en) Magnetic tunnel junction device and fabrication
CN107257999B (zh) 用于电阻式存储器器件的电极结构
CN107004636B (zh) 通孔材料选择和处理
US11557536B2 (en) Integrated circuits (IC's) with electro-migration (EM)—resistant segments in an interconnect level
US9691720B2 (en) Multi-layer ground shield structure of interconnected elements
EP3090444B1 (en) Conductive layer routing
WO2019112766A1 (en) Integrated circuit with metal gate having dielectric portion over isolation area
US20210305155A1 (en) Via zero interconnect layer metal resistor integration
US10847507B2 (en) Contact liner to enable different CPP devices
US20240321631A1 (en) Back-end-of-line (beol) interconnects with different airgap heights and metal trace corner protection structures
US9478490B2 (en) Capacitor from second level middle-of-line layer in combination with decoupling capacitors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant