JPH03203325A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にアルミ合金
からなる金属配線層と拡散層との接続方法に関する。

〔従来の技術〕

従来よシ金属配線眉と拡散層等を接続するためには、リ
ンガラス等ようなる眉間絶縁膜を接続部分に於いて開孔
した後、全面にアルミ合金層をスパッタ法にて形成した
のちバターニングする方法が用いられていた。しかし最
近はコンタクトホールに、ＣＶＤ法によって付けられる
タングステン等の導電体を埋込んだ後、アルミ合金をス
パッタし配線を形成する研究が行われている。

この理由は、スパッタ法にて付けられるアルミ合金の被
覆性が不充分であう、特に幅が１μｍようも小さい寸法
のコンタクトホールでは、その側面に付く膜厚が平坦部
に付く展犀よりもかなり小さくなるため、信頼性上問題
が太きいからである。

そこで、スパッタ法に比較して、被覆性に優れた低圧Ｃ
ＶＤ法やプラズマＣＶＤ法を用いて配線を形成する研究
が行われているが、良質な膜を得るためには、アルミよ
うもタングステンの方が良い。

もちろんアルミに比較してタングステンの比抵抗は大き
いから、コンタクトホールにのみタングステンを埋込ん
で、配線は従来通うアルミ合金を用いる検討が行われて
いる。タングステンの埋込方法としては基本的には、次
の方法が用いられる。

以下第３図を用いて説明する。

筐ず第３図（ａ）に示すように、シリコン基板１上に拡
散／ｉｉｌ＃３を形成したのち、この上に層間絶縁膜で
あるリンガラス層５を形成したのち、このリンガラス層
５に小さいコンタクトホール１０１−開孔する。

次に第３図（ｂｌに示すように、真空チャンバーにＷＦ
ｓ、８ｉＨ４ｐＨｚｔ４人し、１０〜１００ＰａＯ圧カ
、２００〜４００℃の雰囲気にてＣＶＤ法を用いてタン
グステン族８をつける。この時埋込むべきコンタクトホ
ール１ｏの幅の１７２以上の厚さの膜を成長する。

次に第３図ｔｃ）に示すように、ＳＦ、を主体としたエ
ツチングガスを用いたプラズマエツチング法にて、タン
グステン膜８のエツチングを行い、平坦部に付けられた
タングステン［８が除去された時点でエツチングを終了
する。

〔発明が解決しようとする課題〕

しかしながら、上述した従来の金属配線の形成方法には
、次のような問題点がある。

不均一性を極力小さくする必要がある。この理由はプラ
ズマエツチング特性に起因することであるが、エツチン
グ速度がエツチングされる膜が付いている部分とエツチ
ング反応が進まない部分との面積比に大きく依存するた
めである。コンタクトホールの面積は基板の面積に比較
して極めて小さ−ために、平坦部に付けられたタングス
テン族がエツチングされて、エツチングの進行しないリ
ンガラス換が露出すると、コンタクトホール内のタング
ステンのエツチング速度が数倍も増速されてし筐う。こ
のため上述した不均一性が大きいと、基板面内で筐だ平
坦部にタングステンが残っている部分と、コンタクトホ
ール内のタングステンが即に除去されてし筐った部分と
が共存してし１う。

これを防ぐため上述した不均一性を数９以内に抑える必
要があるが、コストや量産性を考慮するとかなり困難で
ある。

第２に、層間絶縁膜の表面平坦性を極めて良いものとす
る必要がある。以下ＭＯＳデバイスを例に理由を説明す
る。

第４図に示すとうり、スきいコンタクトホール１１が拡
散層３上に位置するものは段差の底にあシ、ポリシリコ
ン層４上に位置する／１，２いコンタクトホール１０は
段差の山にある場合がある。さらにコンタクトホールの
幅は要求される電気特性上、その大きさが筐ち筐ちであ
や、幅の大きいものは小さいものの１０倍以上あること
が多い。全てのコンタクトホールをタングステンにて埋
込むためには、上述した方法では数１０μｍもの層厚の
タングステンを付ける必要があるが、平坦部の膜は後に
除去されるべきものであるからコストから見て割が合わ
ない。このためいわゆるレジストエッチバックと言われ
る方法にてタングステンの除去を行う必要がある。以下
は第５図を用いて説明をする。

１ず第５図ｔａＪに示すように、タングステン狭８ヲ小
さいコンタクトホール１０に埋込んだ後、ホトレジスト
９を付は基板表面を平坦にする。次に第５図（ｂ）に示
すように、エツチングガスとして８Ｆ、と０２を用い、
ガスの分圧を調整することによってホトレジスト９とタ
ングステン族８のエツチング速度がほぼ等しくなる様に
プラズマエツチングを行う。この時基板表面の平坦性を
維持した筐まエツチングを行うことができる。次に第５
図（Ｃ）に示すように、有機溶液を用いた通常の方法に
よってホトレジスト９を除去することにより、大きさの
異なるコンタクトホール内にタングステン族８を形成す
ることができる。

しかしながら第６図に示す様に、層間絶縁膜であるリン
ガラス／１５の表面が平坦化されていない場合は、段差
の山の部分にあるコンタクトホール１０内のタングステ
ン膜は除去されてしまう結果となる。これを防ぐために
は、段差の絶対値そのものを小さくする必要があり１こ
れもコストや量産性を考慮すると困難なことである。

ｃｓ＠を解決するための手段〕 本発明の半導体装置の製造方法は、半導体基板上の第１
の領域に第１の導電層を形成する工程と、前記半導体基
板上の第２の領域に絶縁膜を介して第２の導電層を形成
する工程と、前記第１及び第２の導電層を含む全面に鈑
化膜を形成したのちポリイミド族を形成し表面を平坦化
する工程と、前記第１及び第２の導電層上のポリイミド
膜及び阪化ＪＩＫｔエツチングしコンタクトホールを形
成する工程と、前記コンタクトホールを含む全面にタン
グステン膜を形成したのちホトレジストを塗布し表面を
平坦化する工程と、前記ホトレジストとタングステン膜
をドライエッチング法によりエッチングし前記ポリイミ
ド族を露出させる工程とを含んで構成される。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）〜（ｆ）は本発明の第１の実施例を説明す
るための半導体チップの断面図である。

まず第１図（ａＪに示すように、シリコン基板ｌ上の第
１及び第２の領域に、拡散層３及びシリコン酸化ａ２ｔ
−介してポリシリコン層４を形成したのち、約５０００
Ａの膜厚のリンガラス層５を付ける。

さらにポリイミド前駆体を塗布法によってっけ、４００
℃筐での焼きしめを行い、約５０００Ａの膜厚のポリイ
ミド膜６を形成する。これによって表面が極めて平坦な
ボリイ□ド膜とリンガラス層からなる層間絶縁膜が容易
に形成できる。

次に第１図（ｂｌに示すように、バターニングされたホ
トレジスト７をマスクとし、０２ガスを主体としたガス
を用いたりアクティフイオンエッチングを行い、ポリイ
ミド膜６を開孔し、大きいコンタクトホール１１及び小
さいコンタクトホール１゜を形成する。この時ホトレジ
スト７も内樋に膜減シするため、ホトレジスト７ｉｄポ
リイミド座６の膜厚以上の厚さに付ける必要がある。ホ
トレジスト７の除去は通常の有機溶剤にて可能である。

次に第１図（Ｃ）に示すように、ＣＨＦａＨＦ上主体と
して用い、リアクティブイオンエツチング法にてポリイ
ミド膜６をマスクとしてリンガラス層５のエツチングを
行い、リンガラス層５にもコンタクトホール１０，１１
ｔ−形成する。

次に第１図（ｄｌに示すように、ＷＦ　６　、　Ｓ　ｉ
Ｈｔ　、　Ｈ２ガスを用い、小さいコンタクトホールｌ
Ｏの幅の１７２以上の膜厚のタングステンＩＩｊ８をＣ
ＶＤ法にてつける。

次に第１図（６１に示すように、厚さ約１μ惰のホトレ
ジスト９を塗布して形成し、基板表面を平坦化する。

次に第１図（ｆ）に示すように、ＳＦ、、０．　　ガス
を用いたプラズマエツチングを行いホトレジスト９とタ
ングステンｊｉ１８のエツチングを行う、このときＳＦ
ｅと０２の分圧比を調整することによって、ホトレジス
ト９とタングステン族８のエツチング速度をほぼ同一と
すると、基板表面の平坦性がそのま１維持された形でタ
ングステン膜８のエツチングを行うことができる。そし
て平坦部のタングステン膜８のエツチングが終了した時
点でエツチングを止める。

このとき露出したポリイミド膜６もホトレジスト９やタ
ングステン膜８のエツチング速度と同程度であるため、
コンタクトホール１０，１１の部分に於いてタングステ
ン膜８のエツチング速度が異常に大きくなることはない
。従って、エツチングを止める場合に特別に微妙な管理
を必要としなく、膜のエツチング速度から計算できるエ
ツチング時間をもとにした容易な作業でよい。次に、通
常の有機浴剤を用いてホトレジスト９を除去する。

以上述べたように本第１の実施例においては、眉間絶縁
膜の上層にポリイミド膜を用いている為、層間絶縁膜の
平坦化が容易に達成でき、さらにタングステンのエツチ
ング時に比較的楽な管理を行うことができる。

第２図（ａｌ〜（ｅ）は本発明の第２の実施例を説明す
るための半導体チップの断面図である。

筐ず第２図（ａ）に示すように、第１の実施例と同様に
シリコン基板１上に拡散層３とシリコン酸化膜２を介し
てポリシリコン層４を形成する。次で全面にリンガラス
層５を形成したのち、小さいコンタクトホール１０及び
大きいコンタクトホール１１を形成する。

次に第２図ｔｂｌに示すように、約５０００Ａ程度の膜
厚のポリイミド膜６を塗布法にて付け、約２００１程度
までの焼しめを行う。

次に第２図（Ｃ）に示すように、ネガタイプホトレジス
ト１２をマスクとし、ヒドラジン等を用いたポリイミド
エッチ液によシコンタクトホール１０゜１１と同位置に
あるポリイミド膜６をコンタクトホールよシ約２〜３μ
飢程大きい寸法にて開孔する。この後ホトレジストを通
常の有機溶液にて除去した後、４００℃程度までの加熱
をし、ポリイミド族を焼しめる。

次に第２図（ｄ）に示すように、リンガラス層５に開孔
された小さなコンタクトホール１０の幅のｌ／２以上の
膜厚のタングステン膜８を第１の実施例と同様にＣＶＤ
法によ砂形成する。

以下第２図（ｅ）に示すように、全面にホトレジストを
形成したのち、ドライエツチング法によりポリイミド膜
６が露出するまでエツチングすることによ多コンタクト
ホールにタングステン膜を塩込むことができる。

〔発明の効果〕

以上説明したように本発明は、段差部の上下に導電層を
有する半導体基板上に、酸化膜とポリイミド膜とで平坦
た眉間絶縁膜を形成することによシ、この層間絶縁層に
形成されたコンタクトホール内にタングステン膜を容易
に塚込むことができるため、低コストで量産性に優れた
半導体装置の製造方法が得られるという効果がある。

【図面の簡単な説明】

第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図、第３図〜第６図は
従来の半導体装置の製造方法の問題点を説明するための
半導体チップの断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・拡散層、４・・・ポリシリコン層、５・・・リンガ
ラス膜、６・・・ポリイミド膜、７・・・ホトレジスト
、８・・・タングステン膜、９・・・ホトレジスト、１
０・・・小さいコンタクトホール、１１・・・大きいコ
ンタクトホール、１２・・・ネガタイプホトレジスト。

Claims (1)

【特許請求の範囲】
1. 半導体基板上の第１の領域に第１の導電層を形成する工
   程と、前記半導体基板上の第２の領域に絶縁膜を介して
   第２の導電層を形成する工程と、前記第１及び第２の導
   電層を含む全面に酸化膜を形成したのちポリイミド膜を
   形成し表面を平坦化する工程と、前記第１及び第２の導
   電層上のポリイミド膜及び酸化膜をエッチングしコンタ
   クトホールを形成する工程と、前記コンタクトホールを
   含む全面にタングステン膜を形成したのちホトレジスト
   を塗布し表面を平坦化する工程と、前記ホトレジストと
   タングステンをドライエッチング法によりエッチングし
   前記ポリイミド膜を露出させる工程とを含むことを特徴
   とする半導体装置の製造方法。