JPS62219542A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62219542A JPS62219542A JP6156786A JP6156786A JPS62219542A JP S62219542 A JPS62219542 A JP S62219542A JP 6156786 A JP6156786 A JP 6156786A JP 6156786 A JP6156786 A JP 6156786A JP S62219542 A JPS62219542 A JP S62219542A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- additional insulating
- interconnection
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、層間絶縁膜を貫通するコンタクトホールを介
して互いに接続される多層配線を有する半導体装置の製
造方法に関するものである。
して互いに接続される多層配線を有する半導体装置の製
造方法に関するものである。
半導体装置の高集積度化が進むにしたがって、配線間を
繋ぐコンタクトホールヒの数カ乏素子数に比例して大き
く増大し、コンタクト抵抗の低下とコンタクトホール部
での配線の信頼性の確保が一層重要となってきた。半導
体装置の設計ルールが５〜６ｎ以上の場合、コンタクト
ホールの水平方向寸法と深さ方向の寸法との比、すなわ
ちアスペクト比は５：１以下であるため、垂直な側面の
コンタクトホールでも通常のスパッタリング法によって
コンタクトホール内面を充分な厚さの金属、たとえばア
ルミニウムで覆うことができる。したがって、低コンタ
クト抵抗および配線の信頼性は充分に得られていた。 しかし、半導体装置の高集積度化が進み、設計ルールが
４ｎ以下になると、前記アスペクト比が４：１以上、た
とえば’１ｐｔａルール技術では２：１以上になる。こ
のような高アスペクト比のコンタクトホールでは、通常
のスパッタアルミニウムは、ホールのコーナ部に充分侵
入することができず、極めて歪んだ形状に堆積する。第
２図はＭ−５ｌ／Ｍの多層配線の例であるが、フィール
ド酸化膜２の上のＵ−Ｓｔ配線３と層間絶縁膜４に開け
られたコンタクトホールにおいて接触するＭ配線７は、
図に示すように側面でのアルミニウムの膜Ｊ１１［少と
コーナ部でのくびれの発生がみられる。このためにコン
タクト抵抗が増加し、配線の信頼性が大きく損なわれる
ことになり、問題となっていた。 これに対し、アルミニウムの堆積方法として、通常のス
パッタリング法に代わるものとしてバイアススパッタ法
やＣＶＤ法が検討され始めている。 しかしバイアススパッタ法では、バイアス電界によるア
ルミニウムのスパッタエツチングが同時進行するために
、スパッタエツチングによるデバイスの損傷と堆積速度
の減少によるスループットの低下を招くという問題があ
る。また有機金属化合物、たとえばＭ（ＣＨｓ）ｓをソ
ースガスとするＣＶＤ法では、ホール内のアルミニウム
の被覆性はきわめて優れているものの、堆積アルミニウ
ム膜自体の特性が悪く、配線抵抗の増大と信φ■性の低
下が重大な欠点として挙げられる。 したがって、アルミニウムの堆積法としては、信頼性の
優れたスパッタリング法を適用し、かつコンタクトホー
ル部での上記問題を解消できる方３一 式を早期に確立することが強く望まれている。
繋ぐコンタクトホールヒの数カ乏素子数に比例して大き
く増大し、コンタクト抵抗の低下とコンタクトホール部
での配線の信頼性の確保が一層重要となってきた。半導
体装置の設計ルールが５〜６ｎ以上の場合、コンタクト
ホールの水平方向寸法と深さ方向の寸法との比、すなわ
ちアスペクト比は５：１以下であるため、垂直な側面の
コンタクトホールでも通常のスパッタリング法によって
コンタクトホール内面を充分な厚さの金属、たとえばア
ルミニウムで覆うことができる。したがって、低コンタ
クト抵抗および配線の信頼性は充分に得られていた。 しかし、半導体装置の高集積度化が進み、設計ルールが
４ｎ以下になると、前記アスペクト比が４：１以上、た
とえば’１ｐｔａルール技術では２：１以上になる。こ
のような高アスペクト比のコンタクトホールでは、通常
のスパッタアルミニウムは、ホールのコーナ部に充分侵
入することができず、極めて歪んだ形状に堆積する。第
２図はＭ−５ｌ／Ｍの多層配線の例であるが、フィール
ド酸化膜２の上のＵ−Ｓｔ配線３と層間絶縁膜４に開け
られたコンタクトホールにおいて接触するＭ配線７は、
図に示すように側面でのアルミニウムの膜Ｊ１１［少と
コーナ部でのくびれの発生がみられる。このためにコン
タクト抵抗が増加し、配線の信頼性が大きく損なわれる
ことになり、問題となっていた。 これに対し、アルミニウムの堆積方法として、通常のス
パッタリング法に代わるものとしてバイアススパッタ法
やＣＶＤ法が検討され始めている。 しかしバイアススパッタ法では、バイアス電界によるア
ルミニウムのスパッタエツチングが同時進行するために
、スパッタエツチングによるデバイスの損傷と堆積速度
の減少によるスループットの低下を招くという問題があ
る。また有機金属化合物、たとえばＭ（ＣＨｓ）ｓをソ
ースガスとするＣＶＤ法では、ホール内のアルミニウム
の被覆性はきわめて優れているものの、堆積アルミニウ
ム膜自体の特性が悪く、配線抵抗の増大と信φ■性の低
下が重大な欠点として挙げられる。 したがって、アルミニウムの堆積法としては、信頼性の
優れたスパッタリング法を適用し、かつコンタクトホー
ル部での上記問題を解消できる方３一 式を早期に確立することが強く望まれている。
本発明は、これらの問題を解決し、デバイスや配線自体
に重大な欠損を招くことなく、多層配線間のコンタクト
部の抵抗の増大を防止し、信頼性を確保する半導体装置
の製造方法を提供することを目的とする。
に重大な欠損を招くことなく、多層配線間のコンタクト
部の抵抗の増大を防止し、信頼性を確保する半導体装置
の製造方法を提供することを目的とする。
本発明は、下層配線上に層間絶縁膜を被着し、その絶縁
膜にコンタクトホールを形成した後、付加絶縁膜を堆積
させ、コンタクトホール段差側壁部の付加絶縁膜の膜厚
が大きいことを利用してこの付加絶縁膜を異方性エツチ
ングすることにより、コンタクトホール側壁部に付加絶
縁膜を残留させて傾斜面を形成し、次いで堆積する上層
配線の材料がコンタクトホール内に充分堆積できるよう
にすることによって上記の目的を達成する。
膜にコンタクトホールを形成した後、付加絶縁膜を堆積
させ、コンタクトホール段差側壁部の付加絶縁膜の膜厚
が大きいことを利用してこの付加絶縁膜を異方性エツチ
ングすることにより、コンタクトホール側壁部に付加絶
縁膜を残留させて傾斜面を形成し、次いで堆積する上層
配線の材料がコンタクトホール内に充分堆積できるよう
にすることによって上記の目的を達成する。
以下、図を引用して本発明の実施例について説を示す断
面図で、第２図と共通の部分には同一の符号が付されて
いる。第１図（ａｌはシリコン基板１の上に形成された
フィールド酸化膜２の上に、第一の配線３を形成した後
、層間絶縁膜４を堆積し、その後にコンタクトホール８
用の窓開けを施したものである。具体的な材料および数
値例を示すと、第一の配線３が厚さ６５００人のＡｊ−
５ｔ層、層間絶縁膜４が厚さ７０００人の酸化シリコン
を主成分とした膜、たとえば５ｌｏｚ／５ＯＧ（スピン
オングラス） ／ＳｌＯ□からなる平坦化膜である。コ
ンタクトホール８用の窓開けは、パターニングされたレ
ジストをマスクとして絶縁膜４を異方性エツチングして
形成する。第１図（ｂ）は、付加絶縁膜５、たとえば酸
化シリコンを減圧ＣＶＤ法により７０００人の厚さに堆
積した図である。第２図（Ｃ１が本発明を具体化した実
施工程で、付加絶縁膜５を異方性エツチングにより全面
エツチングする。異方性エツチングの仕様の一例として
は、圧力０．８ ｍＴｏｒｒ下で第一段階としてＣＨＦ
３７５１１１１／分、Ｏｚ１５ｍｌ／分、第二段階とし
てＮＦｓ ６ ｍｌ／分、 Ａｒ２０ｍ１／分の流量
のガスを用いる２段階の反応性イオンエツチング方式が
挙げられる。コンタクトホール８の段差側壁部では、付
加絶縁膜の膜厚ｄが大きいため、この部分にだけ付加絶
縁膜５が残留し、基板１の表面に対して傾斜した面６が
形成される。ただし、この場合、コンタクトホール８の
形成に２度の異方性エツチングを適用するため、第一の
配線３が損傷を受けないように、第一の配線材料と絶縁
膜５の材料との工を堆積する工程で、コンタクトホール
８の側壁にはテーバが付いているため、ホール内にも充
分りが堆積する。 なお、層間絶縁膜４や付加絶縁膜５としては、酸化シリ
コンに限られることなく、りんガラスや窒化シリコン膜
でもよいし、有機塗布膜でもよい。 また配線材料としては、ＭやＡｊ−Ｓｉに限定されるも
のではなく、ポリシリコン、各種シリサイド。 高融点金属なども充分適用可能である。 【発明の効果］ 本発明によれば、多層配線の層間絶縁膜にコンタクトホ
ールを形成する際、コンタクトホール形成後付加＆ｉ！
ｔ＆！膜を堆積し、異方性エツチングによりコンタクト
ホール側壁部に付加絶縁膜の傾斜面を形成することによ
って、通常のスパッタリング法を用いる場合も上層配線
のコンタクトホール充填性を良好にすることができ、コ
ンタクトホール内の配線の断線を防止できるので、半導
体装置の製造歩留りや信親性が向上する。
面図で、第２図と共通の部分には同一の符号が付されて
いる。第１図（ａｌはシリコン基板１の上に形成された
フィールド酸化膜２の上に、第一の配線３を形成した後
、層間絶縁膜４を堆積し、その後にコンタクトホール８
用の窓開けを施したものである。具体的な材料および数
値例を示すと、第一の配線３が厚さ６５００人のＡｊ−
５ｔ層、層間絶縁膜４が厚さ７０００人の酸化シリコン
を主成分とした膜、たとえば５ｌｏｚ／５ＯＧ（スピン
オングラス） ／ＳｌＯ□からなる平坦化膜である。コ
ンタクトホール８用の窓開けは、パターニングされたレ
ジストをマスクとして絶縁膜４を異方性エツチングして
形成する。第１図（ｂ）は、付加絶縁膜５、たとえば酸
化シリコンを減圧ＣＶＤ法により７０００人の厚さに堆
積した図である。第２図（Ｃ１が本発明を具体化した実
施工程で、付加絶縁膜５を異方性エツチングにより全面
エツチングする。異方性エツチングの仕様の一例として
は、圧力０．８ ｍＴｏｒｒ下で第一段階としてＣＨＦ
３７５１１１１／分、Ｏｚ１５ｍｌ／分、第二段階とし
てＮＦｓ ６ ｍｌ／分、 Ａｒ２０ｍ１／分の流量
のガスを用いる２段階の反応性イオンエツチング方式が
挙げられる。コンタクトホール８の段差側壁部では、付
加絶縁膜の膜厚ｄが大きいため、この部分にだけ付加絶
縁膜５が残留し、基板１の表面に対して傾斜した面６が
形成される。ただし、この場合、コンタクトホール８の
形成に２度の異方性エツチングを適用するため、第一の
配線３が損傷を受けないように、第一の配線材料と絶縁
膜５の材料との工を堆積する工程で、コンタクトホール
８の側壁にはテーバが付いているため、ホール内にも充
分りが堆積する。 なお、層間絶縁膜４や付加絶縁膜５としては、酸化シリ
コンに限られることなく、りんガラスや窒化シリコン膜
でもよいし、有機塗布膜でもよい。 また配線材料としては、ＭやＡｊ−Ｓｉに限定されるも
のではなく、ポリシリコン、各種シリサイド。 高融点金属なども充分適用可能である。 【発明の効果］ 本発明によれば、多層配線の層間絶縁膜にコンタクトホ
ールを形成する際、コンタクトホール形成後付加＆ｉ！
ｔ＆！膜を堆積し、異方性エツチングによりコンタクト
ホール側壁部に付加絶縁膜の傾斜面を形成することによ
って、通常のスパッタリング法を用いる場合も上層配線
のコンタクトホール充填性を良好にすることができ、コ
ンタクトホール内の配線の断線を防止できるので、半導
体装置の製造歩留りや信親性が向上する。
第１図は本発明の一実施例の多層配線コンタクト部形成
工程を順次示す断面図、第２図は従来の多層配線コンタ
クト部の断面図である。 １：シリコン基板、３：Ａｊ−３ｔ配線、４：層間絶縁
膜、５：付加絶縁膜、６：傾斜面、７：Ｍ配第１図
工程を順次示す断面図、第２図は従来の多層配線コンタ
クト部の断面図である。 １：シリコン基板、３：Ａｊ−３ｔ配線、４：層間絶縁
膜、５：付加絶縁膜、６：傾斜面、７：Ｍ配第１図
Claims (1)
- １）多層配線間を層間絶縁膜を貫通するコンタクトホー
ルを介して接続するに際し、下層配線上に層間絶縁膜を
被着し、該絶縁膜を貫通するコンタクトホールを形成し
たのち付加絶縁膜を堆積させ、該付加絶縁膜を異方性エ
ッチングしてコンタクトホール側壁部に傾斜面を有する
付加絶縁膜を残留させ、次いで上層配線を堆積すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156786A JPS62219542A (ja) | 1986-03-19 | 1986-03-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156786A JPS62219542A (ja) | 1986-03-19 | 1986-03-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62219542A true JPS62219542A (ja) | 1987-09-26 |
Family
ID=13174825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6156786A Pending JPS62219542A (ja) | 1986-03-19 | 1986-03-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62219542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244753A (ja) * | 1988-08-05 | 1990-02-14 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-03-19 JP JP6156786A patent/JPS62219542A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244753A (ja) * | 1988-08-05 | 1990-02-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0583184B2 (ja) * | 1988-08-05 | 1993-11-25 | Tokyo Shibaura Electric Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284799A (en) | Method of making a metal plug | |
| JPH0514417B2 (ja) | ||
| JPH0563940B2 (ja) | ||
| JPH069200B2 (ja) | 金属配線の形成方法 | |
| JPS62219542A (ja) | 半導体装置の製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| EP0543254B1 (en) | A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPS62130543A (ja) | 半導体装置の製造方法 | |
| JP2001028393A (ja) | 半導体装置及びその製造方法 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JP3533022B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02281622A (ja) | 半導体装置の製造方法 | |
| JPH09321141A (ja) | 半導体装置の製造方法 | |
| JPH0362523A (ja) | 配線形成方法 | |
| JPH0621053A (ja) | 半導体装置の製造方法 |