JPH069200B2 - 金属配線の形成方法 - Google Patents

金属配線の形成方法

Info

Publication number
JPH069200B2
JPH069200B2 JP7917087A JP7917087A JPH069200B2 JP H069200 B2 JPH069200 B2 JP H069200B2 JP 7917087 A JP7917087 A JP 7917087A JP 7917087 A JP7917087 A JP 7917087A JP H069200 B2 JPH069200 B2 JP H069200B2
Authority
JP
Japan
Prior art keywords
metal
wiring
groove
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7917087A
Other languages
English (en)
Other versions
JPS63244858A (ja
Inventor
勝弥 奥村
孝 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP7917087A priority Critical patent/JPH069200B2/ja
Publication of JPS63244858A publication Critical patent/JPS63244858A/ja
Publication of JPH069200B2 publication Critical patent/JPH069200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は金属配線の形成方法にかかり、特に高密度の半
導体装置の製造に使用されるものである。
(従来の技術) 従来、半導体装置に使用されている金属配線の例を第9
図を参照して説明する。
まず、シリコンウェーハ等の半導体基板11上に絶縁膜
としてのシリコン酸化膜12が形成され、その上にアル
ミニウム合金膜13をスパッタリング法等を用いて約1
μmの厚さで堆積させる(第9図(a))。次にフォトレ
ジスト14を堆積してパターニングし(第9図(b))、
これをマスクとして異方性プラズマエッチング等の異方
性エッチング技術によりアルミニウム合金膜13をエッ
チングすることにより、パターニングされたアルミニウ
ム配線層15を形成する(第9図(c))。続いてシリコ
ン酸化膜16を層間絶縁膜としてCVD法により全面に
堆積する(第9図(d))。
なお、多層構造とするときは、第9図(e)に示すよう
に、シリコン酸化膜16をエッチバック等の技術を用い
て平坦化した後、その所定位置に上下導通用の開口を設
け、再度アルミニウム合金膜をパターニングして第2の
アルミニウム配線17層を形成し、その上にシリコン酸
化膜18を堆積することが可能である。
このような方法により形成された金属配線において、配
線間隔が1−1.5μmと微細化してくると第10図
(a)に示すようにシリコン酸化膜16が金属配線間に
完全に充填されにくくなり、ボイド19を生じることが
ある。そしてこのようなボイド19を減少させるために
シリコン酸化膜16の形成温度を上昇させると、堆積中
にアルミニウムが成長してヒロック20となり、隣接す
るアルミニウム配線とショートを起こすことがある。
このヒロックの原因はまだ正確に究明されてはいない
が、金属の再結晶化に伴うストレスあるいは金属とシリ
コンの熱膨脹係数の差異に基づくストレスが原因と言わ
れている。
また、多層配線の場合にボイド19が障害となり、平坦
化が良好に行なえない。このようなボイドを含む絶縁膜
は通常の平坦部に堆積された膜と比較して膜質が劣り、
硬度が低く、またエッチング速度も大きい。したがって
多層配線工程中に前述したようなヒロックが発生し、隣
接配線間並びに上下配線間でショートが起りやすい。
さらに、アルミニウム膜を異方性エッチングによって配
線パターニングを行う場合にはレジストとの選択比は2
ないし3であること、および側壁に付着物が堆積するこ
と等のため、約0.2μmのパターン変換差を生ずるた
めに、1μmのラインおよびスペースを形成可能な分解
能を有するフォトリソグラフィ技術を用いてアルミニウ
ム膜をエッチングした場合、アルミニウム配線幅0.8
μm、スペース幅1.2μmとなって線幅が細くなると
いう現象が見られる。
(発明が解決しようとする問題点) このように従来の金属配線の形成方法においては、微細
構造の場合、隣接配線間でショートが発生しやすいとい
う問題がある。また、従来の金属配線の形成方法におい
ては配線幅の減少からエレクトロマイグレーションやサ
ーマルマイグレーションなどに対する耐性劣化が問題と
なっている。
本発明はこのような問題を解決するためになされたもの
で、隣接配線間でのショートを生じにくく、マイグレー
ションに対する耐性が大きく、かつ多層配線にも適した
金属配線の形成方法を提供することを目的とする。
〔発明の構成〕
(問題点を解決するための手段) 本発明にかかる金属配線の形成方法によれば、半導体基
板上に堆積された絶縁膜に予定された配線部に相当する
溝を形成する工程と、全面に金属層を形成し、溝内に金
属を充填させる工程と、溝部以外の金属を除去して溝内
に配線金属を残存させる工程と、全体に絶縁膜を形成す
る工程とを備えたことを特徴としている。
(作用) 本発明の方法では予め形成された溝に配線金属が充填さ
れるので、配線幅を広げることができる他、配線間には
良質な絶縁膜が介在するため、ヒロックによるショート
が発生しにくくなるとともにスペース幅を狭く、配線幅
を広く形成することが可能となる。
(実施例) 以下、本発明にかかる金属配線の形成方法を図面を参照
して詳細に説明する。
第1図は本発明の方法を示す工程別素子断面図である。
まずシリコンウェーハなどの半導体基板21上に絶縁膜
22をCVD法等で堆積し、その上にPSG膜23を約
450℃で常圧CVD法により約1μmの厚さで堆積す
る(第1図(a)。
次にPSG膜23を配線パターンに対応して約1μmの
深さでエッチングして溝25を形成する(第1図
(b))。このとき、残存部分24は将来配線間のスペー
シングをなす部分となる。
続いて全面にA1・Si(1%)・Cu(0.5%)の
合金膜26をマグネトロンスパッタリング法を用いて基
板温度約520℃、堆積速度150Å/秒の条件で約8
000Åの厚さに堆積させる(第1図(c))。この段階
では基板温度が高温であり、堆積速度が大きいためにア
ルミニウム合金膜が半溶融状態で堆積され、溝の中は完
全に充填されることになる。
つぎに溝の外部に堆積されている合金膜26を化学エッ
チング等により除去し、溝25の中のみに残存した配線
27を形成する(第1図(d))。さらにこの上に層間絶
縁膜28をプラズマCVD法を用い、350〜380℃
の条件で約1.4μmの厚さに堆積させる(第1図
(e))。なお、多層配線を形成しないときは層間絶縁膜
28の代わりにパッシベーション膜とすれば良い。
続いて第2層の金属配線のための第2の溝30を約1μ
mの深さで層間絶縁膜28の表面に形成する(第1図
(f))。
続いてパターニングされたレジスト31を用いて層間接
続のための接続孔32をエッチングにより形成し(第1
図(g))、レジストを除去した後に第2のアルミニウム
合金膜を前述したのと同様に基板温度約520℃、堆積
速度150Å/秒の条件で約8000Åの厚さに堆積さ
せ、第2の溝部以外の部分に堆積されたアルミニウム合
金膜をエッチング除去することによって第2の配線33
を得る(第1図(h))。
なお、溝が広いときには第2図(b)に示すように溝の中
央部で配線金属35がくぼむ現象が見られるので、第2
図(a)に示すように1ないし2μmの幅の複数の溝に分
割して配線金属34を形成するようにすることが望まし
い。
第3図は溝が広い場合の配線金属形成の別の方法を示す
工程別断面図である。まず第3図(a)に示すように広
い溝部にアルミニウム合金膜(26)を高温で堆積した
後に全面にレジスト膜(36)を塗布する。この時レジ
スト膜は広い溝部にもほぼ平坦に塗布できる。しかる後
に該レジストを現像液でエッチバックし、該広い溝部に
のみにレジスト(37)を残存させる(第3図(b))。
次に化学エッチング等により溝の外部に堆積している合
金膜を除去すると溝内部の金属層38はほぼ平坦となる
(第3図(c))。この後、該残存レジストを除去すると
広い溝部に形成された配線金属38を得ることができ
る。
また、このような配線金属を堆積させる際には、堆積を
行う基板に直流または交流のバイアスを印加してスパッ
タリングを行うバイアススパッタリングを採用すること
によって角度依存性を与え効率的に溝内を埋めることが
できるので、基板の加熱温度を低下させることができ
る。
第4図はボンディングパッドの形成の様子を示す工程別
断面図であって、第1図と同様の手順によって絶縁膜5
4中に埋め込まれてその上にパッシベーシヨン膜52が
形成されたアルミニウム膜51を露出させるため、パッ
シベーション膜52の上にレジスト53を所望の形状に
パターニングし(第4図(a))、これをマスクとしてパ
ッシベーション膜52と絶縁膜54を5000Åエッチ
ングする。これにより第4図(b)を示すようにアルミニ
ウム膜が突出するのでこれをボンディングパッドとして
使用することができる。
なお、上述した埋め込まれた金属配線層の形成にはトリ
イソブチルアルミニウム(TIBA)を用いてMOCV
D法によりアルミニウムを堆積させるような有機金属を
使用した方法を用いてもよい。
第5図は金属配線層の埋め込み方法の他の例を示す工程
別断面図であって、まず第5図(a)に示すように従来方
法で膜堆積を行えば溝には完全には埋め込まれないよう
にアルミニウム膜56が堆積する。次にこれに電子ビー
ムあるいは赤外線を照射して溶融させると溝の中に流れ
込んで溝が完全に埋められた金属配線層57が得られる
(第5図(b))。
以上の実施例では配線用の金属としてアルミニウムを用
いているが、これに限ることなく他の金属を使用するこ
とができる。
第6図はこのような例としてタングステンを用いた実施
例を示す工程別素子断面図である。これによれば、まず
絶縁膜表面に溝71を形成した後、ポリシリコン膜72
をLPCVD法により約1000Åの厚さで堆積させる
(第6図(a))。次にエッチバックを行って溝内部のみ
にポリシリコン膜72を残すようにし(第6図(b))、
続いて選択CVD法により溝内部にのみタングステンを
堆積させることによりタングステンの配線層73を形成
する。この時ポリシリコン膜以外に、窒化チタン(Ti
N)などの金属膜でも同様に配線層形成を行うことが可
能である。
また、コンタクトホールの場合には以上説明した方法を
用いることも可能であるが、他の方法を採用することが
できる。
第7図はコンタクトホールへの金属の埋め込みの一実施
例を示す工程別素子断面図である。この実施例ではシリ
コン基板81の表面に形成されたNまたPの不純物
拡散領域82に対してコンタクトを取るものとし、不純
物拡散領域82の上に形成されているBPSG等の絶縁
膜83およびシリコン酸化膜84に開口を設けるものと
する。
まず、所望のアルミニウム配線パターンに対応する溝9
1をシリコン酸化膜84に形成し、その上にレジスト8
5を塗布し、第7図(b)に示すような拡散領域82内に
位置するような開口部87が得られるようにレジスト8
5をパターニングする。このパターニングされたレジス
ト85をマスクとして異方性エッチングにより絶縁膜8
3および84をエッチングすると拡散領域82に開口8
7が形成されるとともに側壁部にテーパを有するコンタ
クトホール86が形成される(第7図(c))。
次にレジストを除去し、続いてチタンおよび窒化チタン
(TiN)からなるバリアメタル層89を全面に堆積
し、さらに配線材料としてのアルミニウムを基板温度4
50いし550℃の条件でスパッタリング法により堆積
することにより、コンタクトホール内にアルミニウム9
0が充填される。最後にシリコン酸化膜84の表面が露
出するように全面をエッチングすると第7図(d)に示す
ようなコンタクトホールへの金属埋め込み構造が得られ
る。
第8図はコンタクトを取る構造の他の実施例を示す工程
別素子断面図であって、第7図に示したのと同様な方法
で絶縁膜83に設けられたコンタクトホール内に底面お
よび側壁にバリアメタル層101とその中にアルミニウ
ムまたはタングステンの金属層102を形成する(第8
図(a))。
次に、この構造の上にシリコン酸化膜104を堆積さ
せ、前述した方法で金属層102に対応した位置および
配線パターンで溝を形成し、そこにアルミニウム膜10
3を充填する(第8図(b))。
このような方法で得られる接続構造は第8図(c)に示さ
れるようにコンタクトホール内の金属層102と配線金
属103とが多少パターンずれを生じていても接続に問
題を生じないので、高密度の半導体装置に適している。
〔発明の効果〕 以上のとおり、本発明にかかる金属配線の形成方法によ
れば、絶縁膜に形成された溝に金属を埋め込むようにし
て金属配線を形成しているので、隣接配線間に良質な絶
縁膜が存在することになり、ヒロックが発生してもショ
ートを起こしにくい。
また、金属配線を形成する際、溝幅をサイドエッチング
により広げることが可能となるため、金属配線の幅を増
加させてマイグレーションを減少させることができる。
さらに、多層配線の場合、第1層配線の上面が平坦にな
っていること、および特に第1層配線が複数の配線に分
割されているときヒロックの発生が少ないこと等から上
層の配線層をきわめて安定かつ信頼性高く形成すること
ができる。
【図面の簡単な説明】 第1図は本発明にかかる金属配線の形成方法の一実施例
を示す工程別素子断面図、第2図は広幅の配線を形成す
る様子を示す素子断面図、第3図は広幅の配線を形成す
る他の方法の工程別素子断面図、第4図はボンデイング
パッドを形成する様子を示す工程別素子断面図、第5図
は金属の溝内への埋め込みを示す工程別素子断面図、第
6図は金属の溝内への埋め込みの他の方法を示す工程別
素子断面図、第7図および第8図はコンタクトの形成を
示す工程別素子断面図、第9図は従来の金属配線の形成
方法を示す工程別素子断面図、第10図は従来の金属配
線の問題点を示す説明図である。 11,21,81……半導体基板、12,22,24,
34……絶縁膜、15,26,33,38,51,5
6,57,73,90,103……アルミニウム膜。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に堆積された絶縁膜に予定さ
    れた配線部に相当する溝を形成する工程と、 充填用金属が半溶融状態になるような温度で全面に金属
    層を形成して前記溝内に前記金属を充填させる工程と、 前記溝以外の前記金属を除去して前記溝内に配線金属を
    残存させる工程と、 全体に絶縁膜を形成する工程とを備えた金属配線の形成
    方法。
  2. 【請求項2】前記金属がアルミニウムあるいはアルミニ
    ウム合金であることを特徴とする特許請求の範囲第1項
    記載の金属配線の形成方法。
  3. 【請求項3】金属層の形成がスパッタリングにより行わ
    れることを特徴とする特許請求の範囲第1項又は第2項
    記載の金属配線の形成方法。
JP7917087A 1987-03-31 1987-03-31 金属配線の形成方法 Expired - Fee Related JPH069200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7917087A JPH069200B2 (ja) 1987-03-31 1987-03-31 金属配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7917087A JPH069200B2 (ja) 1987-03-31 1987-03-31 金属配線の形成方法

Publications (2)

Publication Number Publication Date
JPS63244858A JPS63244858A (ja) 1988-10-12
JPH069200B2 true JPH069200B2 (ja) 1994-02-02

Family

ID=13682498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7917087A Expired - Fee Related JPH069200B2 (ja) 1987-03-31 1987-03-31 金属配線の形成方法

Country Status (1)

Country Link
JP (1) JPH069200B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738682B2 (ja) * 1987-04-28 1998-04-08 松下電器産業株式会社 配線形成方法
JP2779186B2 (ja) * 1988-11-22 1998-07-23 株式会社日立製作所 半導体装置の製造方法
JP2522373B2 (ja) * 1988-12-23 1996-08-07 日本電気株式会社 半導体基板の製造方法
JP2892421B2 (ja) * 1990-02-27 1999-05-17 沖電気工業株式会社 半導体素子の製造方法
JPH05267475A (ja) * 1992-03-18 1993-10-15 Yamaha Corp 配線形成法
JP3104409B2 (ja) * 1992-06-25 2000-10-30 日本電気株式会社 半導体装置の製造方法
DE4447597B4 (de) * 1993-01-05 2004-09-30 Kabushiki Kaisha Toshiba, Kawasaki Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsschicht
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
JP2972484B2 (ja) * 1993-05-10 1999-11-08 日本電気株式会社 半導体装置の製造方法
US5854515A (en) * 1996-07-23 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area
US5847462A (en) * 1996-11-14 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer
KR100350056B1 (ko) * 2000-03-09 2002-08-24 삼성전자 주식회사 다마신 게이트 공정에서 자기정렬콘택패드 형성 방법
US6531384B1 (en) * 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
KR100859380B1 (ko) * 2006-12-13 2008-09-22 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
JPS63244858A (ja) 1988-10-12

Similar Documents

Publication Publication Date Title
US4917759A (en) Method for forming self-aligned vias in multi-level metal integrated circuits
JP3955644B2 (ja) 半導体接続構成体及び方法
US5284799A (en) Method of making a metal plug
US5296092A (en) Planarization method for a semiconductor substrate
US5434451A (en) Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines
US6051880A (en) Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device
JPH069200B2 (ja) 金属配線の形成方法
JP3382357B2 (ja) 配線形成方法
US5229325A (en) Method for forming metal wirings of semiconductor device
JP3391933B2 (ja) 半導体素子とその製造方法
JP2770945B2 (ja) タングステン被覆法
US5702983A (en) Method for manufacturing a semiconductor device with a metallic interconnection layer
JP2000012688A (ja) 半導体装置及びその製造方法
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JPH05299397A (ja) 金属プラグの形成方法
JP2663833B2 (ja) 半導体装置およびその製造方法
JP3407516B2 (ja) 半導体装置及びその製造方法
JPH0856024A (ja) 集積回路の製造方法
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JPH02151034A (ja) 半導体装置の製造方法
JP2983098B2 (ja) 半導体装置の製造方法
JP2000294636A (ja) 半導体装置およびその製造方法
JPS63274159A (ja) 半導体装置およびその製造方法
KR950004838B1 (ko) 반도체 장치 및 그 제조방법
JP2911171B2 (ja) 半導体素子のコンタクトプラグの形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees