JPS63274159A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS63274159A JPS63274159A JP63032013A JP3201388A JPS63274159A JP S63274159 A JPS63274159 A JP S63274159A JP 63032013 A JP63032013 A JP 63032013A JP 3201388 A JP3201388 A JP 3201388A JP S63274159 A JPS63274159 A JP S63274159A
- Authority
- JP
- Japan
- Prior art keywords
- stud
- wiring
- interconnect
- layer
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title description 8
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 27
- 230000000873 masking effect Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 75
- 239000004020 conductor Substances 0.000 description 53
- 238000000034 method Methods 0.000 description 27
- 239000000463 material Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 12
- 238000000926 separation method Methods 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JYJXGCDOQVBMQY-UHFFFAOYSA-N aluminum tungsten Chemical compound [Al].[W] JYJXGCDOQVBMQY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
この発明は単一の金属付着物で形成された多重レベルの
集積回路配線構造を有する半導体装置およびその製造方
法に関するものである。
集積回路配線構造を有する半導体装置およびその製造方
法に関するものである。
Ｂ、従来技術
半導体基板を加工し、希望する回路を形成した場合、デ
バイスには配線構造を設けなければならない。「配線構
造」と同義語の用語は、「金属被膜構造」である。第３
図は層ごとの構造を利用して配線構造を提供する第１の
従来技術の方法を示すものである。
バイスには配線構造を設けなければならない。「配線構
造」と同義語の用語は、「金属被膜構造」である。第３
図は層ごとの構造を利用して配線構造を提供する第１の
従来技術の方法を示すものである。
この手法の最初の工程を詳述すると、半導体基板１００
を処理し、半導体回路１０２および１０４を設け、次い
で絶縁層１０６を半導体基板１００の頂面に形成する。
を処理し、半導体回路１０２および１０４を設け、次い
で絶縁層１０６を半導体基板１００の頂面に形成する。
次に、絶縁層１０６をマスクし、エツチングして、配線
トレンチ１０７および１１１を設ける。これらの配線ト
レンチ１０７および１１１をそれぞれ半導体回路１０２
および１０４に対応する位置において、絶縁層１０６ま
で完全にエツチングする。次いで、配線トレンチ１０７
および１１１を、導電性材料１１０および１１４によっ
て充填する。
トレンチ１０７および１１１を設ける。これらの配線ト
レンチ１０７および１１１をそれぞれ半導体回路１０２
および１０４に対応する位置において、絶縁層１０６ま
で完全にエツチングする。次いで、配線トレンチ１０７
および１１１を、導電性材料１１０および１１４によっ
て充填する。
配線トレンチ１０７および１１１を導電性材料で充填し
たら、絶縁層１０６の表面を平坦化する。
たら、絶縁層１０６の表面を平坦化する。
希望する配線構造の他の構成を進め、連続的に絶縁層１
１８．１２４．１３０および１３６を形成する。これら
の各々をマスクし、エツチングして、配線トレンチを形
成し、次いでこれに導電性材料を充填する。
１８．１２４．１３０および１３６を形成する。これら
の各々をマスクし、エツチングして、配線トレンチを形
成し、次いでこれに導電性材料を充填する。
第３図の例には、結果として得られた２つの配線構造が
示されている。最初の構造は導電性材料の堆積１１０．
１２０．１２Ｅ３．１３２および１３８からなるもので
あって、半導体回路１０２と接続するものであり、第２
の構造は導電性材料の堆積１１４．１２２．１２８およ
び１３４からなるものであって、半導体回路１０４と接
続するものである。
示されている。最初の構造は導電性材料の堆積１１０．
１２０．１２Ｅ３．１３２および１３８からなるもので
あって、半導体回路１０２と接続するものであり、第２
の構造は導電性材料の堆積１１４．１２２．１２８およ
び１３４からなるものであって、半導体回路１０４と接
続するものである。
多重レベルの配線構造を構成する上記の手法は従来技術
、たとえばハンフリ（Ｈｕｍｐｈｒｅｙｓ ）の米国特
許第３８３８４４２号（この出願の譲受人に譲渡された
）において周知である。
、たとえばハンフリ（Ｈｕｍｐｈｒｅｙｓ ）の米国特
許第３８３８４４２号（この出願の譲受人に譲渡された
）において周知である。
第３図の例に示されている多層手法は、幾つかの点で不
利である。第１に、きわめて多くのマスキングおよび堆
積工程が生産ラインの最後となる処理段階で必要となり
、これによって生産歩留りが低下することがある。次に
、より重要なことは、結果として得られる第３図の配線
構造において、多数の金属界面が配線構造内に形成され
ることである。これらの界面は全体的な配線構造の抵抗
を高めるものである。さらに、これらの局所的な高抵抗
領域は、オーバーヒートや熱故障を引き起こしがちであ
る。
利である。第１に、きわめて多くのマスキングおよび堆
積工程が生産ラインの最後となる処理段階で必要となり
、これによって生産歩留りが低下することがある。次に
、より重要なことは、結果として得られる第３図の配線
構造において、多数の金属界面が配線構造内に形成され
ることである。これらの界面は全体的な配線構造の抵抗
を高めるものである。さらに、これらの局所的な高抵抗
領域は、オーバーヒートや熱故障を引き起こしがちであ
る。
半導体業界がきわめて高密度な半導体回路に向かうとい
う傾向の結果として、配線構造の接触抵抗が重大な関心
事となってきた。これに関し、第３図の従来手法におい
て見られる過剰な接触抵抗が、許容できないものである
ことが判明した。
う傾向の結果として、配線構造の接触抵抗が重大な関心
事となってきた。これに関し、第３図の従来手法におい
て見られる過剰な接触抵抗が、許容できないものである
ことが判明した。
第２の従来技術の手法は配線構造の金属界面および加工
工程の数を減らすものであって、第４図に示すスタッド
・ダウン手法のものである。第４図において、第３図の
ものと同じ部分は同じ参照番号で示しである。
工程の数を減らすものであって、第４図に示すスタッド
・ダウン手法のものである。第４図において、第３図の
ものと同じ部分は同じ参照番号で示しである。
第４図の場合、半導体基板１００を加工し、半導体回路
１０２および１０４を形成する。配線構造を形成する加
工工程を詳細に述べると、絶縁層２００が半導体基板１
００の頂面に形成される。
１０２および１０４を形成する。配線構造を形成する加
工工程を詳細に述べると、絶縁層２００が半導体基板１
００の頂面に形成される。
絶縁層２００を第１のマスクによってマスクし、次いで
部分的にエツチングして、配線トラフ２０２および２０
４を形成する。次に、第２のマスクを施し、絶縁層をさ
らにエツチングしてスタッド・ダウン・バイア２０６お
よび２０８を形成する。
部分的にエツチングして、配線トラフ２０２および２０
４を形成する。次に、第２のマスクを施し、絶縁層をさ
らにエツチングしてスタッド・ダウン・バイア２０６お
よび２０８を形成する。
これらのバイアはそれぞれ配線トラフ２０２および２０
４の底部から下方へ延びている。
４の底部から下方へ延びている。
スタッド・ダウン・バイアの配線構造を形成する方法は
、当技術分野で周知のものである。たとえば、マグド他
（Ｍａｇｄｏ ｅｔ ａｌ、 ）に対して０発行され、
この出願の譲受人に譲渡された米国特許第３９０４４５
４号は、第１方向のスロットを画定するために第１のマ
スクを使用し、次いで交差方向に交差スロットを画定し
、エツチングするために第２のマスクを使用してスタッ
ド・ダウン・バイアを形成する方法を開示している。ス
タッド・ダウン・バイアはエツチングされた２つのスロ
ットの交点に形成される。スタッド・ダウン・パイアの
手法の他のものが、ナイト（Ｋｎｉｇｈｔ）に対して発
行された米国特許第４４５１８９３号に記載されている
。
、当技術分野で周知のものである。たとえば、マグド他
（Ｍａｇｄｏ ｅｔ ａｌ、 ）に対して０発行され、
この出願の譲受人に譲渡された米国特許第３９０４４５
４号は、第１方向のスロットを画定するために第１のマ
スクを使用し、次いで交差方向に交差スロットを画定し
、エツチングするために第２のマスクを使用してスタッ
ド・ダウン・バイアを形成する方法を開示している。ス
タッド・ダウン・バイアはエツチングされた２つのスロ
ットの交点に形成される。スタッド・ダウン・パイアの
手法の他のものが、ナイト（Ｋｎｉｇｈｔ）に対して発
行された米国特許第４４５１８９３号に記載されている
。
いったん形成されると、配線トラフ２０２および２０４
ならびにスタッド・ダウン・バイア２０６および２０８
は、導電性材料で充填される。次いで、絶縁層２００の
全表面が平坦化される。
ならびにスタッド・ダウン・バイア２０６および２０８
は、導電性材料で充填される。次いで、絶縁層２００の
全表面が平坦化される。
希望する配線構造の次の部分を形成するために、配線ト
ラフ２１６および２１８ならびにこれらに対応するスタ
ッド・ダウン・バイア２２０および２２２が絶縁層２１
４中にエツチングされる。エツチングが行なわれると、
配線トラフ２１６および２１８、ならびにスタッド・ダ
ウン・バイア２２０および２２２のそれぞれが、導電性
材料２２４および２２６で充填される。配線構造は絶縁
層２２８にトレンチ２３２を形成し、トレンチを導電性
材料２３０によって充填することによって完成する。
ラフ２１６および２１８ならびにこれらに対応するスタ
ッド・ダウン・バイア２２０および２２２が絶縁層２１
４中にエツチングされる。エツチングが行なわれると、
配線トラフ２１６および２１８、ならびにスタッド・ダ
ウン・バイア２２０および２２２のそれぞれが、導電性
材料２２４および２２６で充填される。配線構造は絶縁
層２２８にトレンチ２３２を形成し、トレンチを導電性
材料２３０によって充填することによって完成する。
第３図と第４図の配線構造を比較する場合、第４図の導
電性材料の２つの堆積が、第３図の導電性材料の４つの
堆積を置換したものであることに留意されたい。それ故
、第４図のスタッド・ダウン手法は、金属界面の数が５
０％削減され、かつ得られる配線構造の加工工程の数も
削減されるという点で、第３図の手法よりも有利なもの
である。
電性材料の２つの堆積が、第３図の導電性材料の４つの
堆積を置換したものであることに留意されたい。それ故
、第４図のスタッド・ダウン手法は、金属界面の数が５
０％削減され、かつ得られる配線構造の加工工程の数も
削減されるという点で、第３図の手法よりも有利なもの
である。
他の従来技術の手法は第４図のスタッド・ダウン手法と
きわめて類似したものであって、スタッド・アップ手法
のものである。この手法を第５図を参照して説明する。
きわめて類似したものであって、スタッド・アップ手法
のものである。この手法を第５図を参照して説明する。
第５図において、第３図と同じ要素には、同じ参照番号
が与えられている。
が与えられている。
希望する配線構造を形成するには、第３図に関して説明
したのと同様に、バイア１０７および１１１を絶縁層１
０６に形成し、充填する。次いで、導電性材料（すなわ
ち、通常は金属）の層を絶縁層１０６の頂面に形成し、
エツチングして、配線部材３００および３０２をもたら
す。詳細にいえば、導電性層をエツチングして、配線部
材３００が同じ導電性層から形成されたスタッド・アッ
プ３０６、ならびに相互接続部３０４で構成されるよう
にする。同様に、配線部材３０２は同じ導電性層から形
成されたスタッド・アップ３１０、ならびに相互接続部
３０８で構成される。
したのと同様に、バイア１０７および１１１を絶縁層１
０６に形成し、充填する。次いで、導電性材料（すなわ
ち、通常は金属）の層を絶縁層１０６の頂面に形成し、
エツチングして、配線部材３００および３０２をもたら
す。詳細にいえば、導電性層をエツチングして、配線部
材３００が同じ導電性層から形成されたスタッド・アッ
プ３０６、ならびに相互接続部３０４で構成されるよう
にする。同様に、配線部材３０２は同じ導電性層から形
成されたスタッド・アップ３１０、ならびに相互接続部
３０８で構成される。
配線部材３００および３０２が形成されたら、絶縁層３
１２を形成し、通常はスタッド・アップ構造３０６およ
び３１０の頂面と同一平面になるまで平坦化する。次い
で、導電性材料（すなわち、通常は金属）の他の層を同
様な態様で形成し、処理して、配線部材３１４および３
１６を形成する。
１２を形成し、通常はスタッド・アップ構造３０６およ
び３１０の頂面と同一平面になるまで平坦化する。次い
で、導電性材料（すなわち、通常は金属）の他の層を同
様な態様で形成し、処理して、配線部材３１４および３
１６を形成する。
配線部材３１４は同じ導電層で形成されたスタッド・ア
ップ３２０および相互接続部３１８からなっている。配
線部材３１４および３１６が形成されたら、絶縁層３２
４を形成し、通常はスタッド・アップ構造３２０の頂面
と同一平面になるまで平坦化する。スタッド・アップ構
造を構成する方法を開示している参照文献のひとつは、
上述の米国特許第４４５１８９３号である。
ップ３２０および相互接続部３１８からなっている。配
線部材３１４および３１６が形成されたら、絶縁層３２
４を形成し、通常はスタッド・アップ構造３２０の頂面
と同一平面になるまで平坦化する。スタッド・アップ構
造を構成する方法を開示している参照文献のひとつは、
上述の米国特許第４４５１８９３号である。
従来技術のスタッド・ダウン手法と同様に、第５図のス
タッド・アップ手法は、加工工程の数および配線構造の
金属界面の数が少なくなるという点で、第３図の従来技
術の手法よりも有利なものである。
タッド・アップ手法は、加工工程の数および配線構造の
金属界面の数が少なくなるという点で、第３図の従来技
術の手法よりも有利なものである。
第４図のスタッド・ダウン手法および第５図のスタッド
・アップ手法は両方とも上記の点で有利なものであるが
、若干の接触抵抗が、得られる配線構造全体にわたって
残っている。たとえば、第４図の導電性材料２３０と２
２４．２２４と２１０．２２θと２１２の間の界面はす
べて、接触抵抗の増加に寄与するものである。同様に、
配線部材３１４と３００．３００と１１０，３１６と３
０２、ならびに３０２と１１４の間の界面も、接触抵抗
を増大させる。
・アップ手法は両方とも上記の点で有利なものであるが
、若干の接触抵抗が、得られる配線構造全体にわたって
残っている。たとえば、第４図の導電性材料２３０と２
２４．２２４と２１０．２２θと２１２の間の界面はす
べて、接触抵抗の増加に寄与するものである。同様に、
配線部材３１４と３００．３００と１１０，３１６と３
０２、ならびに３０２と１１４の間の界面も、接触抵抗
を増大させる。
第４図および第５図のスタッド・ダウンおよびスタッド
・アップの手法は改善を示すものではあるが、これらの
接触抵抗が高密度でコンパクトな集積回路の製造および
作動に許容できないものであることが判明している。そ
れ故、接触抵抗をほとんど、あるいはまったく持たない
配線構造を作り上げる手法が必要となっている。
・アップの手法は改善を示すものではあるが、これらの
接触抵抗が高密度でコンパクトな集積回路の製造および
作動に許容できないものであることが判明している。そ
れ故、接触抵抗をほとんど、あるいはまったく持たない
配線構造を作り上げる手法が必要となっている。
接触抵抗の問題の他に、用途の広い製造方法を提供し、
これによって厚い線と薄い線を有する配線構造を製造で
きるようにすることにも、従来技術は不十分なものであ
る。厚い線の配線構造は面積抵抗を下げる必要がある場
合に重要であり、薄い線の配線構造は低キャパシタンス
の線が必要な場合に重要である。したがって、厚い線お
よび薄い線の両方の配線構造を製造することを可能とす
る多様性をも有する配線構造も必要とされている。
これによって厚い線と薄い線を有する配線構造を製造で
きるようにすることにも、従来技術は不十分なものであ
る。厚い線の配線構造は面積抵抗を下げる必要がある場
合に重要であり、薄い線の配線構造は低キャパシタンス
の線が必要な場合に重要である。したがって、厚い線お
よび薄い線の両方の配線構造を製造することを可能とす
る多様性をも有する配線構造も必要とされている。
Ｃ６発明が解決しようとする問題点
この発明は上述の必要性を溝たす、独特な配線構造およ
び加工手法を提供するものである。
び加工手法を提供するものである。
したがって、この発明の重要な目的は、内部金属界面を
育していない独特な金属被膜構造を存する半導体装置を
提供することである。
育していない独特な金属被膜構造を存する半導体装置を
提供することである。
この発明の他の目的は、内部金属界面を有していない金
属被膜構造を有する半導体装置を形成する方法を提供す
ることである。
属被膜構造を有する半導体装置を形成する方法を提供す
ることである。
この発明のさらに他の目的は、単一の金属層で形成され
た多重レベルの金属被膜構造を提供することである。
た多重レベルの金属被膜構造を提供することである。
付加的な目的は、単一の金属層で形成された多重レベル
の金属被膜構造を形成する方法を提供することである。
の金属被膜構造を形成する方法を提供することである。
この発明の他の目的は、低抵抗線となる厚い配線構造、
および低キヤパシタンス線となる薄い配線構造を存する
金属被膜構造を提供することである。
および低キヤパシタンス線となる薄い配線構造を存する
金属被膜構造を提供することである。
この発明のさらに他の目的は、低抵抗線となる厚い配線
構造、および低キヤパシタンス線となる薄い配線構造を
有する多重レベルの金属被膜構造を形成する方法を提供
することである。
構造、および低キヤパシタンス線となる薄い配線構造を
有する多重レベルの金属被膜構造を形成する方法を提供
することである。
他の目的は、従来技術で必要なものよりも加工工程が少
ない、金属被膜構造を形成する方法を提供することであ
る。
ない、金属被膜構造を形成する方法を提供することであ
る。
Ｄ０問題点を解決するための手段
したがって、この発明は少なくともひとつのスタッド・
ダウンと、複数本の相互接続線と、前記複数本の相互接
続線の少なくとも１本が第１の厚さを有しており、かつ
前記複数本の相互接続線の少なくとも他の１本が前記の
第１の厚さよりも厚い第２の厚さを有することと、少な
くともひとつのスタッド・アップとからなり、前記スタ
ッド・ダウン、前記の複数本の相互接続線、および前記
スタッド・アップとが単一の金属層から形成されている
配線構造を有する半導体装置に関するものである。
ダウンと、複数本の相互接続線と、前記複数本の相互接
続線の少なくとも１本が第１の厚さを有しており、かつ
前記複数本の相互接続線の少なくとも他の１本が前記の
第１の厚さよりも厚い第２の厚さを有することと、少な
くともひとつのスタッド・アップとからなり、前記スタ
ッド・ダウン、前記の複数本の相互接続線、および前記
スタッド・アップとが単一の金属層から形成されている
配線構造を有する半導体装置に関するものである。
８０作用
まず、この発明が単一層の導電性材料から多重レベルの
配線構造を製造することを容易とするものであるから、
内部金属界面が排除される。この発明は同一の導電性材
料層からのスタッド・ダウン、スタッド・アップならび
に厚い線および薄い線の配線構造の製造を容易とするに
あたっての、多様性ももたらす。結果として、スタッド
・ダウン構造およびスタッド・アップ構造によって表わ
される外部接続構造と、厚い線および薄い線の配線構造
のそれぞれによって表わされる低抵抗線および低キヤパ
シタンス線とを有する多重レベル配線構造を製造する能
力が与えられる。最後に、この発明は従来技術の加工工
程に比較して、配線構造を加工する工程が少ないという
点で有利である。
配線構造を製造することを容易とするものであるから、
内部金属界面が排除される。この発明は同一の導電性材
料層からのスタッド・ダウン、スタッド・アップならび
に厚い線および薄い線の配線構造の製造を容易とするに
あたっての、多様性ももたらす。結果として、スタッド
・ダウン構造およびスタッド・アップ構造によって表わ
される外部接続構造と、厚い線および薄い線の配線構造
のそれぞれによって表わされる低抵抗線および低キヤパ
シタンス線とを有する多重レベル配線構造を製造する能
力が与えられる。最後に、この発明は従来技術の加工工
程に比較して、配線構造を加工する工程が少ないという
点で有利である。
Ｆ、実施例
まず理解しなければならないのは、図示の高さ、幅およ
び厚さが例示および明確化のみを目的としたものであっ
て、実際のあるいは相対的な寸法を表わすことを目的と
したものではない、すなわち寸法のなかには図面の明確
さを改善するために誇張されているものもあることであ
る。
び厚さが例示および明確化のみを目的としたものであっ
て、実際のあるいは相対的な寸法を表わすことを目的と
したものではない、すなわち寸法のなかには図面の明確
さを改善するために誇張されているものもあることであ
る。
第１Ａ図はこの発明の配線構造手法の最初の加工工程を
示すものである。半導体基板４００の内部には、半導体
回路領域４０２および４０４を形成する。次いで、バリ
ヤ層４０５を半導体基板の頂面上に形成する。バリヤ層
４０６の目的は以降の高温加工工程中に、望ましくない
イオンが半導体基板中に拡散し、これを汚染することを
防止することである。この場合、十分な厚さを堆積させ
、必要な保護を与えられるかぎり、保護特性を有する任
意の材料を使用することができる。好ましい実施例にお
いて、バリヤ層４０５はチッ化シリコンで構成されてお
り、数百オングストロームの厚さまで堆積される。
示すものである。半導体基板４００の内部には、半導体
回路領域４０２および４０４を形成する。次いで、バリ
ヤ層４０５を半導体基板の頂面上に形成する。バリヤ層
４０６の目的は以降の高温加工工程中に、望ましくない
イオンが半導体基板中に拡散し、これを汚染することを
防止することである。この場合、十分な厚さを堆積させ
、必要な保護を与えられるかぎり、保護特性を有する任
意の材料を使用することができる。好ましい実施例にお
いて、バリヤ層４０５はチッ化シリコンで構成されてお
り、数百オングストロームの厚さまで堆積される。
次いで、絶縁層４０θを半導体基板４００の頂面に形成
する。この絶縁層４０６は任意の絶縁材料、たとえば二
酸化シリコンによって構成できる。
する。この絶縁層４０６は任意の絶縁材料、たとえば二
酸化シリコンによって構成できる。
好ましい実施例において、この二酸化シリコン層はホウ
素またはリンによって軽くドープされているが、これは
あとで高温処理工程を使用して、絶縁層４０Ｂの平坦度
を改善することを容易とするものである。たとえば、こ
の層の典型的な厚さは、数百オングストロームである。
素またはリンによって軽くドープされているが、これは
あとで高温処理工程を使用して、絶縁層４０Ｂの平坦度
を改善することを容易とするものである。たとえば、こ
の層の典型的な厚さは、数百オングストロームである。
平坦度を改善する他の方法は、機械的な研磨法である。
平坦化されたら、絶縁層４０６をマスクし、エツチング
して、配線トラフ４０８．４１０および４１２を形成す
る。周知の任意の半導体エツチング法を使用することが
できる。たとえば、好ましい処理の実施例はフッ化ガス
によるＲＩＥエツチングを使用する。次いで、絶縁層４
０６を再度マスクし、エツチングして、配線トラフ４０
８および４１２のそれぞれにスタッド・ダウン・バイア
４１４および４１６を形成する。第３図に関して上述し
たように、マスキングおよびエツチングを行なって、配
線トラフの下部にスタッド・ダウン・バイアを形成する
手法は当技術分野において周知のものである。以下の説
明から明らかになるように、スタッド・ダウン・バイア
４１４および４１６は半導体拡散領域４０２および４０
４のそれぞれとの配線構造の接続を容易とするのに役立
つ。
して、配線トラフ４０８．４１０および４１２を形成す
る。周知の任意の半導体エツチング法を使用することが
できる。たとえば、好ましい処理の実施例はフッ化ガス
によるＲＩＥエツチングを使用する。次いで、絶縁層４
０６を再度マスクし、エツチングして、配線トラフ４０
８および４１２のそれぞれにスタッド・ダウン・バイア
４１４および４１６を形成する。第３図に関して上述し
たように、マスキングおよびエツチングを行なって、配
線トラフの下部にスタッド・ダウン・バイアを形成する
手法は当技術分野において周知のものである。以下の説
明から明らかになるように、スタッド・ダウン・バイア
４１４および４１６は半導体拡散領域４０２および４０
４のそれぞれとの配線構造の接続を容易とするのに役立
つ。
配線トラフ４０８．４１０および４１２、ならびにスタ
ッド・ダウン・バイア４１４および４１６が形成された
ら、導電性材料を絶縁層４０６の頂面に堆積させ、スタ
ッド・ダウン・バイア４１４および４１６ならびに配線
トラフ４０８．４１０および４１２を充填し、かつ絶縁
層４０６の頂面に導電性材料の層４２０を形成する。任
意の導電性材料を使用することができる。しかしながら
、好ましい材料は金属である。好ましい金属としてはア
ルミニウム・タングステンおよびタングステン合金があ
る。導電性材料層を堆積させるには、任意の周知の付着
法、たとえば化学蒸着（ＣＶＤ）、蒸着およびスパッタ
リングを使用することができる。アルミニウムの化学蒸
着が好ましいが、これほこの組合せが配線トラフおよび
スタッド・ダウン・バイアを充填する際に最良の結果を
もたらすからである。また、導電性材料を偏りなく堆積
させ、層４２０の平坦度を維持しなければならない。そ
の結果を第１Ｂ図に示す。
ッド・ダウン・バイア４１４および４１６が形成された
ら、導電性材料を絶縁層４０６の頂面に堆積させ、スタ
ッド・ダウン・バイア４１４および４１６ならびに配線
トラフ４０８．４１０および４１２を充填し、かつ絶縁
層４０６の頂面に導電性材料の層４２０を形成する。任
意の導電性材料を使用することができる。しかしながら
、好ましい材料は金属である。好ましい金属としてはア
ルミニウム・タングステンおよびタングステン合金があ
る。導電性材料層を堆積させるには、任意の周知の付着
法、たとえば化学蒸着（ＣＶＤ）、蒸着およびスパッタ
リングを使用することができる。アルミニウムの化学蒸
着が好ましいが、これほこの組合せが配線トラフおよび
スタッド・ダウン・バイアを充填する際に最良の結果を
もたらすからである。また、導電性材料を偏りなく堆積
させ、層４２０の平坦度を維持しなければならない。そ
の結果を第１Ｂ図に示す。
導電性材料層４２０の厚さに関しては、以下の説明から
、層が希望する配線構造を製造するのに十分な厚さのも
のでなければならないことが明らかとなろう。この厚さ
は多数の要因、たとえば必要な配線レベルの数、使用す
る導電性材料の抵抗率、配線構造の抵抗性および容量性
の制約、および実装上の制約によって左右される。実験
を行なって、必要な厚さを正確に決定することができる
。
、層が希望する配線構造を製造するのに十分な厚さのも
のでなければならないことが明らかとなろう。この厚さ
は多数の要因、たとえば必要な配線レベルの数、使用す
る導電性材料の抵抗率、配線構造の抵抗性および容量性
の制約、および実装上の制約によって左右される。実験
を行なって、必要な厚さを正確に決定することができる
。
ひとつの例において、導電性材料層は１５０００オング
ストロームの厚さまで堆積された。
ストロームの厚さまで堆積された。
スタッド・ダウン・バイア４１４および４１６、配線ト
ラフ４０８．４１０および４１２を充填する材料、なら
びに導電性材料層４２０は、単一の均質な導電性材料で
形成されるが、これはこれらが導電性材料の単一の堆積
の際に形成されるからである。それ故、導電性材料層４
２０は内部金属界面を有していない層を表わしている。
ラフ４０８．４１０および４１２を充填する材料、なら
びに導電性材料層４２０は、単一の均質な導電性材料で
形成されるが、これはこれらが導電性材料の単一の堆積
の際に形成されるからである。それ故、導電性材料層４
２０は内部金属界面を有していない層を表わしている。
十分な堆積を行なって、導電性材料層を希望する厚さに
したら、マスク材料４２２を導電性材料層４２０の頂部
表面に施す。次いで、第ルジスト・マスク（図示せず）
を施し、露出を行なって、希望する配線構造上にスタッ
ド・アップ構造を形成すべき領域に、マスク材料４２２
が残るようにする。次いで、導電性材料層４２０をエツ
チングし、第１Ｃ図に示すように、スタッド・アップ構
造４２４．４２Ｂ、４２８．４３０および４３２を設け
る。導電性材料層４２０のこのエツチングおよび以降の
エツチングにおいて、周知の半導体エツチング法のいず
れをも使用することができる。
したら、マスク材料４２２を導電性材料層４２０の頂部
表面に施す。次いで、第ルジスト・マスク（図示せず）
を施し、露出を行なって、希望する配線構造上にスタッ
ド・アップ構造を形成すべき領域に、マスク材料４２２
が残るようにする。次いで、導電性材料層４２０をエツ
チングし、第１Ｃ図に示すように、スタッド・アップ構
造４２４．４２Ｂ、４２８．４３０および４３２を設け
る。導電性材料層４２０のこのエツチングおよび以降の
エツチングにおいて、周知の半導体エツチング法のいず
れをも使用することができる。
好ましい実施例においては、反応性イオン・エツチング
が使用された。導電性材料層４２０をエツチングする場
所が、厚いところだけであることに留意されたい。
が使用された。導電性材料層４２０をエツチングする場
所が、厚いところだけであることに留意されたい。
スタッド・アップ構造４２４．４２６．４２８．４３０
および４３２をエツチング処理によって画定したら、第
２マスク層４２３を形成し、希望する配線構造を画定す
る。この工程において、スタッド・アップ構造に対して
レジスト部分を与えるために使用された以前のマスク材
料４２２を除去してもかまわないし、あるいは第２マス
ク層４２３を第１マスク層４２２上に形成してもかまわ
ないことに留意されたい。エツチング処理をさらに行な
って、希望する配線構造を形成したら、好ましい実施例
においては第１マスク材料４２２を維持し、希望するス
タッド・アップ構造の頂面にマスク材料を再形成するこ
とによる整合の問題を回避する。それ故、第２マスク材
料４２３を第１Ｃ図に示す第１マスク材料４２２の残余
部分上に形成する。
および４３２をエツチング処理によって画定したら、第
２マスク層４２３を形成し、希望する配線構造を画定す
る。この工程において、スタッド・アップ構造に対して
レジスト部分を与えるために使用された以前のマスク材
料４２２を除去してもかまわないし、あるいは第２マス
ク層４２３を第１マスク層４２２上に形成してもかまわ
ないことに留意されたい。エツチング処理をさらに行な
って、希望する配線構造を形成したら、好ましい実施例
においては第１マスク材料４２２を維持し、希望するス
タッド・アップ構造の頂面にマスク材料を再形成するこ
とによる整合の問題を回避する。それ故、第２マスク材
料４２３を第１Ｃ図に示す第１マスク材料４２２の残余
部分上に形成する。
第２マスク材料４２３をマスクし、希望する配線構造を
画定したら、導電性材料層４２０の残余の厚さに第２の
エツチング処理を施す。エツチングを絶縁層４０８の頂
部レベルで停止し、スタッド・ダウン・バイアおよび配
線トラフ内にある導電性材料が残るようにする。
画定したら、導電性材料層４２０の残余の厚さに第２の
エツチング処理を施す。エツチングを絶縁層４０８の頂
部レベルで停止し、スタッド・ダウン・バイアおよび配
線トラフ内にある導電性材料が残るようにする。
結果として得られる第１Ｄ図の構造には、希望するスタ
ッド・アップ構造の頂面に残っている第１マスク材料４
２２のみが示されていることに留意されたい。第２マス
ク材料４２３もこれらの部分に形成されたが、これらの
部分はマスクされないままにされ、その後第２のエツチ
ング処理の際に除去される。これとは対照的に、配線構
造を希望する部分に残っている第２マスク材料４２３の
部分は図示されている。
ッド・アップ構造の頂面に残っている第１マスク材料４
２２のみが示されていることに留意されたい。第２マス
ク材料４２３もこれらの部分に形成されたが、これらの
部分はマスクされないままにされ、その後第２のエツチ
ング処理の際に除去される。これとは対照的に、配線構
造を希望する部分に残っている第２マスク材料４２３の
部分は図示されている。
エツチングが絶縁層４０６の頂面まで行なわれたら、第
１マスク材料４２２と第２マスク材料４２３の残余部分
を除去することも、あるいはそこに残しておくこともで
きる。好ましい実施例においては、希望するスタッド・
アップ構造の頂面のマスク材料の部分を除去し、電気接
点を形成できるようにする。
１マスク材料４２２と第２マスク材料４２３の残余部分
を除去することも、あるいはそこに残しておくこともで
きる。好ましい実施例においては、希望するスタッド・
アップ構造の頂面のマスク材料の部分を除去し、電気接
点を形成できるようにする。
上述の加工工程ののち、付加的な絶縁材料を絶縁層４０
６の頂面上に堆積させ、希望するスタッド・アップ構造
の頂面と同一レベルまで平坦化することができる。この
ことは結果として得られる配線構造に付加的な安定性お
よび完全性を与え、かつ実装された配線構造に絶縁保護
を与えるのに役立つものである。
６の頂面上に堆積させ、希望するスタッド・アップ構造
の頂面と同一レベルまで平坦化することができる。この
ことは結果として得られる配線構造に付加的な安定性お
よび完全性を与え、かつ実装された配線構造に絶縁保護
を与えるのに役立つものである。
第１Ａ図ないし第１Ｄ図の好ましい加工工程によって製
造された配線構造は、この発明の望ましい特徴を説明し
、かつこの発明の詳細な説明する例として選ばれたもの
である。上述の付加的な絶縁層の形成は、図示されてい
ない。その代わり、第１Ａ図ないし第１Ｄ図の加工工程
によって得られた配線構造の例が、絶縁層４０６から取
り除かれたものとして第２図に示されている。
造された配線構造は、この発明の望ましい特徴を説明し
、かつこの発明の詳細な説明する例として選ばれたもの
である。上述の付加的な絶縁層の形成は、図示されてい
ない。その代わり、第１Ａ図ないし第１Ｄ図の加工工程
によって得られた配線構造の例が、絶縁層４０６から取
り除かれたものとして第２図に示されている。
ここで詳細な説明を行なう。形成された配線構造の４つ
の例４５０．４５２．４５４および４５６が示されてい
る。構造の最初の例において、第１Ｄ図および第２図に
示されている配線構造はスタッド・アップ構造４２４、
スタッド・ダウン構造４６４、および厚い配線構造４４
２を存している。さらに、配線構造４５０は薄い配線構
造４６０を有している。スタッド・アップ構造４２４、
スタッド・ダウン構造４６４、厚い配線構造４４２およ
び横方向配線構造４６０を含む配線構造４５０の構造全
体が、導電性材料の同一の層から形成されていることに
留意されたい。それ故、配線構造４５０は、好ましい実
施例においては金属で形成されている、均一な導電性材
料構造である。
の例４５０．４５２．４５４および４５６が示されてい
る。構造の最初の例において、第１Ｄ図および第２図に
示されている配線構造はスタッド・アップ構造４２４、
スタッド・ダウン構造４６４、および厚い配線構造４４
２を存している。さらに、配線構造４５０は薄い配線構
造４６０を有している。スタッド・アップ構造４２４、
スタッド・ダウン構造４６４、厚い配線構造４４２およ
び横方向配線構造４６０を含む配線構造４５０の構造全
体が、導電性材料の同一の層から形成されていることに
留意されたい。それ故、配線構造４５０は、好ましい実
施例においては金属で形成されている、均一な導電性材
料構造である。
それ故、スタッド・ダウン構造４６４からスタッド・ア
ップ構造４２４への導電路がもたらされるが、これは内
部金属界面を有しておらず、したがって内部接触抵抗を
育していない。
ップ構造４２４への導電路がもたらされるが、これは内
部金属界面を有しておらず、したがって内部接触抵抗を
育していない。
スタッド・ダウン構造４６４は第１Ａ図を参照して説明
したスタッド・ダウン・バイア４１４を充填した導電性
材料によって製造される。同様に、厚い配線構造４４２
の下部は、第１Ａ図を参照して説明した配線トラフ４０
８を充填した導電性材料によって製造される。厚い配線
構造４４２の上部ならびに薄い横方向配線構造４θ０は
、第１Ｄ図を参照して説明したように、第２マスク材料
４２３による導電性材料４２０のマスキングおよびエツ
チングによって形成される。最後に、スタッド・アップ
構造４２４は、第１ｃ図を参照して説明したように、第
１マスク材料４２２による導電性材料層４２０のマスキ
ングおよびエツチングによって形成される。
したスタッド・ダウン・バイア４１４を充填した導電性
材料によって製造される。同様に、厚い配線構造４４２
の下部は、第１Ａ図を参照して説明した配線トラフ４０
８を充填した導電性材料によって製造される。厚い配線
構造４４２の上部ならびに薄い横方向配線構造４θ０は
、第１Ｄ図を参照して説明したように、第２マスク材料
４２３による導電性材料４２０のマスキングおよびエツ
チングによって形成される。最後に、スタッド・アップ
構造４２４は、第１ｃ図を参照して説明したように、第
１マスク材料４２２による導電性材料層４２０のマスキ
ングおよびエツチングによって形成される。
厚い配線構造４４２はその太さがスタッド・アップ構造
とスタッド・ダウン構造との厚さの大部分を含んでいる
という点で厚いものである。これとは対照的に、以下で
説明するように、この例の他の配線構造はこの厚さのう
ちはるかに小さい部分（たとえば、半分の厚さ）を含ん
でいるものである。厚い配線構造が他の配線構造に比較
して、その長さ方向に沿って大きな断面積を有している
場合、厚い配線構造４４２は抵抗の低い線を表わしてい
る。それ故、厚い低抵抗線を形成する方法を提供する他
に、この発明はこれらの厚い線の抵抗値を配線ピッチを
変更せずに制御する機構も提供するものである。
とスタッド・ダウン構造との厚さの大部分を含んでいる
という点で厚いものである。これとは対照的に、以下で
説明するように、この例の他の配線構造はこの厚さのう
ちはるかに小さい部分（たとえば、半分の厚さ）を含ん
でいるものである。厚い配線構造が他の配線構造に比較
して、その長さ方向に沿って大きな断面積を有している
場合、厚い配線構造４４２は抵抗の低い線を表わしてい
る。それ故、厚い低抵抗線を形成する方法を提供する他
に、この発明はこれらの厚い線の抵抗値を配線ピッチを
変更せずに制御する機構も提供するものである。
この点に関し、厚い配線構造４４２が第１Ｄ図および第
２図において、配線トラフ４０８の深さプラス導電性材
料層４２０を表わす厚さａを存するものとして示されて
いることに留意されたい。
２図において、配線トラフ４０８の深さプラス導電性材
料層４２０を表わす厚さａを存するものとして示されて
いることに留意されたい。
この厚い配線構造４４２の厚さを配線トラフ４０８の深
さを制御するか、あるいは配線トラフ４０８上に使用さ
れている導電性材料１！４２０の厚さを制御するかのい
ずれかによって容易に制御できるので、線４４２の抵抗
も制御できる。
さを制御するか、あるいは配線トラフ４０８上に使用さ
れている導電性材料１！４２０の厚さを制御するかのい
ずれかによって容易に制御できるので、線４４２の抵抗
も制御できる。
ここで、構造の第２の例を詳細に説明する。スタッド・
アップ構造４２６および４２８の両方が形成され、かつ
薄い配線構造４６２が形成されている配線構造４５２が
示されている。詳細にいえば、スタッド・アップ構造４
２６および４２８は第１Ｂ図および第１Ｃ図を参照して
説明したように、第１マスク材料４２２にしたがって導
電性材料層４２０をエツチングすることによって形成さ
れる。薄い配線構造４６２は第１Ａ図を参照して説明し
たように、配線トラフ４１０を充填した導電性材料によ
って形成される。第２配線構造４５２は、好ましい実施
例においては金属である単一の層で形成された均質な導
電性材料をも表わしている。
アップ構造４２６および４２８の両方が形成され、かつ
薄い配線構造４６２が形成されている配線構造４５２が
示されている。詳細にいえば、スタッド・アップ構造４
２６および４２８は第１Ｂ図および第１Ｃ図を参照して
説明したように、第１マスク材料４２２にしたがって導
電性材料層４２０をエツチングすることによって形成さ
れる。薄い配線構造４６２は第１Ａ図を参照して説明し
たように、配線トラフ４１０を充填した導電性材料によ
って形成される。第２配線構造４５２は、好ましい実施
例においては金属である単一の層で形成された均質な導
電性材料をも表わしている。
薄い配線構造４６２はその厚さが、スタッド・ダウン構
造とスタッド・アップ構造との間にある厚さのわずかな
部分（典型的な場合、半分の厚さ）のみを含んでいると
いう点で薄いものである。薄い配線構造４６２が第１Ｄ
図において、第１Ａ図を参照して説明したように、配線
トラフ４１０の深さに正確に対応した厚さｂを有するも
のとして示されていることに留意されたい。
造とスタッド・アップ構造との間にある厚さのわずかな
部分（典型的な場合、半分の厚さ）のみを含んでいると
いう点で薄いものである。薄い配線構造４６２が第１Ｄ
図において、第１Ａ図を参照して説明したように、配線
トラフ４１０の深さに正確に対応した厚さｂを有するも
のとして示されていることに留意されたい。
第２の配線構造４５２の配線構造の特徴は、幾つかの点
で有利なものである。まず、配線構造４５２が内部金属
界面を有していないアンダーパス配線構造であって、２
つのスタッド・アップ構造４２６および４２８の両方の
接続を可能とするものであることに留意されたい。薄い
配線構造４６２はスタッド・アップ構造４２６および４
２８の接続に役立つものであるが、配線構造４６２の下
にある絶縁層４０６の一部によって、半導体基板４００
から絶縁されている。付加的な絶縁材料が上述したよう
に絶縁層４０６の頂面上に形成されている場合には、配
線構造４８２はさらに情報のものから絶縁される。
で有利なものである。まず、配線構造４５２が内部金属
界面を有していないアンダーパス配線構造であって、２
つのスタッド・アップ構造４２６および４２８の両方の
接続を可能とするものであることに留意されたい。薄い
配線構造４６２はスタッド・アップ構造４２６および４
２８の接続に役立つものであるが、配線構造４６２の下
にある絶縁層４０６の一部によって、半導体基板４００
から絶縁されている。付加的な絶縁材料が上述したよう
に絶縁層４０６の頂面上に形成されている場合には、配
線構造４８２はさらに情報のものから絶縁される。
第２の配線構造４５２の他の利点は、容量性効果に関す
るものである。半導体デバイスにおいて、隣接する配線
構造の間にかなりの容量性効果が存在することがしばし
ばある。配線構造４５２の重要な特徴は、薄い配線構造
４６２がこの容量性効果を減らすのに役立つ線だという
ことである。配線構造４６２を厚い配線構造として構成
した場合、配線構造４５０と４５２との間にかなりの容
量性効果が生じることになるであろうが、これは配線構
造４４２および４８２がコンデンサの平行な極板として
作用するからである。「平行な極板」の面積が薄い配線
構造を使用することによって大幅に減少するので、容量
性効果も減少する。
るものである。半導体デバイスにおいて、隣接する配線
構造の間にかなりの容量性効果が存在することがしばし
ばある。配線構造４５２の重要な特徴は、薄い配線構造
４６２がこの容量性効果を減らすのに役立つ線だという
ことである。配線構造４６２を厚い配線構造として構成
した場合、配線構造４５０と４５２との間にかなりの容
量性効果が生じることになるであろうが、これは配線構
造４４２および４８２がコンデンサの平行な極板として
作用するからである。「平行な極板」の面積が薄い配線
構造を使用することによって大幅に減少するので、容量
性効果も減少する。
薄い配線構造は低キヤパシタンス線ではあるが、厚い配
線構造に比較して、その長さに沿った断面積が小さいこ
とはこれが抵抗の高い線であるということを意味する。
線構造に比較して、その長さに沿った断面積が小さいこ
とはこれが抵抗の高い線であるということを意味する。
それ故、この発明は線の抵抗の増大と引き替えに、薄い
低キャパシタンスの配線構造を構成する際に多様性を提
供するものである。
低キャパシタンスの配線構造を構成する際に多様性を提
供するものである。
ここで、構造の第３の例を詳細に説明する。配線構造４
５４は同様に、薄く、低キャパシタンスのものである。
５４は同様に、薄く、低キャパシタンスのものである。
詳細にいえば、配線構造４５４は薄い配線構造４６６お
よびスタッド・ダウン構造４６８で構成されている。ス
タッド・ダウン構造４６８は第１Ａ図および第１Ｂ図を
参照して説明した、スタッド・ダウン・バイア４１６を
充填した導電性材料で形成されている。薄い配線構造４
６６は第１Ａ図および第１Ｂ図を参照して説明したよう
に、配線トラフ４１２を充填した導電性材料で形成され
ている。第３の配線構造４５４は第２の配線構造４５２
のものと同様な細い、低キャパシタンスの構造であるが
、第３の配線構造４５４が半導体拡散領域４０４に対す
る内部回路相互接続を行なうものであることに留意され
たい。このことは第２の配線構造４５２の場合の、２つ
のスタッド・アップ構造の間の内部回路相互接続とは対
照的なものである。
よびスタッド・ダウン構造４６８で構成されている。ス
タッド・ダウン構造４６８は第１Ａ図および第１Ｂ図を
参照して説明した、スタッド・ダウン・バイア４１６を
充填した導電性材料で形成されている。薄い配線構造４
６６は第１Ａ図および第１Ｂ図を参照して説明したよう
に、配線トラフ４１２を充填した導電性材料で形成され
ている。第３の配線構造４５４は第２の配線構造４５２
のものと同様な細い、低キャパシタンスの構造であるが
、第３の配線構造４５４が半導体拡散領域４０４に対す
る内部回路相互接続を行なうものであることに留意され
たい。このことは第２の配線構造４５２の場合の、２つ
のスタッド・アップ構造の間の内部回路相互接続とは対
照的なものである。
隣接する配線構造の間の容量性効果の他に、配線構造と
半導体基板４００との間に容量性効果が生じることもあ
る。たとえば、薄い配線構造４６２および４６６は半導
体基板４００（一方のコンデンサ極板として作用する）
から、距離ｄだけ分離された他方の平行なコンデンサ極
板として作用することがある。この距離ｄは第１Ｄ図お
よび第２図に示されているものであって、薄い配線構造
４６２および４６６の下にあって、これらを半導体基板
４００から絶縁する絶縁層４０６の部分に対応している
。薄い配線構造と半導体基板４００の間の容量性効果を
減少させる方法のひとつは、分離距離ｄを増やすことで
ある。半導体基板４００からのこの分離の増加は、第４
の配線構造４５θによって達成される。
半導体基板４００との間に容量性効果が生じることもあ
る。たとえば、薄い配線構造４６２および４６６は半導
体基板４００（一方のコンデンサ極板として作用する）
から、距離ｄだけ分離された他方の平行なコンデンサ極
板として作用することがある。この距離ｄは第１Ｄ図お
よび第２図に示されているものであって、薄い配線構造
４６２および４６６の下にあって、これらを半導体基板
４００から絶縁する絶縁層４０６の部分に対応している
。薄い配線構造と半導体基板４００の間の容量性効果を
減少させる方法のひとつは、分離距離ｄを増やすことで
ある。半導体基板４００からのこの分離の増加は、第４
の配線構造４５θによって達成される。
この分離距離の増加を説明すると、第２図に付加された
鎖線４７０は、絶縁層４０６の頂面を表わすものであり
、また鎖線４７２は半導体基板４００の頂面を表わすも
のである。
鎖線４７０は、絶縁層４０６の頂面を表わすものであり
、また鎖線４７２は半導体基板４００の頂面を表わすも
のである。
第２および第３の配線構造４５２および４５４のそれぞ
れにおいて、薄い配線構造４６２および４８Ｂは配線ト
ラフ４．１０および４１２のそれぞれを充填した導電性
材料によって形成されている。
れにおいて、薄い配線構造４６２および４８Ｂは配線ト
ラフ４．１０および４１２のそれぞれを充填した導電性
材料によって形成されている。
これとは対照的に、第４の配線構造４５８の薄い配線構
造４４Ｂは絶縁層４７０の頂面上にある、導電性材料層
４２０の部分で形成されている。
造４４Ｂは絶縁層４７０の頂面上にある、導電性材料層
４２０の部分で形成されている。
図示の例において、第４の配線構造４５６は幾つかの点
で容量性効果をさらに減少させた配線構造を表わしてい
る。まず、隣接する薄い配線構造４６６および４４６の
間の容量性効果がさらに減少するのは、線が互いに関し
である角度をなしているからであって、これは同一平面
にある線４θ２および４６６と対照をなすものである。
で容量性効果をさらに減少させた配線構造を表わしてい
る。まず、隣接する薄い配線構造４６６および４４６の
間の容量性効果がさらに減少するのは、線が互いに関し
である角度をなしているからであって、これは同一平面
にある線４θ２および４６６と対照をなすものである。
次に、配線トラフを充填した導電性材料ではなく、絶縁
層４０Ｂの頂面上にある導電性材料によって、配線構造
４４８が形成されているので、半導体基板４００からの
分離距離ｅは上述の分離距離ｄよりも大きくなっている
ことに留意されたい。半導体基板４００からのこの分離
の増大は、薄い配線構造４４６と半導体基板４００の間
の容量性効果の減少をもたらす。
層４０Ｂの頂面上にある導電性材料によって、配線構造
４４８が形成されているので、半導体基板４００からの
分離距離ｅは上述の分離距離ｄよりも大きくなっている
ことに留意されたい。半導体基板４００からのこの分離
の増大は、薄い配線構造４４６と半導体基板４００の間
の容量性効果の減少をもたらす。
Ｇ１発明の効果
均質な導電性材料で形成された多重レベル配線構造は内
部金属界面を有しておらず、したがって内部接触抵抗を
宵していない多重レベル配線構造の構成を達成するもの
である。上記の利点の他に、この発明の手法はスタッド
・アップ、スタッド・ダウン、厚い線および薄い線の配
線構造の構成という多様性をももたらすものである。厚
い配線構造は低抵抗線であり、薄い配線構造は低キヤパ
シタンス線である。最後に、半導体基板からの薄い低キ
ヤパシタンス線の分離距離を制御し、薄い配線構造と半
導体基板の間の容量性効果をさらに下げることができる
。
部金属界面を有しておらず、したがって内部接触抵抗を
宵していない多重レベル配線構造の構成を達成するもの
である。上記の利点の他に、この発明の手法はスタッド
・アップ、スタッド・ダウン、厚い線および薄い線の配
線構造の構成という多様性をももたらすものである。厚
い配線構造は低抵抗線であり、薄い配線構造は低キヤパ
シタンス線である。最後に、半導体基板からの薄い低キ
ヤパシタンス線の分離距離を制御し、薄い配線構造と半
導体基板の間の容量性効果をさらに下げることができる
。
第１八図ないし第１Ｄ図は、例示的な多重レベル配線構
造をもたらす、この発明の好ましい加工工程を示す単純
化された斜視図である。 第２図は、第１Ａ図ないし第１Ｄ図の加工工程によって
製造された例示的な配線構造を示す図である。 第３図は、半導体基板上に製造された従来技術の多層配
線構造を有する半導体基板の一部を示す単純化された断
面図である。 第４図は、半導体基板上に製造された従来技術のスタッ
ド・ダウン配線構造を有する半導体基板の一部を示す単
純化された断面図である。 第５図は、半導体基板上に製造された従来技術のスタッ
ド・アップ配線構造を有する半導体基板の一部を示す単
純化された断面図である。 １００１４００・・・・半導体基板、１０２．１０４．
４０２．４０４・・・・半導体回路領域（半導体拡散領
域）、４０５・・・・バリヤ層、１０６．１１８．１２
４．１３０．１３Ｂ、２００．２１４．３１２．３２４
．４０Ｂ、４７０・・・・絶紳層、１０７．１１１．２
３２・・・・配線トレンチ、１１０．１１４．１２０．
１２２．１２６．１２８．１３２．１３４．１３８．２
２４．２２Ｂ、２２８．２３０・・・・導電性材料、２
０２．２０４，２１６．２１８．４０８．４１０．４１
２・・・・配線トラフ、２０Ｂ、２０８、’ ２２０．
２２２．４１４．４１６・・・・スタッド・ダウン・バ
イア、３００．３０２．３１４．３１Ｅ３・・・・配線
部材、３０４．３０８．３１８・・・・相互接続部、４
２０．４３０・・・・導電性材料層、４２２・・・・マ
スク材料、４２３・・・・第２マスク層、３０６．３１
０．３２０．４２４．４２Ｂ、４２８．４３０．４３２
・・・・スタッド・アップ構造、４４２・・・・厚い配
線構造、４５０．４５２．４５４．４５６・・・・配線
構造、４４Ｂ、４６０．４Ｂ２．４６Ｂ・・・・薄い配
線構造、４６４．４８８・・・・スタッド・ダウン構造
。 出願人 インターナショナル・ビジネス・マシーンズ
・コーボレーシｅン 代理人 弁理士 山 本 仁 朗（外１名） 第２図 第３図 第４図
造をもたらす、この発明の好ましい加工工程を示す単純
化された斜視図である。 第２図は、第１Ａ図ないし第１Ｄ図の加工工程によって
製造された例示的な配線構造を示す図である。 第３図は、半導体基板上に製造された従来技術の多層配
線構造を有する半導体基板の一部を示す単純化された断
面図である。 第４図は、半導体基板上に製造された従来技術のスタッ
ド・ダウン配線構造を有する半導体基板の一部を示す単
純化された断面図である。 第５図は、半導体基板上に製造された従来技術のスタッ
ド・アップ配線構造を有する半導体基板の一部を示す単
純化された断面図である。 １００１４００・・・・半導体基板、１０２．１０４．
４０２．４０４・・・・半導体回路領域（半導体拡散領
域）、４０５・・・・バリヤ層、１０６．１１８．１２
４．１３０．１３Ｂ、２００．２１４．３１２．３２４
．４０Ｂ、４７０・・・・絶紳層、１０７．１１１．２
３２・・・・配線トレンチ、１１０．１１４．１２０．
１２２．１２６．１２８．１３２．１３４．１３８．２
２４．２２Ｂ、２２８．２３０・・・・導電性材料、２
０２．２０４，２１６．２１８．４０８．４１０．４１
２・・・・配線トラフ、２０Ｂ、２０８、’ ２２０．
２２２．４１４．４１６・・・・スタッド・ダウン・バ
イア、３００．３０２．３１４．３１Ｅ３・・・・配線
部材、３０４．３０８．３１８・・・・相互接続部、４
２０．４３０・・・・導電性材料層、４２２・・・・マ
スク材料、４２３・・・・第２マスク層、３０６．３１
０．３２０．４２４．４２Ｂ、４２８．４３０．４３２
・・・・スタッド・アップ構造、４４２・・・・厚い配
線構造、４５０．４５２．４５４．４５６・・・・配線
構造、４４Ｂ、４６０．４Ｂ２．４６Ｂ・・・・薄い配
線構造、４６４．４８８・・・・スタッド・ダウン構造
。 出願人 インターナショナル・ビジネス・マシーンズ
・コーボレーシｅン 代理人 弁理士 山 本 仁 朗（外１名） 第２図 第３図 第４図
Claims (2)
- （１）少なくとも１つのスタッド・ダウンと、複数の相
互接続線であぅて、少なくともその１つが第１の厚さを
有し、少なくとも他の１つが上記第１の厚さよりも薄い
第２の厚さを有するものと、 少なくとも１つのスタッド・アップと、 を有し、上記のスタッド・ダウン、相互接続線およびス
タッド・アップが単一の金属層でつくられている配線構
造を有することを特徴とする半導体装置。 - （２）半導体基板上に絶縁層を形成する工程と、上記絶
縁層を選択的にマスクしエッチングして、配線トラフお
よび選択されたトラフから下方へ延びるスタッド・ダウ
ン・バイアを形成する工程と、上記配線トラフおよびス
タッド・ダウン・バイアを充填しかつ上記絶縁層上に所
定の厚さの層を形成するように金属層を付着する工程と
、 上記金属層を選択的にマスクしエッチングしてスタッド
・アップを形成する工程と、 上記金属層を更に選択的にマスクしエッチングして、少
なくとも１つが上記配線トラフ内の上記金属層の部分と
上記絶縁層の表面から突出した上記金属層の部分とから
なる第１の厚さを有し、少なくとも他の１つが上記配線
トラフ内の上記金属層の部分または上記絶縁層上の上記
金属層の部分からなる、上記第１の厚さよりも薄い第２
の厚さを有する複数の相互接続線を形成する工程と、を
含むことを特徴とする、半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US4371487A | 1987-04-29 | 1987-04-29 | |
| US43714 | 1987-04-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63274159A true JPS63274159A (ja) | 1988-11-11 |
| JPH0682658B2 JPH0682658B2 (ja) | 1994-10-19 |
Family
ID=21928517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63032013A Expired - Fee Related JPH0682658B2 (ja) | 1987-04-29 | 1988-02-16 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0288802B1 (ja) |
| JP (1) | JPH0682658B2 (ja) |
| DE (1) | DE3872579T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2663784B1 (fr) * | 1990-06-26 | 1997-01-31 | Commissariat Energie Atomique | Procede de realisation d'un etage d'un circuit integre. |
| EP3671821A1 (en) * | 2018-12-19 | 2020-06-24 | IMEC vzw | Interconnection system of an integrated circuit |
| US11444024B2 (en) | 2020-11-02 | 2022-09-13 | Intel Corporation | Subtractively patterned interconnect structures for integrated circuits |
| US20240170394A1 (en) * | 2022-11-22 | 2024-05-23 | Intel Corporation | Integrated circuit interconnect level comprising multi-height lines & self-aligned vias |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57167659A (en) * | 1981-03-30 | 1982-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4508815A (en) * | 1983-11-03 | 1985-04-02 | Mostek Corporation | Recessed metallization |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4541893A (en) * | 1984-05-15 | 1985-09-17 | Advanced Micro Devices, Inc. | Process for fabricating pedestal interconnections between conductive layers in an integrated circuit |
-
1988
- 1988-02-16 JP JP63032013A patent/JPH0682658B2/ja not_active Expired - Fee Related
- 1988-04-08 EP EP88105611A patent/EP0288802B1/en not_active Expired - Lifetime
- 1988-04-08 DE DE8888105611T patent/DE3872579T2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57167659A (en) * | 1981-03-30 | 1982-10-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4508815A (en) * | 1983-11-03 | 1985-04-02 | Mostek Corporation | Recessed metallization |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0288802B1 (en) | 1992-07-08 |
| EP0288802A1 (en) | 1988-11-02 |
| DE3872579T2 (de) | 1993-02-25 |
| DE3872579D1 (de) | 1992-08-13 |
| JPH0682658B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962058A (en) | Process for fabricating multi-level integrated circuit wiring structure from a single metal deposit | |
| JP3330546B2 (ja) | 耐熱金属ライナを有する銅スタッドによる相互接続構造 | |
| JP3790469B2 (ja) | 半導体装置 | |
| KR100413828B1 (ko) | 반도체 장치 및 그 형성방법 | |
| US6093633A (en) | Method of making a semiconductor device | |
| US20050145988A1 (en) | Semiconductor device and method of fabricating the same | |
| US6350649B1 (en) | Bit line landing pad and borderless contact on bit line stud with etch stop layer and manufacturing method thereof | |
| JPS63313837A (ja) | 埋込み多重レベル間相互接続体装置 | |
| KR100337062B1 (ko) | 반도체장치및그제조방법 | |
| US7470969B2 (en) | Semiconductor device and fabrication method thereof | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| US5296407A (en) | Method of manufacturing a contact structure for integrated circuits | |
| US20010055840A1 (en) | Method for fabricating narrow metal interconnects in an integrated circuit using heat and pressure to extrude a metal layer into a lead trench and via/contact | |
| JPS61237452A (ja) | 半導体集積回路の多層配線の製造方法 | |
| JPS63274159A (ja) | 半導体装置およびその製造方法 | |
| JP2000223492A (ja) | 多層配線を有する半導体装置の製造方法 | |
| JP2519217B2 (ja) | 相互接続導体を形成する方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| US5420068A (en) | Semiconductor integrated circuit and a method for manufacturing a fully planar multilayer wiring structure | |
| JPH07106277A (ja) | 半導体装置の製造方法 | |
| KR100321156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05275543A (ja) | 半導体装置の製造方法 | |
| KR100582372B1 (ko) | 대머신 타입 금속배선 형성방법 | |
| JPH05144768A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |