JPS63244858A - 金属配線の形成方法 - Google Patents
金属配線の形成方法Info
- Publication number
- JPS63244858A JPS63244858A JP7917087A JP7917087A JPS63244858A JP S63244858 A JPS63244858 A JP S63244858A JP 7917087 A JP7917087 A JP 7917087A JP 7917087 A JP7917087 A JP 7917087A JP S63244858 A JPS63244858 A JP S63244858A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal
- film
- grooves
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 34
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 9
- 229910045601 alloy Inorganic materials 0.000 abstract description 6
- 239000000956 alloy Substances 0.000 abstract description 6
- 238000003486 chemical etching Methods 0.000 abstract description 3
- 150000002739 metals Chemical class 0.000 abstract description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 238000001755 magnetron sputter deposition Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000000151 deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は金属配線の形成方法にかかり、特に高密度の半
導体装置の製造に使用されるものである。
導体装置の製造に使用されるものである。
(従来の技術)
従来、半導体装置に使用されている金属配線の例を第9
図を参照して説明する。
図を参照して説明する。
まず、シリコンウェーハ等の半導体基板11上に絶縁膜
としてのシリコン酸化膜12が形成され、その上にアル
ミニウム合金膜13をスパッタリング法等を用いて約1
μmの厚さで堆積させる(第9図(a))。次にフォト
レジスト14を堆積してパターニングしく第9図(b)
)、これをマスクとして異方性プラズマエツチング等の
異方性エツチング技術によりアルミニウム合金膜13を
エツチングすることにより、バターニングされたアルミ
ニウム配線層15を形成する(第9図(C))。
としてのシリコン酸化膜12が形成され、その上にアル
ミニウム合金膜13をスパッタリング法等を用いて約1
μmの厚さで堆積させる(第9図(a))。次にフォト
レジスト14を堆積してパターニングしく第9図(b)
)、これをマスクとして異方性プラズマエツチング等の
異方性エツチング技術によりアルミニウム合金膜13を
エツチングすることにより、バターニングされたアルミ
ニウム配線層15を形成する(第9図(C))。
続いてシリコン酸化膜16を層間絶縁膜としてCVD法
により全面に堆積する(ffi9図(d))。
により全面に堆積する(ffi9図(d))。
なお、多層構造とするときは、第9図(e)に示すよう
に、シリコン酸化膜16をエッチバック等の技術を用い
て平坦化した後、その所定位置に上下導通用の開口を設
け、再度アルミニウム合金膜をパターニングして第2の
アルミニウム配線17層を形成し、その上にシリコン酸
化膜18を堆積することが可能である。
に、シリコン酸化膜16をエッチバック等の技術を用い
て平坦化した後、その所定位置に上下導通用の開口を設
け、再度アルミニウム合金膜をパターニングして第2の
アルミニウム配線17層を形成し、その上にシリコン酸
化膜18を堆積することが可能である。
このような方法により形成された金属配線において、配
線間隔が1−1.5μmと微細化してくると第10図(
a)に示すようにシリコン酸化膜16が金属配線間に完
全に充填されにくくなり、ボイド19を生じることがあ
る。そしてこのようなボイド19を減少させるためにシ
リコン酸化膜16の形成温度を上昇させると、堆積中に
アルミニウムが成長してヒロック20となり、隣接する
アルミニウム配線とショートを起こすことがある。
線間隔が1−1.5μmと微細化してくると第10図(
a)に示すようにシリコン酸化膜16が金属配線間に完
全に充填されにくくなり、ボイド19を生じることがあ
る。そしてこのようなボイド19を減少させるためにシ
リコン酸化膜16の形成温度を上昇させると、堆積中に
アルミニウムが成長してヒロック20となり、隣接する
アルミニウム配線とショートを起こすことがある。
このヒロックの原因はまだ正確に究明されてはいないが
、金属の再結晶化に伴うストレスあるいは金属とシリコ
ンの熱膨張係数の差異に基づくストレスが原因と言われ
ている。
、金属の再結晶化に伴うストレスあるいは金属とシリコ
ンの熱膨張係数の差異に基づくストレスが原因と言われ
ている。
また、多層配線の場合にはボイド19が障害となり、平
坦化が良好に行なえない。このようなボイドを含む絶縁
膜は通常の平坦部に堆積された膜と比較して膜質が劣り
、硬度が低く、またエツチング速度も大きい。したがっ
て多層配線工程中に前述したようなヒロックが発生し、
隣接配線間並びに上下配線間でショートが起りやすい。
坦化が良好に行なえない。このようなボイドを含む絶縁
膜は通常の平坦部に堆積された膜と比較して膜質が劣り
、硬度が低く、またエツチング速度も大きい。したがっ
て多層配線工程中に前述したようなヒロックが発生し、
隣接配線間並びに上下配線間でショートが起りやすい。
さらに、アルミニウム膜を異方性エツチングによって配
線バターニングを行う場合にはレジストとの選択比は2
ないし3であること、および側壁に付着物が堆積するこ
と等のため、約0.2μmのパターン変換差を生ずるた
めに、1μmのラインおよびスペースを形成可能な分解
能を有するフォトリソグラフィ技術を用いてアルミニウ
ム膜をエツチングした場合、アルミニウム配線幅0,8
μm、スペース幅1.2μmとなって線幅が細くなると
いう現象が見られる。
線バターニングを行う場合にはレジストとの選択比は2
ないし3であること、および側壁に付着物が堆積するこ
と等のため、約0.2μmのパターン変換差を生ずるた
めに、1μmのラインおよびスペースを形成可能な分解
能を有するフォトリソグラフィ技術を用いてアルミニウ
ム膜をエツチングした場合、アルミニウム配線幅0,8
μm、スペース幅1.2μmとなって線幅が細くなると
いう現象が見られる。
(発明が解決しようとする問題点)
このように従来の金属配線の形成方法においては、微細
構造の場合、隣接配線間でショートが発生しやすいとい
う問題がある。また、従来の金属配線の形成方法におい
ては配線幅の減少からエレクトロマイグレーションやサ
ーマルマイグレーションなどに対する耐性劣化が問題と
なっている。
構造の場合、隣接配線間でショートが発生しやすいとい
う問題がある。また、従来の金属配線の形成方法におい
ては配線幅の減少からエレクトロマイグレーションやサ
ーマルマイグレーションなどに対する耐性劣化が問題と
なっている。
本発明はこのような量刑を解決するためになされたもの
で、隣接配線間でのショートを生じにくく、マイグレー
ションに対する耐性が大きく、かつ多層配線にも適した
金属配線の形成方法を提供することを目的とする。
で、隣接配線間でのショートを生じにくく、マイグレー
ションに対する耐性が大きく、かつ多層配線にも適した
金属配線の形成方法を提供することを目的とする。
(問題点を解決するための手段)
本発明にかかる金属配線の形成方法によれば、゛半導体
基板上に堆積された絶縁膜に予定された配線部に相当す
る溝を形成する工程と、全面に金属層を形成し、溝内に
金属を充填させる工程と、溝部以外の金属を除去して溝
内に配線金属を残存させる工程と、全体に絶縁膜を形成
する工程とを備えたことを特徴としている。
基板上に堆積された絶縁膜に予定された配線部に相当す
る溝を形成する工程と、全面に金属層を形成し、溝内に
金属を充填させる工程と、溝部以外の金属を除去して溝
内に配線金属を残存させる工程と、全体に絶縁膜を形成
する工程とを備えたことを特徴としている。
(作 用)
本発明の方法では予め形成された溝に配線金属が充填さ
れるので、配線幅を広げることができる他、配線間には
良質な絶縁膜が介在するため、ヒロックによるショート
が発生しにくくなるとともにスペース幅を狭く、配線幅
を広く形成することが可能となる。
れるので、配線幅を広げることができる他、配線間には
良質な絶縁膜が介在するため、ヒロックによるショート
が発生しにくくなるとともにスペース幅を狭く、配線幅
を広く形成することが可能となる。
(実施例)
以下、本発明にかかる金属配線の形成方法を図面を参照
して詳細に説明する。
して詳細に説明する。
第1図は本発明の方法を示す工程別素子断面図である。
まずシリコンウェーハなどの半導体基板21上に絶縁膜
22をCVD法等で堆積し、その上にPSG膜23を約
450℃で常圧CVD法により約1μmの厚さで堆積す
る(第1図(a))。
22をCVD法等で堆積し、その上にPSG膜23を約
450℃で常圧CVD法により約1μmの厚さで堆積す
る(第1図(a))。
次にPSG膜23を配線パターンに対応して約1μmの
深さでエツチングして溝25を形成する(第1図(b)
)。このとき、残存部分24は将来配線間のスペーシン
グをなす部分となる。
深さでエツチングして溝25を形成する(第1図(b)
)。このとき、残存部分24は将来配線間のスペーシン
グをなす部分となる。
続いて全面にAl−8L(1%) @Cu(0,5%)
の合金膜26をマグネトロンスバックリング法を用いて
基板温度約520℃、堆積速度150A/秒の条件で約
8000への厚さに堆積させる(第1図(C))。この
段階では基板温度が高温であり、堆積速度が大きいため
にアルミニウム合金膜が半溶融状態で堆積され、溝の中
は完全に充填されることになる。
の合金膜26をマグネトロンスバックリング法を用いて
基板温度約520℃、堆積速度150A/秒の条件で約
8000への厚さに堆積させる(第1図(C))。この
段階では基板温度が高温であり、堆積速度が大きいため
にアルミニウム合金膜が半溶融状態で堆積され、溝の中
は完全に充填されることになる。
つぎに溝の外部に堆積されている合金膜26を化学エツ
チング等により除去し、溝25の中のみに残存した配線
27を形成する(第1図(d))。さらにこの」二に層
間絶縁膜28をプラズマCVD法を用い、350〜38
0℃の条件で約1.4μmの厚さに堆積させる(第1図
(e))。なお、多層配線を形成しないときは層間絶縁
膜28の代わりにパッシベーション膜とすれば良い。
チング等により除去し、溝25の中のみに残存した配線
27を形成する(第1図(d))。さらにこの」二に層
間絶縁膜28をプラズマCVD法を用い、350〜38
0℃の条件で約1.4μmの厚さに堆積させる(第1図
(e))。なお、多層配線を形成しないときは層間絶縁
膜28の代わりにパッシベーション膜とすれば良い。
続いて第2層の金属配線のための第2の溝30を約1μ
mの深さで層間絶縁膜28の表面に形成する(第1図(
r))。
mの深さで層間絶縁膜28の表面に形成する(第1図(
r))。
続いてパターニングされたレジスト31を用いて層間接
続のための接続孔32をエツチングにより形成しく第1
図(g))、レジストを除去した後に第2のアルミニウ
ム合金膜を前述したのと同様に基板温度約520℃、堆
積速度150人/秒の条件で約8000への厚さに堆積
させ、第2の溝部以外の部分に堆積されたアルミニウム
合金膜をエツチング除去することによって第2の配線3
3を得る(第1図(h))。
続のための接続孔32をエツチングにより形成しく第1
図(g))、レジストを除去した後に第2のアルミニウ
ム合金膜を前述したのと同様に基板温度約520℃、堆
積速度150人/秒の条件で約8000への厚さに堆積
させ、第2の溝部以外の部分に堆積されたアルミニウム
合金膜をエツチング除去することによって第2の配線3
3を得る(第1図(h))。
なお、溝が広いときには第2図(b)に示すように溝の
中央部で配線金属35がくぼむ現象が見られるので、第
2図(a)に示すように1ないし2μmの幅の凌数の溝
に分割して配線金属34を形成するようにすることが望
ましい。
中央部で配線金属35がくぼむ現象が見られるので、第
2図(a)に示すように1ないし2μmの幅の凌数の溝
に分割して配線金属34を形成するようにすることが望
ましい。
第3図は溝が広い場合の配線金属形成の別の方法を示す
工程別断面図である。まず第3図(a)に示すように広
い溝部にアルミニウム合金膜(26)を高温で堆積した
後に全面にレジスト膜(36)を塗布する。この時レジ
スト膜は広い溝部にもほぼ平坦に塗布できる。しかる後
に該レジストを現像液でエッチバックし、該広い溝部に
のみにレジスト(37)を残存させる(第3図(b))
。次に化学エツチング等により溝の外部に堆積している
合金膜を除去すると溝内部の金属層38はほぼ平坦とな
る(第3図(C))。この後、該残存レジストを除去す
ると広い溝部に形成された配線金属38を得ることがで
きる。
工程別断面図である。まず第3図(a)に示すように広
い溝部にアルミニウム合金膜(26)を高温で堆積した
後に全面にレジスト膜(36)を塗布する。この時レジ
スト膜は広い溝部にもほぼ平坦に塗布できる。しかる後
に該レジストを現像液でエッチバックし、該広い溝部に
のみにレジスト(37)を残存させる(第3図(b))
。次に化学エツチング等により溝の外部に堆積している
合金膜を除去すると溝内部の金属層38はほぼ平坦とな
る(第3図(C))。この後、該残存レジストを除去す
ると広い溝部に形成された配線金属38を得ることがで
きる。
また、このような配線金属を堆積させる際には、堆積を
行う基板に直流または交流のバイアスを印加してスパッ
タリングを行うバイアスバッタリングを採用することに
よって角度依存性を与え効率的に溝内を埋めることがで
きるので、基板の加熱温度を低下させることができる。
行う基板に直流または交流のバイアスを印加してスパッ
タリングを行うバイアスバッタリングを採用することに
よって角度依存性を与え効率的に溝内を埋めることがで
きるので、基板の加熱温度を低下させることができる。
第4図はポンディングパッドの形成の様子を示す工程別
断面図であって、第1図と同様の手順によって絶縁膜5
4中に埋め込まれてその上にパッシベーション膜52が
形成されたアルミニウム膜51を露出させるため、パッ
シベーション膜52の上にレジスト53を所望の形状に
パターニングしく第4図(a))、これをマスクとして
パッシベーション膜52と絶縁膜54を5000Aエツ
チングする。これにより第4図(b)に示すようにアル
ミニウム膜が突出するのでこれをポンディングパッドと
して使用することができる。
断面図であって、第1図と同様の手順によって絶縁膜5
4中に埋め込まれてその上にパッシベーション膜52が
形成されたアルミニウム膜51を露出させるため、パッ
シベーション膜52の上にレジスト53を所望の形状に
パターニングしく第4図(a))、これをマスクとして
パッシベーション膜52と絶縁膜54を5000Aエツ
チングする。これにより第4図(b)に示すようにアル
ミニウム膜が突出するのでこれをポンディングパッドと
して使用することができる。
なお、上述した埋め込まれた金属配線層の形成にはトリ
イソブチルアルミニウム(T I BA)を用いてMO
CVD法によりアルミニウムを堆積させるような有機金
属を使用した方法を用いてもよい。
イソブチルアルミニウム(T I BA)を用いてMO
CVD法によりアルミニウムを堆積させるような有機金
属を使用した方法を用いてもよい。
第5図は金属配線層の埋め込み方法の他の例を示す工程
別断面図であって、まず第5図(a)に示すように従来
方法で膜堆積を行えば溝には完全には埋め込まれないよ
うにアルミニウム膜56が堆積する。次にこれに電子ビ
ームあるいは赤外線を照射して溶融させると溝の中に流
れ込んで溝が完全に埋められた金属配線層57が得られ
る(第5図(b))。
別断面図であって、まず第5図(a)に示すように従来
方法で膜堆積を行えば溝には完全には埋め込まれないよ
うにアルミニウム膜56が堆積する。次にこれに電子ビ
ームあるいは赤外線を照射して溶融させると溝の中に流
れ込んで溝が完全に埋められた金属配線層57が得られ
る(第5図(b))。
以上の実施例では配線用の金属としてアルミニウムを用
いているが、これに限ることなく他の金属を使用するこ
とができる。
いているが、これに限ることなく他の金属を使用するこ
とができる。
第6図はこのような例としてタングステンを用いた実施
例を示す工程別素子断面図である。これによれば、まず
絶縁膜表面に溝71を形成した後、ポリシリコン膜72
をLPCVD法により約1000Aの厚さで堆積させる
(第6図(a))。次にエッチバックを行って溝内部の
みにポリシリコン膜72を残すようにしく第6図(b)
)、続いて選択CVD法により溝内部にのみタングステ
ンを堆積させることによりタングステンの配線層73を
形成する。この時ポリシリコン膜以外に、窒化チタン(
T i N)などの金属膜でも同様に配線層形成を行う
ことが可能である。
例を示す工程別素子断面図である。これによれば、まず
絶縁膜表面に溝71を形成した後、ポリシリコン膜72
をLPCVD法により約1000Aの厚さで堆積させる
(第6図(a))。次にエッチバックを行って溝内部の
みにポリシリコン膜72を残すようにしく第6図(b)
)、続いて選択CVD法により溝内部にのみタングステ
ンを堆積させることによりタングステンの配線層73を
形成する。この時ポリシリコン膜以外に、窒化チタン(
T i N)などの金属膜でも同様に配線層形成を行う
ことが可能である。
また、コンタクトホールの場合には以上説明した方法を
用いることも可能であるが、他の方法を採用することが
できる。
用いることも可能であるが、他の方法を採用することが
できる。
第7図はコンタクトホールへの金属の埋め込みの一実施
例を示す工程別素子断面図である。この実施例ではシリ
コン基板81の表面に形成されたN+またはP+の不純
物拡散領域82に対してコンタクトを取るものとし、不
純物拡散領域82の4二に形成されているBPSG等の
絶縁膜83およびシリコン酸化膜84に開口を設けるも
のとする。
例を示す工程別素子断面図である。この実施例ではシリ
コン基板81の表面に形成されたN+またはP+の不純
物拡散領域82に対してコンタクトを取るものとし、不
純物拡散領域82の4二に形成されているBPSG等の
絶縁膜83およびシリコン酸化膜84に開口を設けるも
のとする。
まず、所望のアルミニウム配線パターンに対応する溝9
1をシリコン酸化膜84に形成し、その上にレジスト8
5を塗布し、第7図(b)に示すような拡散領域82内
に位置するような開口部87が得られるようにレジスト
85をパターニングする。このパターニングされたレジ
スト85をマスクとして異方性エツチングにより絶縁膜
83および84をエツチングすると拡散領域82に開口
87が形成されるとともに側壁部にテーパを有するコン
タクトホール86が形成される(第7図(C))。
1をシリコン酸化膜84に形成し、その上にレジスト8
5を塗布し、第7図(b)に示すような拡散領域82内
に位置するような開口部87が得られるようにレジスト
85をパターニングする。このパターニングされたレジ
スト85をマスクとして異方性エツチングにより絶縁膜
83および84をエツチングすると拡散領域82に開口
87が形成されるとともに側壁部にテーパを有するコン
タクトホール86が形成される(第7図(C))。
次にレジストを除去し、続いてチタンおよび窒化チタン
(T i N)からなるバリアメタル層89を全面に堆
積し、さらに配線材料としてのアルミニウムを基板温度
450ないし550℃の条件でスパッタリング法により
堆積することにより、コンタクトホール内にアルミニウ
ム90が充填される。最後にシリコン酸化膜84の表面
が露出するように全面をエツチングすると第7図(d)
に示すようなコンタクトホールへの金属埋め込み構造が
得られる。
(T i N)からなるバリアメタル層89を全面に堆
積し、さらに配線材料としてのアルミニウムを基板温度
450ないし550℃の条件でスパッタリング法により
堆積することにより、コンタクトホール内にアルミニウ
ム90が充填される。最後にシリコン酸化膜84の表面
が露出するように全面をエツチングすると第7図(d)
に示すようなコンタクトホールへの金属埋め込み構造が
得られる。
第8図はコンタクトを取る構造の他の実施例を示す工程
別素子断面図であって、第7図に示したのと同様な方法
で絶縁膜83に設けられたコンタクトホール内に底面お
よび側壁にバリアメタル層101とその中にアルミニウ
ムまたはタングステンの金属層102を形成する(第8
図(a))。
別素子断面図であって、第7図に示したのと同様な方法
で絶縁膜83に設けられたコンタクトホール内に底面お
よび側壁にバリアメタル層101とその中にアルミニウ
ムまたはタングステンの金属層102を形成する(第8
図(a))。
次に、この構造の上にシリコン酸化膜104を堆積させ
、前述した方法で金属層102に対応した位置および配
線パターンで溝を形成し、そこにアルミニウム膜103
を充填する(第8図(b))。
、前述した方法で金属層102に対応した位置および配
線パターンで溝を形成し、そこにアルミニウム膜103
を充填する(第8図(b))。
このような方法で得られる接続構造は第8図(C)に示
されるようにコンタクトホール内の金属層102と配線
金属103とが多少パターンずれを生じていても接続に
問題を生じないので、高密度の半導体装置に適している
。
されるようにコンタクトホール内の金属層102と配線
金属103とが多少パターンずれを生じていても接続に
問題を生じないので、高密度の半導体装置に適している
。
[発明の効果]
以上のとおり、本発明にかかる金属配線の形成方法によ
れば、絶縁膜に形成された溝に金属を埋め込むようにし
て金属配線を形成しているので、隣接配線間に良質な絶
縁膜が存在することになり、ヒロックが発生してもショ
ートを起こしにくい。
れば、絶縁膜に形成された溝に金属を埋め込むようにし
て金属配線を形成しているので、隣接配線間に良質な絶
縁膜が存在することになり、ヒロックが発生してもショ
ートを起こしにくい。
また、金属配線を形成する際、溝幅をサイドエツチング
により広げることが可能となるため、金属配線の幅を増
加させてマイグレーションを減少させることができる。
により広げることが可能となるため、金属配線の幅を増
加させてマイグレーションを減少させることができる。
さらに、多層配線の場合、第1層配線の上面が平坦にな
っていること、および特に第1層配線が複数の配線に分
割されているときにはヒロックの発生が少ないこと等か
ら上層の配線層をきわめて安定かつ信頼性高く形成する
ことができる。
っていること、および特に第1層配線が複数の配線に分
割されているときにはヒロックの発生が少ないこと等か
ら上層の配線層をきわめて安定かつ信頼性高く形成する
ことができる。
第1図は本発明にかかる金属配線の形成方法の一実施例
を示す工程別素子断面図、第2図は広幅の配線を形成す
る様子を示す素子断面図、第3図は広幅の配線を形成す
る他の方法の工程別素子断面図、第4図はポンディング
パッドを形成する様子を示す工程別素子断面図、第5図
は金属の溝内への埋め込みを示す工程別素子断面図、第
6図は金属の溝内への埋め込みの他の方法を示す工程別
素子断面図、第7図および第8図はコンタクトの形成を
示す工程別素子断面図、第9図は従来の金属配線の形成
方法を示す工程別素子断面図、第10図は従来の金属配
線の聞届点を示す説明図である。 11.21.81・・・半導体基板、12,22゜24
.34・・・絶縁膜、15. 26. 33. 38゜
51.56.57,73.9’0.103・・・アルミ
ニウム膜。 出願人代理人 佐 藤 −雄 も 1 口 耗2 図 !+16 F)4 図 昆6 z 昆3 囚 57 口 ト8 図 昆9 図
を示す工程別素子断面図、第2図は広幅の配線を形成す
る様子を示す素子断面図、第3図は広幅の配線を形成す
る他の方法の工程別素子断面図、第4図はポンディング
パッドを形成する様子を示す工程別素子断面図、第5図
は金属の溝内への埋め込みを示す工程別素子断面図、第
6図は金属の溝内への埋め込みの他の方法を示す工程別
素子断面図、第7図および第8図はコンタクトの形成を
示す工程別素子断面図、第9図は従来の金属配線の形成
方法を示す工程別素子断面図、第10図は従来の金属配
線の聞届点を示す説明図である。 11.21.81・・・半導体基板、12,22゜24
.34・・・絶縁膜、15. 26. 33. 38゜
51.56.57,73.9’0.103・・・アルミ
ニウム膜。 出願人代理人 佐 藤 −雄 も 1 口 耗2 図 !+16 F)4 図 昆6 z 昆3 囚 57 口 ト8 図 昆9 図
Claims (1)
- 【特許請求の範囲】 1、半導体基板上に堆積された絶縁膜に予定された配線
部に相当する溝を形成する工程と、全面に金属層を形成
し、前記溝内に前記金属を充填させる工程と、 前記溝部以外の前記金属を除去して前記溝内に配線金属
を残存させる工程と、 全体に絶縁膜を形成する工程とを備えた金属配線の形成
方法。 2、金属がアルミニウムあるいはアルミニウム合金であ
ることを特徴とする特許請求の範囲第1項記載の金属配
線の形成方法。 3、金属層の形成がスパッタリングにより行われること
を特徴とする特許請求の範囲第2項記載の金属配線の形
成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7917087A JPH069200B2 (ja) | 1987-03-31 | 1987-03-31 | 金属配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7917087A JPH069200B2 (ja) | 1987-03-31 | 1987-03-31 | 金属配線の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63244858A true JPS63244858A (ja) | 1988-10-12 |
JPH069200B2 JPH069200B2 (ja) | 1994-02-02 |
Family
ID=13682498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7917087A Expired - Fee Related JPH069200B2 (ja) | 1987-03-31 | 1987-03-31 | 金属配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH069200B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63271958A (ja) * | 1987-04-28 | 1988-11-09 | Matsushita Electric Ind Co Ltd | 多層配線形成方法 |
JPH02142122A (ja) * | 1988-11-22 | 1990-05-31 | Hitachi Ltd | 半導体装置の製造方法 |
JPH02172221A (ja) * | 1988-12-23 | 1990-07-03 | Nec Corp | 半導体基板の製造方法 |
US5192713A (en) * | 1990-02-27 | 1993-03-09 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor devices having multi-layered structure |
JPH05267475A (ja) * | 1992-03-18 | 1993-10-15 | Yamaha Corp | 配線形成法 |
JPH0613469A (ja) * | 1992-06-25 | 1994-01-21 | Nec Corp | 半導体装置の製造方法 |
DE4400200A1 (de) * | 1993-01-05 | 1994-07-07 | Toshiba Kawasaki Kk | Halbleitervorrichtung |
JPH06318590A (ja) * | 1993-05-10 | 1994-11-15 | Nec Corp | 半導体装置の製造方法 |
US5854515A (en) * | 1996-07-23 | 1998-12-29 | Advanced Micro Devices, Inc. | Integrated circuit having conductors of enhanced cross-sectional area |
US6090703A (en) * | 1996-11-14 | 2000-07-18 | Advanced Micro Devices, Inc. | Method of forming an integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer |
JP2001291867A (ja) * | 2000-03-09 | 2001-10-19 | Samsung Electronics Co Ltd | ダマシンゲート工程で自己整合コンタクトパッド形成方法 |
WO2003025998A3 (en) * | 2001-09-14 | 2003-06-12 | Motorola Inc | Method of forming a bond pad and structure thereof |
DE4447597B4 (de) * | 1993-01-05 | 2004-09-30 | Kabushiki Kaisha Toshiba, Kawasaki | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsschicht |
JP2008153609A (ja) * | 2006-12-13 | 2008-07-03 | Hynix Semiconductor Inc | 半導体素子の金属配線形成方法 |
-
1987
- 1987-03-31 JP JP7917087A patent/JPH069200B2/ja not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63271958A (ja) * | 1987-04-28 | 1988-11-09 | Matsushita Electric Ind Co Ltd | 多層配線形成方法 |
JPH02142122A (ja) * | 1988-11-22 | 1990-05-31 | Hitachi Ltd | 半導体装置の製造方法 |
JPH02172221A (ja) * | 1988-12-23 | 1990-07-03 | Nec Corp | 半導体基板の製造方法 |
US5192713A (en) * | 1990-02-27 | 1993-03-09 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor devices having multi-layered structure |
JPH05267475A (ja) * | 1992-03-18 | 1993-10-15 | Yamaha Corp | 配線形成法 |
JPH0613469A (ja) * | 1992-06-25 | 1994-01-21 | Nec Corp | 半導体装置の製造方法 |
DE4447597B4 (de) * | 1993-01-05 | 2004-09-30 | Kabushiki Kaisha Toshiba, Kawasaki | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsschicht |
DE4400200A1 (de) * | 1993-01-05 | 1994-07-07 | Toshiba Kawasaki Kk | Halbleitervorrichtung |
JPH06318590A (ja) * | 1993-05-10 | 1994-11-15 | Nec Corp | 半導体装置の製造方法 |
US5854515A (en) * | 1996-07-23 | 1998-12-29 | Advanced Micro Devices, Inc. | Integrated circuit having conductors of enhanced cross-sectional area |
US6127264A (en) * | 1996-07-23 | 2000-10-03 | Advanced Micro Devices, Inc. | Integrated circuit having conductors of enhanced cross-sectional area |
US6090703A (en) * | 1996-11-14 | 2000-07-18 | Advanced Micro Devices, Inc. | Method of forming an integrated circuit having conductors of enhanced cross-sectional area with etch stop barrier layer |
JP2001291867A (ja) * | 2000-03-09 | 2001-10-19 | Samsung Electronics Co Ltd | ダマシンゲート工程で自己整合コンタクトパッド形成方法 |
WO2003025998A3 (en) * | 2001-09-14 | 2003-06-12 | Motorola Inc | Method of forming a bond pad and structure thereof |
CN1296980C (zh) * | 2001-09-14 | 2007-01-24 | 自由度半导体公司 | 形成具有凹槽的焊盘的方法 |
KR100896141B1 (ko) * | 2001-09-14 | 2009-05-12 | 프리스케일 세미컨덕터, 인크. | 본드 패드 구조물 형성 방법 |
JP2008153609A (ja) * | 2006-12-13 | 2008-07-03 | Hynix Semiconductor Inc | 半導体素子の金属配線形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH069200B2 (ja) | 1994-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
KR100272499B1 (ko) | 다중 레벨 금속 집적회로내에 자기정렬된 바이어를 형성하는방법 | |
US4832789A (en) | Semiconductor devices having multi-level metal interconnects | |
US6445073B1 (en) | Damascene metallization process and structure | |
US5434451A (en) | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines | |
JPH09153545A (ja) | 半導体装置及びその製造方法 | |
JPH0360055A (ja) | 集積回路の製造方法 | |
JPH08236626A (ja) | 半導体接続構成体及び方法 | |
JPS63244858A (ja) | 金属配線の形成方法 | |
US5665642A (en) | Process of making a semiconductor device with a multilayer wiring and pillar formation | |
JP3391933B2 (ja) | 半導体素子とその製造方法 | |
US5427982A (en) | Method for fabricating a semiconductor device | |
JPH0817918A (ja) | 半導体装置及びその製造方法 | |
JPH07169835A (ja) | 半導体素子のメタルプラグの形成方法 | |
JPH09270465A (ja) | 半導体装置の製造方法 | |
JPH05299397A (ja) | 金属プラグの形成方法 | |
JPH05109715A (ja) | 半導体装置の製造方法 | |
JP2659285B2 (ja) | 半導体装置の製造方法 | |
JPH02151034A (ja) | 半導体装置の製造方法 | |
JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
JP2891195B2 (ja) | 半導体装置の製造方法 | |
JPS63274159A (ja) | 半導体装置およびその製造方法 | |
JPH0856024A (ja) | 集積回路の製造方法 | |
JP2734881B2 (ja) | 半導体装置の製造方法 | |
JP2983098B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |