KR100272499B1 - 다중 레벨 금속 집적회로내에 자기정렬된 바이어를 형성하는방법 - Google Patents
다중 레벨 금속 집적회로내에 자기정렬된 바이어를 형성하는방법 Download PDFInfo
- Publication number
- KR100272499B1 KR100272499B1 KR1019980031504A KR19980031504A KR100272499B1 KR 100272499 B1 KR100272499 B1 KR 100272499B1 KR 1019980031504 A KR1019980031504 A KR 1019980031504A KR 19980031504 A KR19980031504 A KR 19980031504A KR 100272499 B1 KR100272499 B1 KR 100272499B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- aluminum
- forming
- metal
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 78
- 239000002184 metal Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 48
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 85
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 85
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 239000000126 substance Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000009432 framing Methods 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 150000004767 nitrides Chemical group 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 230000005226 mechanical processes and functions Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 titanium nitrides Chemical class 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
유전체에 의해 분리된 금속 층을 접속시키도록 자기 정렬된 금속 필라(pillar)를 사용하여 반도체 디바이스내에 바이어(via)를 형성하는 공정. 제 1 알루미늄 층은 반도체 기판상에 놓인 산화물 층상에 형성되고, 티타늄 질화물 층은 알루미늄 층상에 형성되며 최종적으로 제 2 알루미늄 층은 티타늄 질화물 층상에 형성된다. 한 연속적인 에칭 단계에서, 알루미늄/티타늄 질화물/알루미늄의 스택은 패터닝 및 에칭된다. 제 1 유전체는 데포지트되어 산화물 층의 노출된 영역 및 형성된 금속 스택상에 놓인다. 그리고 나서 웨이퍼는 평면화되어 제 2 알루미늄 층의 상부를 노출시킨다. 웨이퍼는 다시 패터닝되고 제 2 알루미늄 층은 에치 스톱(etch stop)으로서 티타늄 질화물을 사용하여 에칭된다. 제 2 유전체는 결과적인 갭을 채우도록 데포지트되고 CMP 공정은 웨이퍼를 평면화시키고 알루미늄 필라의 상부를 노출시키는데 사용된다. 제 3 알루미늄 층은 필라의 노출된 표면에 전기적으로 접촉하도록 상부 유전체상에 형성된다.
Description
기술 분야
본발명은 일반적으로 반도체 디바이스를 제조하는 공정에 관한 것이며, 보다 구체적으로는 자기정렬된 금속 필라(self-aligned metal pillar)내에 바이어(via)를 형성하는 공정에 관한 것이다.
관련 기술의 설명
집적회로는 한 개의 집적회로를 보통 형성하는 수만 수십만 개의 반도체 디바이스에 요구되는 레이아웃 영역을 감소시키는 수단으로서 다중 레벨 금속 상호접속부를 사용하는 것이 일반적이다. 다중 레벨 금속 스킴(scheme)에서 사용되는 두 개 이상의 금속 층이 전기적 단락없이 분리된 금속 층의 교차형성을 허용하는 유전체 층에 의해 분리되기 때문에 이러한 레이아웃 영역의 감소가 가능하다. 유전체에 의해 분리된 금속 층간의 의도적인 접속은 유전체내에 작은 개구를 형성하고 이 개구를 알루미늄과 같은 도전성 금속으로 채움으로써 만들어진다. 이러한 접속부는 바이어로 공지된 연속적인 금속 층 사이에서 형성되는 것이 보통이다.
반도체 디바이스의 구조가 초미세한 범위내로 계속 축소되기 때문에, 다중 레벨 금속 상호접속부를 형성하는 동안 평면 금속 및 유전체 표면을 유지하는 것이 점차 어려워지고 있다. 이러한 평면성 결핍은 몇가지 문제를 초래할 수 있다. 예를들면, 포토레지스트 층에 의해 피복된 하부 토포그래피가 평탄성으로 인한 돌발 단계를 수반하는 경우, 포토레지스트 층의 두께는 균일하지 않을 것이다. 이는 웨이퍼의 표면으로부터 돌출하는 반도체 디바이스 공정에서 초기에 형성되는 피쳐(feature)상에 배치하는데 포토레지스트가 도포되는 경우 등에서 발생할 수 있다. 포토레지스트는 이와같은 토포그래피 상에 균일하게 도포될 수 없다. 이러한 두께의 비균일성은 패터닝된 포토레지스트 층의 일부 영역들이 나중의 에칭 단계동안 하부 피쳐를 보호하는데 불충분한 두께를 초래하고 다른 영역들이 과도한 두께를 초래하여 포토레지스트 층의 완전한 두께는 초미세한 크기에서 포토리소그래피의 초점 깊이의 제한으로 인해 노출될 수 없다. 또한, 금속 및 유전체 층의 불량한 평면성은 금속 시트 저항, 전류-응력 고장에 대한 감수성, 전자 이동 문제, 및 전기적 개방 가능성을 증가시키는 불량한 금속 스텝의 커버리지를 촉진시킨다. 게다가, 반도체 디바이스 공정에서 초기에 형성된 하부 금속 또는 유전체 층내의 불량한 평면성은 상기 공정에서 나중에 형성되는 하부 금속 또는 유전체 층내에 평면성을 설정하는데 어려움을 더욱 증가시킨다.
초미세한 반도체 디바이스내의 다중 레벨 금속 상호접속부에 대한 바이어 형성과 관련한 또다른 어려움은 바이어에 대한 유전체내에 형성된 개구를 지니는 상하부 금속 층의 정렬이다. 이러한 정렬은 초미세한 디바이스내의 디바이스 피쳐와 정렬 오차에 대한 이용가능한 감소된 허용차간의 작은 간격으로 인해 어렵다. 접속된 상하부 금속 층에 관련한 바이어의 오정렬은 감소된 디바이스 수율, 증가된 바이어 저항, 및 바이어내의 불량한 금속 커버리지를 초래할 수 있다. 예를들어, 표준 바이어에서, 하부 금속 층에 대한 바이어의 오정렬은 하부 금속 층의 밑에 놓이는 유전체로의 오버에칭을 초래하여, 바이어 개구의 종횡비를 증가시키고 나중에 바이어를 금속으로 채우는 경우 적당한 스텝 커버리지를 방지한다; 결과는 바이어내의 불량한 접점 인터페이스 및 증가된 바이어 저항이다. 바이어에 대한 상부 금속 층의 오정렬은 하부 금속 층의 오버에칭 또는 노칭(notching)을 초래한다; 노칭된 하부 금속 층은 증가된 전류 밀도를 보여주며 결과적으로 전자이동 또는 전류 응력으로부터의 고장에 민감하다.
많은 반도체 디바이스에서, 바이어에 접속되는 상하부 금속 층의 레이아웃 치수는 바이어의 주변에서 레이아웃 프레임 또는 헤드를 형성하도록 바이어의 근처에서 확장된다. 이는 바이어를 프레이밍하는 것으로 공지되어 있으며, 이 프레임은 부가적인 정렬 마진을 제공하여, 의도된 바이어 위치에 대한 상하부 금속 층의 부분적인 오정렬이 발생하는 경우 실제 형성된 바이어는 하부 금속 층의 일부상에 놓이거나 또는 상부 금속 층의 일부의 밑에 놓인다. 그렇지만, 반도체 디바이스 레이아웃에서 프레임된 바이어를 사용하는 역효과는 실장 밀도가 실질적으로 감소(또는 레이아웃 영역이 실질적으로 증가)된다는 것이다.
초미세 반도체 디바이스내의 다중 레벨 금속 상호접속부에 대한 바이어 형성과 관련한 세 번째 어려움은 바이어를 에칭하는 동안 폴리머 잔류물 형성에 의한 바이어의 접촉 저항이다. 이 잔류물은 플라즈마 에칭동안 형성되는 것이 전형적이며 바이어의 하부를 오염시켜 결과적으로 하부 금속 층과 바이어내의 금속간의 불량한 금속야금학적 접촉을 초래한다.
따라서, 형성된 금속 및 유전체 층의 표면 평면성을 향상시키고, 바이어 오정렬과 관련한 문제점들을 줄이고, 폴리머 잔류물과 관련한 접촉 저항 문제점들을 줄이며 관련한 제조 비용을 감소시키는, 초미세한 반도체 디바이스내의 다중 레벨 상호접속부를 접속시키는 바이어를 형성하는 방법에 대한 필요성이 존재하였다.
결과적으로 본발명의 목적은 반도체 디바이스내에 바이어를 형성하는 향상된 방법을 제공하는 것이다.
본발명의 부가적인 목적은 바이어 오정렬과 관련한 문제점들을 감소시키는 바이어를 형성하는 향상된 방법을 제공하는 것이다.
본발명의 또다른 목적은 수율과 신뢰성을 향상시키는 바이어를 형성하는 향상된 방법을 제공하는 것이다.
본발명의 부가적인 목적은 스텝 커버리지를 향상시키는 바이어를 형성하는 향상된 방법을 제공하는 것이다.
본발명의 또다른 부가적인 목적은 접촉 저항을 향상시키는 바이어를 형성하는 향상된 방법을 제공하는 것이다.
도 1-6은 본발명의 한 실시예에 따라 단면으로 공정 단계를 예시한다.
도 7은 본발명의 자기 정렬된 이점을 보여주는 3중 층 금속 공정의 단면을 예시한다.
한가지 특정한 실시예에서, 본발명에 대한 상기 및 기타 다른 목적 및 이점들은 유전체에 의해 분리되는 금속 층을 접속시키도록 자기 정렬된 금속 필라를 사용하는 반도체 디바이스내에 바이어를 형성하는 공정을 통해 성취된다. 제 1 도전성 층은 반도체 기판상에 형성되고, 제 2 도전성 층은 상기 제 1 도전성 층상에 형성되며 제 3 도전성 층은 상기 제 2 도전성 층상에 형성된다. 그리고 나서 제 3 도전성 층은 패터닝 및 에칭되어 제 1, 제 2 및 제 3 도전성 층의 패터닝된 부분을 형성한다. 제 1 유전체는 데포지트되어, 제 1, 제 2 및 제 3 도전성 층의 패턴닝된 부분간의 갭을 채우고, 반도체 기판의 노출된 부분상에 놓이는데, 여기서 웨이퍼는 노출된 제 3 도전성 층의 패턴닝된 부분을 남기는 화학 기계적 공정(CMP)을 사용하여 평면화된다.
그리고 나서 웨이퍼는 패터닝되고 제 3 도전성 층이 에칭되어, 에치 스톱(etch stop)으로서 제 2 도전성 층을 사용하여 필라를 형성하는데, 여기서 에치 화학물질은 제 3 도전성 층을 에칭하고 제 2 도전성 층과 실질적으로 반응하지 않는다.
제 2 유전체 층은 제 3 도전성 층의 패터닝 및 에칭에 의해 형성되는 갭을 실질적으로 채우도록 데포지트된다.
CMP는 웨이퍼를 평면화시키고 필라의 상부를 노출시키는데 사용된다.
제 4 도전성 층은 필라의 노출된 상부상에 놓이는 웨이퍼상에 형성된다.
도 1-6은 본발명의 한 특정 실시예에 따른 2중 금속을 사용하여 반도체 디바이스내의 금속 상호접속부의 상하부 층을 접속시키도록 바이어로서 사용되는 자기 정렬된 알루미늄 필라를 형성하는 공정을 단면으로 예시한다. 이 공정에서, 제 1 산화물 층(11)은 데포지트되어 반도체 기판(10)상에 놓이고, 제 1 알루미늄 층(12)은 데포지트되어 제 1 산화물 층(11)상에 놓인다. 다음으로, 티타늄 질화물 층(13)은 데포지트되어 제 1 알루미늄 층(12)상에 놓인다. 최종적으로, 제 2 알루미늄 층(14)은 데포지트되어 티타늄 질화물 층(13)상에 놓인다. 제 1 알루미늄(12), 티타늄 질화물(13) 및 제 2 알루미늄(14)의 스택은 패턴 및 에칭되어 제 1 알루미늄 층(12)내의 금속 상호접속부의 제 1 레벨에 대하여 바라는 대로 제 1 알루미늄(25), 티타늄 질화물 부분(26) 및 제 2 알루미늄 부분(27)을 남긴다. 제 2 산화물 층(28)은 데포지트되어 노출된 제 1 산화물 층(11)상에 놓이고 제 1 알루미늄 부분(25), 티타늄 질화물 부분(26) 및 제 2 알루미늄 부분(27)의 스택 사이의 갭을 채운다. 그리고 나서 웨이퍼는 웨이퍼를 평면화시키고 제 2 알루미늄 부분(27)의 상부를 노출시키도록 화학 기계적 공정(CMP)을 사용하여 평면화된다. 그리고 나서 제 2 알루미늄 부분(27)은 에치 스톱으로서 티타늄 질화물 부분(26)을 사용하여 필라(31)를 형성하도록 패터닝 및 에칭된다. 제 3 산화물 층(32)은 데포지트되어 웨이퍼상에 놓이고 제 2 알루미늄 부분(27)의 에칭에 의해 형성된 갭을 채운다. 그 다음으로 웨이퍼는 CMP를 사용하여 평면화되어 웨이퍼를 평면화시키고 필라(31)의 상부를 노출시킨다.
제 3 알루미늄 층(33)은 데포지트되어 제 2(28) 및 제 3(32)산화물 층상에 놓여 필라(31)의 상부 표면과 접촉시키는데, 결과적으로 반도체 디바이스내의 금속 상호접속부의 두 레벨을 접속시킨다. 형성된 필라가 이 금속 층 모두 또는 어느 하나에 의해 프레이밍되는 것은 본발명에서 요구되지 않는다.
도 1에 있어서, 제 1 산화물 층(11)은 형성되어 실리콘 기판(10)상에 놓인다. 제 1 산화물 층(11)만이 기판(10)상에 형성된 것으로 도시되어 있지만, 전계 산화물 영역, 폴리실리콘 영역, 금속 영역 및 활성 디바이스 영역과 같은 수많은 구조가 제 1 산화물 층(11)의 하부에 놓이는 것이 가능하다. 이러한 하부 구조는 본발명의 실시에 직접 영향을 미치는 않는데, 그 이유는 제 1 산화물 층(11)이 에치 백(etch back) 방법, 스핀 온 글래스(spin on glass; SOG), 리플로, CMP 또는 상부 층을 형성하기 전의 유사한 공정을 사용하여 평면화된다. 예를들면, 제 1 산화물 층(11)은 공지된 바와같은 포토레지스트로 에치 백에 의해 평면화된 데포지트된 BPSG 층일 수 있다. 다음으로 이 공정에서, 제 1 알루미늄 층(12)은 데포지트되어 제 1 산화물 층(11)상에 놓이고, 티타늄 질화물 층(13)은 데포지트되어 제 1 알루미늄 층(12)상에 놓이며, 제 2 알루미늄 층(14)은 데포지트되어 티타늄 질화물 층(13)상에 놓인다. 포토레지스트 층(23)은 제 2 알루미늄 층(14)의 표면상에 데포지트된다.
도 2에 있어서, 포토레지스트 층(23)은 통상의 포토리소그래피를 사용하여 포토레지스트 부분(24)을 남겨둔 채 패터닝된다. 제 1 및 제 2 알루미늄 층(12, 14)는 CL2, BCL3, 또는 HCL 같은 염소-기초 화학물질을 사용하여 이방성적으로(anisotropically) 에칭되고, 티타늄 질화물 층(13)은 SF6, CF4또는 NF3같은 불소-기초 화학물질을 사용하여 에칭되었고, 포토레지스트 부분(24)를 에칭 마스크로 사용하여 제 1 알루미늄 부분(25)을 남겨두고, 티타늄 질화물 부분(26)은 제 1 알루미늄 부분(25)의 정상(top)에 위치하고, 제 2 알루미늄 부분(25)은 티타늄 질화물 부분의 정상에 적층 상태(stack)로 위치한다. 제 1 알루미늄 부분(25) 상에 에칭된 패턴은 금속 상호접속부부의 제 1 층에 대한 목적하는 패턴이다. 이 에칭 단계에 연이어, 제 1 알루미늄 층에 의해 도포되지 않은 제 1 산화물 층(11)의 구역은 노출된다.
포토레지스트 부분(24)은 티타늄 질화물 층(13)과 더불어 제 1 및 제 2 알루미늄 층(12, 14)의 에칭 중 건드리지 말아야 하므로, 본발명의 실시를 위하여, 통상의 하드 마스크를 사용하여 공지된 이러한 에칭 공정 중 포토레지스트 부분(24)을 강화한다.
도 3에 있어서, 제 1 산화물 층(28)은 고밀도 플라즈마(HDP) 산화물 데포지션 또는 SOG를 사용하여 데포지트되어, 노출된 제 1 산화물 층(11) 상에 놓이고, 제 1 및 제 2 알루미늄 층 및 티타늄 질화물 층(25, 27 및 26) 의 적층된 패턴 부분 사이의 갭을 충전한다. 제 2 산화물 층(28)은 이후 제 1 및 제 2 알루미늄 층 및 티타늄 질화물(25, 27, 및 25) 각각의 적층된 패턴 부분 정상을 노출시켜 표면을 평면화하는, 공지된 CMP를 사용하여 평면화된다. 포토레지스트 층(29)은 평면화된 알루미늄 부분(27) 및 제 2 산화물 층(28)의 표면상에 데포지트된다.
도 4에 있어서, 포토레지스트 층(29)는 포토레지스트 부분(30)을 남겨둔 채, 통상의 포토리소그래피법을 사용하여 패터닝되었다. 제 2 알루미늄 부분(31)은 필라된(pillared) 제 2 알루미늄 부분(31)을 남겨둔 채, CL2, BCL3또는 HCL 같은 염소-기초 화학물질을 사용하여 이방성적으로 애칭되었다. 제 2 알루미늄 부분(27)을 에칭하는데 사용된 에칭 화학물질은 티타늄 질화물 부분(26)에 실질적으로 비반응성이고, 그래서 티타늄 질화물 부분(26)은 이러한 에칭 중 에치 스톱으로서 작용한다. 제 2 알루미늄 부분(27)의 에칭에 연이어, 필라된(pillared) 제 2 알루미늄 부분(31)의 의해 도포되지 않은 티타늄 질화물 부분(26)의 정상 표면은 노출된다. 그러므로, 본발명에 따르면, 자기-정렬된 알루미늄 필라가 형성되어 제 1 레벨의 금속 상호접속부와, 이후에 형성되는 제 2 레벨의 상호접속부를 접속시킨다. 형성된 알루미늄 필라는 어떠한 유도 스트레스 없이 하부 티타늄 질화물 층에 양호하게 부착하고, 그리하여 필라 변형 또는 박판화로 인한 문제는 회피된다.
티타늄 질화물 부분(25)의 정상 표면의 어떤 구역은, 포토레지스트 부분(30)에 의해 보호되지 않은, 제 2 알루미늄 부분(27) 상에 놓이는 구역이 에칭 중 제거된 이후 노출된다. 에칭 화학물질이 티타늄 질화물에 실질적으로 비반응성이지만, 어떤 티타늄 질화물 부분(26)은 그 정상 표면이 노출된 이후 서서히 제거되다. 그러므로, 티타늄 질화물 부분(26)은, 제 2 알루미늄 부분(27)이 완전히 에칭될 때까지 하부의 제 1 알루미늄 부분(25)을 보호할 만큼 충분히 두꺼워야 한다. 예를들면, 알루미늄 대 티타늄 질화물에 대한 화학물질의 선택성 비는 약 10:1이다. 그러므로, 티타늄 질화물 부분(26)의 두께는, 에칭 중 제 1 알루미늄 부분(25)을 보호하기 위하여, 제 2 알루미늄 부분(27)의 오버-에칭의 10분의 1 또는 그 이상이다.
도 5에 있어서, 제 3 산화물 층(32)은 HDP 산화물 데포지션 또는 SOG를 사용하여 데포지트되어 노출된 티타늄 질화물 부분(25)상에 놓이고, 갭을 메우는데, 이는 제 2 알루미늄 부분(31) 형성으로 인한 결과이다. 제 3 산화물 층(32)은 이후 CMP 공정을 사용하여 평면화되어 필라된 제 2 알루미늄 부분(31)의 정상을 노출시킨다.
도 6에 있어서, 제 3 티타늄 층은 데포지트되어 제 3 산화물 층(32) 및 필라된 제 2 알루미늄 부분(31) 상에 놓이고, 전기적 접점을 형성한다. 제 3 알루미늄 층은 이후 포토레지스트를 사용하여 패터닝되어 제 3 알루미늄 부분(34)을 형성한다. 하부 제 3 산화물 층(32)은 평면화되고 필라된 제 2 알루미늄 부분(31)의 상대적으로 얇은 부분만이 제 3 산화물 층(32)의 표면 위로 돌출하므로, 제 3 알루미늄 층은 실질적으로 균일한 두께, 도포율, 표면 평면성으로써 데포지트된다. 패시베이션 층(34)은 형성되어 제 3 산화물 층(32)의 노출된 구역과 제 3 알루미늄 부분(34) 상에 놓인다.
본발명의 실시에 있어서 데포지트되는 모든 금속, 포토레지스트, 및 유전체 층은 평면화 단계에서 실질적으로 평면인 하부 표면 또는 에칭된 후면 상에 데포지트될 수 있고, 그러므로 형성된 반도체 디바이스의 제조 능력 및 신뢰성을 증가시킬 수 있음에 유의하여야 한다. 다중-레벨 상호접속부의 형성 중 평면을 유지하는 것은 서브-마이크론 반도체 디바이스의 성공적인 제조에 중요하다는 것은 잘 알려져있다.
도 7은, 본발명의 또다른 실시예에서 형성된 바이어로서, 3중-레벨 금속 및 2 개의 자기-정렬 알루미늄 필라를 사용하는 반도체 디바이스의 단면을 예시한다. 제 1 및 2 바이어는 상기한 도 1- 5에서 예시된 것과 기본적으로 동일한 공정으로 형성된다.
도 7에서 예시된 실시예에서, 제 1 산화물(41)은 데포지트되어 반도체 기판(50)상에 놓인다. 제 1 알루미늄 부분(52), 제 1 티타늄 질화물 부분(53) 및 제 2 알루미늄 부분은 전기한 실시예에서 논의된 것처럼 형성된다. 제 1 알루미늄 부분(52)은 제 1 산화물 부분(51) 상에 놓이고, 제 1 티타늄 질화물 부분(53)은 제 1 알루미늄 부분(52) 상에 놓이고, 제 2 알루미늄 부분은 제 1 타타늄 질화물 부분 상에 놓인다. 제 2 산화물 층(55)은 데포지트되어 제 1 산화물(51)의 노출된 부분상에 놓인다. 제 2 산화물 층(55)은 에칭 백(back) 또는 유사 공정을 사용하여 평면화된다. 제 2 알루미늄 부분은 패터닝되어 제 1 필라(56)를 형성하여 패터닝된제 1 티타늄 질화물 부분(53) 상에 놓인다. 제 1 필라(56)는 완성된 디바이스에서 바이어(via)로서 사용된다. 제 1 알루미늄 부분(52)은 패터닝되어, 제 1 티타늄 질화물 층(53) 및 제 2 알루미늄 부분을 형성하는 동일한 에칭 중 제 1 레벨의 금속 상호접속부를 형성한다. 제 3 산화물 층(57)은 데포지트되어 제 1 티타늄 질화물 층(53)의 노출된 구역 상에 놓이고, 제 1 필라(56)를 형성하기 위한 제 2 알루미늄 부분의 에칭에 의해 발생된 갭을 메운다. 제 3 산화물 층(57)은 이후 CMP 공정을 사용하여 제 1 필라(56)의 정상을 노출시키면서 평면화된다.
제 2 바이어의 형성은 제 3 산화물 층(57)의 평면화에 연이어 시작하고, 도 1-6에 대해 예시된 본발명의 방법을 반복한다. 제 3 산화물 층(57)은 평면화되었고 이러한 공정에 의한 제 2 바이어 형성에 적합한 표면을 제공한다. 제 2 바이어의 형성을 개시하기 위하여, 제 3 알루미늄 부분(58), 제 2 티타늄 질화물 부분(59) 및 제 4 알루미늄 부분이 형성되어 제 3산화물 층(57) 및 제 1 필라(56)의 노출된 구역 상에 놓여서, 도 1-6에서 예시된 동일 공정을 사용하여 그 정상과 접촉한다. 제 3 알루미늄 부분(58)은 제 3 산화물 층(57) 상에 놓이고, 제 4 알루미늄 부분은 제 2 티타늄 질화물 부분(59) 상에 놓인다. 제 4 산화물 층(61)은 데포지트되어 제 3 산화물(57)의 노출된 구역 상에 놓인다. 제 4 산화물 층(61)은 이후 에칭 백 또는 유사 공정을 사용하여 평면화된다. 제 4 알루미늄 부분은 패터닝되어 제 2 필라(62)를 형성하여 패터닝된 제 2 티타늄 질화물 부분(59) 상에 놓인다. 제 2 필라(62)는 완성된 디바이스에서 바이어로서 사용될 것이다. 제 3 알루미늄 부분(58)은, 제 2 티타늄 질화물 부분(59) 및 제 4 알루미늄 부분을 형성하는 동일한 에칭 중, 패터닝되어 제 2 레벨의 금속 상호접속부를 형성한다. 제 5 산화물 층(63)은 이후 평면화되어 CMP 공정을 사용하여 제 2 필라(62)의 정상을 노출시킨다.
제 5 알루미늄 부분(64)은 이후 형성되어 제 5 산화물 층(63) 및 제 2 필라(62)의 노출된 부분 상에 놓여서 유전체 접점을 형성한다. 제 5 알루미늄 부분(64)은 반도체 디바이스에서 제 3 레벨의 금속 상호접속부로서 작용하고, 패시베이션 층(65)이 형성되어 제 5 산화물 층(63)의 노출된 구역과 제 5 알루미늄 부분(6) 상에 놓인다.
그러므로, 이 실시예에서, 두 개의 바이어가 다중- 레벨 금속 상호접속부를 가지는 반도체 디바이스 내에 형성된다. 제 1 바이어에서, 제 1 필라(56)는 부분(52) 또는 (53)에 의한 어떠한 프레이밍 없이 형성된다; 제 1 필라(56)의 수평 치수는 부분(52) 및 (53)의 수평 치수와 동일하다. 제 2 바이어에서, 제 2 필라(62)는 부분(58) 또는 (59)에 의한 어떠한 프레이밍 없이 형성된다. 제 2 필라(62)의 수평 치수는 부분(58) 및 (59)와 동일하다. 더욱이, 제 2 필라(62)는 제 5 알루미늄 부분(64)에 의해 프레이밍되지 않는다. 본발명에 따르면, 상부 또는 하부 금속 층의 어느 것에 의해서도 프레이밍되지 않는 바이어를 형성하는 것이 가능하다. 이것은 밀집된 레이아웃을 요하는 반도체 디바이스에 사용하는데 유리한데, 왜냐하면 상부 또는 하부 금속 층의 어느 것에 의해서도 프레이밍되지 않는 바이어를 사용하는 것은 디바이스 패킹 밀도를 실질적으로 증가시키기 때문이다.
본발명의 실시가 이중-레벨 및 3중 레벨 금속 반도체 디바이스에 대해 예시되었지만, 본발명은 다중-레벨 반도체 디바이스 내에서 어떠한 수의 레벨의 금속 상호접속부를 형성하는데도 실시될 수 있다, 이러한 실시는 본발명의 범위 내로 고려된다. 또한 다른 실시예에 서 사용된 유전체 층은 포스포실리케이트 유리(PSG), 보로실리케이트 유리(BSG), 보로포스포실리케이트 유리(BPSG), 플라즈마-향상된 산화물(PE0), 플라즈마-향상된 질화물(PEN) 또는 낮은 K 유전체와 같은 저온 산화물 또는 질화물을 어떠한 수로도 사용할 수 있다.
본발명의 다른 실시예에서, 본발명의 실시에 사용된 모든 또는 어떤 금속 층들은 서로 다른 금속으로부터 형성될 수 있다. 예를들면, 필라는 알루미늄으로부터 형성될 수 있고, 필라의 기저부에서의 에치 스톱 금속은 텅스텐으로부터 형성될 수 있고, 금속 상호접속부 층은 티타늄 또는 티타늄-텅스텐 합금으로부터 형성될 수 있다. 알루미늄, 텅스텐, 티타늄, 티타늄 질화물, 탄탈룸, 탄탈룸 질화물, 또는 이들의 조합물이 형성된 반도체 디바이스의 다른 부분에 사용될 수 있다. 본발명의 범위 내의 많은 금속 조합이 있다. 도전 금속 본발명의 실시를 위해서는 오로지 도전 금속 층만이 필요하고, 도전 금속 층은 위에 놓여질 도전 층에 대한 에치 스톱으로서 작용하고, 필라-형상화된 바이어의 기저부에서 형성된다.
본발명의 중요한 장점은 형성된 바이어가 하부 금속과 함께 자기-정렬한다는 것이다. 본발명의 바이어는 금속 층을 데포지트하고, 포토레지스트에 의해 보호되지 않는 주위 금속을 제거하여 금속 필라를 형성하고, 이후 이 형성된 필라 주위로 유전체를 데포지트하는 것에 의해 형성된다. 한편, 표준 바이어 형성 공정에서 구멍이 유전체 층 내에 형성되고, 이후 금속으로 채워진다. 서브-마이크론 기하학에서, 필라를 사용하여 바이어를 형성하는 것은 금속으로 구멍을 채우는데 바람직한데, 왜냐하면 필라의 형성은 충실하게-채워진 금속 바이어를 제공하는 반면, 구멍의 충전은 빈약한 금속 단계 도포율을 나타내는 부분적으로-충전된 금속 바이어를 제공하기 때문이다. 이러한 빈약한 단계 도포율은 높은 종횡 비에 기인하고, 이는 서브-마이크론 디바이스에 대한 유전체 층 내에서 형성된 개방부(opening)의 필수적 특징이다. 더욱이, 복잡한 바이어 에칭, 바이어 청소, 바이어 충전 및 금속 정렬에 대한 바이어의 제거는 웨이퍼 제조의 비용을 감소시킨다.
상기의 실시예에서, 본발명의 방법은 반도체 디바이스의 제조를 위한 많은 공정 내에 쉽게 합체될 수 있도록 도시되었다. 에치 스톱 층의 사용은, 전체 서브-마이크론 반도체 디바이스 제조 공정을 통하여, 실질적인 평면을 가진 바이어 및 다중-레벨 상호접속부의 형성이 가능하도록 도시되었다.
본 발명의 제조 방법 및 구조의 다양한 변형법 및 대체법은 본발명의 범위 및 사상을 벗어나지 않고, 당업자에게 분명할 것이다. 본발명이 특정의 바람직한 실시예과 관련하여 기술되었지만, 청구된 발명은 이러한 특정의 실시예에 제한되지 않음은 숙지되어야 한다. 다음의 청구항은 본발명의 범위를 제한하고, 이들 청구항 및 균등 범위 내의 구조 및 방법을 포함할 의도이다.
본발명은 반도체 디바이스내에 바이어를 형성하는 향상된 방법, 바이어 오정렬과 관련한 문제점들을 감소시키는 바이어를 형성하는 향상된 방법, 수율과 신뢰성을 향상시키는 바이어를 형성하는 향상된 방법, 스텝 커버리지를 향상시키는 바이어를 형성하는 향상된 방법, 접촉 저항을 향상시키는 바이어를 형성하는 향상된 방법을 제공한다.
Claims (5)
- 반도체 디바이스내에 바이어(via)를 형성하는 방법에 있어서,반도체 기판을 제공하는 단계;상기 기판상에 놓인 제 1 도전성 층을 형성하는 단계;상기 제 1 도전성 층상에 놓인 상기 제 1 도전성 층과 다른 재료의 제 2 도전성 층을 형성하는 단계;상기 제 2 도전성 층상에 놓인 상기 제 2 도전성 층과 다른 재료의 제 3 도전성 층을 형성하는 단계;상기 제 1, 제 2 및 제 3 도전성 층의 패터닝된 부분을 형성하도록 상기 제 1, 제 2 및 제 3 도전성 층을 동시에 에칭하고 상기 반도체 기판의 부분을 노출시키는 단계;상기 반도체 기판의 노출된 부분상에 놓인 제 1 유전체 층을 데포지트하는 단계로서, 상기 제 1 유전체 층은 상기 제 1, 제 2 및 제 3 도전성 층의 에칭에 의해 형성된 결과적인 갭을 채우는 단계;상기 제 3 도전성 층의 패터닝된 부분의 상부를 노출시키는 상기 제 1 유전체 층을 평면화시키는 단계;필라를 형성하도록 에치 스톱과 같은 상기 제 2 도전성 층을 사용하여 상기 제 3 도전성 층의 일부를 에칭하는 단계로서, 상기 에칭 단계는 상기 제 2 도전성 층 보다 실질적으로 더 많은 상기 제 3 도전성 층을 선택적으로 에칭하는 단계;제 2 유전체 층을 데포지트하는 단계로서, 상기 제 2 유전체 층은 상기 제 3 도전성 층의 에칭에 의해 형성된 결과적인 갭을 채우는 단계; 및상기 필라의 상부를 노출시키는 상기 제 2 유전체 층을 평면화시키는 단계를 포함하는 방법.
- 제 1항에 있어서, 상기 필라의 노출된 상부상에 놓인 제 4 도전성 층을 형성하는 단계를 부가적으로 포함하는 방법.
- 제 1항에 있어서, 상기 제 1 도전성 층을 형성하는 단계는 알루미늄, 텅스텐, 티타늄, 티타늄 질화물, 탄탈룸, 탄탈룸 질화물, 및 이들의 조합물로 구성된 그룹으로부터 선택된 층을 형성하는 단계를 포함하는 방법.
- 제 1항에 있어서, 상기 제 2 도전성 층을 형성하는 단계는 알루미늄, 텅스텐, 티타늄, 티타늄 질화물, 탄탈룸, 탄탈룸 질화물, 및 이들의 조합물로 구성된 그룹으로부터 선택된 층을 형성하는 단계를 포함하는 방법.
- 반도체 디바이스내에 바이어를 형성하는 방법에 있어서,반도체 기판상에 놓인 제 1 유전체 층을 제공하는 단계;상기 제 1 유전체 층상에 놓인 제 1 금속의 제 1 도전성 층을 형성하는 단계;상기 제 1 도전성 층상에 놓인 제 2 금속의 제 2 도전성 층을 형성하는 단계;상기 제 2 도전성 층상에 놓인 상기 제 1 금속의 제 3 도전성 층을 형성하는 단계;상기 제 1, 제 2 및 제 3 도전성 층의 패터닝된 부분을 형성하도록 상기 제 1, 제 2 및 제 3 도전성 층을 동시에 에칭하고 상기 제 1 유전체 층의 일부를 노출시키는 단계;상기 제 1 유전체 층의 노출된 부분상에 놓인 상기 유전체 층을 데포지트하는 단계로서, 상기 제 2 유전체 층은 상기 제 1, 제 2 및 제 3 도전성 층의 에칭에 의해 형성된 결과적인 갭을 채우는 단계;상기 제 3 도전성 층의 패터닝된 부분의 상부를 노출시키는 상기 제 2 유전체 층을 평면화시키는 단계;필라를 형성하도록 에치 스톱과 같은 상기 제 2 도전성 층을 사용하여 상기 제 3 도전성 층의 일부를 에칭하는 단계로서, 상기 에칭 단계는 상기 제 2 도전성 층 보다 실질적으로 더 많은 상기 제 3 도전성 층을 선택적으로 에칭하는 단계;제 3 유전체 층을 데포지트하는 단계로서, 상기 제 3 유전체 층은 상기 제 3 도전성 층의 에칭에 의해 형성된 결과적인 갭을 채우는 단계;상기 필라의 상부를 노출시키는 상기 제 3 유전체 층을 평면화시키는 단계; 및상기 필라의 노출된 상부상에 놓인 제 4 도전성 층을 형성하는 단계를 포함하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/923,859 US5904569A (en) | 1997-09-03 | 1997-09-03 | Method for forming self-aligned vias in multi-metal integrated circuits |
| US8/923,859 | 1997-09-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990029271A KR19990029271A (ko) | 1999-04-26 |
| KR100272499B1 true KR100272499B1 (ko) | 2000-12-01 |
Family
ID=25449375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980031504A KR100272499B1 (ko) | 1997-09-03 | 1998-08-03 | 다중 레벨 금속 집적회로내에 자기정렬된 바이어를 형성하는방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US5904569A (ko) |
| KR (1) | KR100272499B1 (ko) |
| DE (1) | DE19834917A1 (ko) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW469619B (en) * | 1998-05-26 | 2001-12-21 | Winbond Electronics Corp | Structure and manufacturing method for metal line |
| JP3266109B2 (ja) * | 1998-08-05 | 2002-03-18 | 株式会社村田製作所 | 電子デバイスの作製方法 |
| EP1058304B1 (en) * | 1999-05-31 | 2005-08-17 | STMicroelectronics S.r.l. | Method for autoaligning overlapped lines of conductor material provided in integrated electronic circuits |
| US6200900B1 (en) | 1999-10-08 | 2001-03-13 | National Semiconductor Corporation | Method for formation of an air gap in an integrated circuit architecture |
| US6339027B1 (en) | 1999-11-22 | 2002-01-15 | Chartered Semiconductor Manufacturing Ltd. | Process for borderless stop in tin via formation |
| US6350695B1 (en) * | 2000-06-16 | 2002-02-26 | Chartered Semiconductor Manufacturing Ltd. | Pillar process for copper interconnect scheme |
| JP4425432B2 (ja) * | 2000-06-20 | 2010-03-03 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6620723B1 (en) | 2000-06-27 | 2003-09-16 | Applied Materials, Inc. | Formation of boride barrier layers using chemisorption techniques |
| US6551929B1 (en) | 2000-06-28 | 2003-04-22 | Applied Materials, Inc. | Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques |
| US7732327B2 (en) | 2000-06-28 | 2010-06-08 | Applied Materials, Inc. | Vapor deposition of tungsten materials |
| US7964505B2 (en) | 2005-01-19 | 2011-06-21 | Applied Materials, Inc. | Atomic layer deposition of tungsten materials |
| US7405158B2 (en) | 2000-06-28 | 2008-07-29 | Applied Materials, Inc. | Methods for depositing tungsten layers employing atomic layer deposition techniques |
| US6413872B1 (en) | 2000-08-17 | 2002-07-02 | National Semiconductor Corporation | Method op optimizing vias between conductive layers in an integrated circuit structure |
| US6765178B2 (en) | 2000-12-29 | 2004-07-20 | Applied Materials, Inc. | Chamber for uniform substrate heating |
| US6825447B2 (en) | 2000-12-29 | 2004-11-30 | Applied Materials, Inc. | Apparatus and method for uniform substrate heating and contaminate collection |
| US6951804B2 (en) | 2001-02-02 | 2005-10-04 | Applied Materials, Inc. | Formation of a tantalum-nitride layer |
| US6878206B2 (en) | 2001-07-16 | 2005-04-12 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US6660126B2 (en) | 2001-03-02 | 2003-12-09 | Applied Materials, Inc. | Lid assembly for a processing system to facilitate sequential deposition techniques |
| US6355563B1 (en) * | 2001-03-05 | 2002-03-12 | Chartered Semiconductor Manufacturing Ltd. | Versatile copper-wiring layout design with low-k dielectric integration |
| US6734020B2 (en) | 2001-03-07 | 2004-05-11 | Applied Materials, Inc. | Valve control system for atomic layer deposition chamber |
| US7087997B2 (en) * | 2001-03-12 | 2006-08-08 | International Business Machines Corporation | Copper to aluminum interlayer interconnect using stud and via liner |
| US6849545B2 (en) | 2001-06-20 | 2005-02-01 | Applied Materials, Inc. | System and method to form a composite film stack utilizing sequential deposition techniques |
| US7211144B2 (en) | 2001-07-13 | 2007-05-01 | Applied Materials, Inc. | Pulsed nucleation deposition of tungsten layers |
| DE10149736C1 (de) * | 2001-10-09 | 2003-04-17 | Infineon Technologies Ag | Verfahren zum Ätzen eines Metallschichtsystems |
| US6916398B2 (en) | 2001-10-26 | 2005-07-12 | Applied Materials, Inc. | Gas delivery apparatus and method for atomic layer deposition |
| US7780785B2 (en) | 2001-10-26 | 2010-08-24 | Applied Materials, Inc. | Gas delivery apparatus for atomic layer deposition |
| DE10154820B4 (de) * | 2001-11-08 | 2005-06-02 | Infineon Technologies Ag | Verfahren zum Herstellen einer Maske für Halbleiterstrukturen |
| US6729824B2 (en) | 2001-12-14 | 2004-05-04 | Applied Materials, Inc. | Dual robot processing system |
| US6706639B2 (en) | 2001-12-28 | 2004-03-16 | Union Semiconductor Technology Corp. | Method for interconnecting magnetoresistive memory bits |
| US6620670B2 (en) | 2002-01-18 | 2003-09-16 | Applied Materials, Inc. | Process conditions and precursors for atomic layer deposition (ALD) of AL2O3 |
| US6911391B2 (en) | 2002-01-26 | 2005-06-28 | Applied Materials, Inc. | Integration of titanium and titanium nitride layers |
| US6998014B2 (en) | 2002-01-26 | 2006-02-14 | Applied Materials, Inc. | Apparatus and method for plasma assisted deposition |
| US6827978B2 (en) | 2002-02-11 | 2004-12-07 | Applied Materials, Inc. | Deposition of tungsten films |
| US6833161B2 (en) | 2002-02-26 | 2004-12-21 | Applied Materials, Inc. | Cyclical deposition of tungsten nitride for metal oxide gate electrode |
| US6720027B2 (en) | 2002-04-08 | 2004-04-13 | Applied Materials, Inc. | Cyclical deposition of a variable content titanium silicon nitride layer |
| US7279432B2 (en) | 2002-04-16 | 2007-10-09 | Applied Materials, Inc. | System and method for forming an integrated barrier layer |
| US6821563B2 (en) | 2002-10-02 | 2004-11-23 | Applied Materials, Inc. | Gas distribution system for cyclical layer deposition |
| KR100829367B1 (ko) * | 2002-12-17 | 2008-05-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트렌치 제조 방법 |
| US6864171B1 (en) * | 2003-10-09 | 2005-03-08 | Infineon Technologies Ag | Via density rules |
| US20060172526A1 (en) * | 2003-10-16 | 2006-08-03 | United Microelectronics Corp. | Method for preventing edge peeling defect |
| RU2523064C1 (ru) * | 2013-01-23 | 2014-07-20 | Открытое акционерное общество "Научно-исследовательский институт молекулярной электроники" (ОАО "НИИМЭ"), Российская Федерация | Способ формирования многоуровневых медных межсоединений интегральных микросхем с использованием вольфрамовой жесткой маски |
| US9685370B2 (en) | 2014-12-18 | 2017-06-20 | Globalfoundries Inc. | Titanium tungsten liner used with copper interconnects |
| US10867853B2 (en) | 2016-05-27 | 2020-12-15 | Intel Corporation | Subtractive plug and tab patterning with photobuckets for back end of line (BEOL) spacer-based interconnects |
| US11177171B2 (en) * | 2019-10-01 | 2021-11-16 | International Business Machines Corporation | Encapsulated top via interconnects |
| KR20220108246A (ko) | 2021-01-25 | 2022-08-03 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810332A (en) * | 1988-07-21 | 1989-03-07 | Microelectronics And Computer Technology Corporation | Method of making an electrical multilayer copper interconnect |
| US4917759A (en) * | 1989-04-17 | 1990-04-17 | Motorola, Inc. | Method for forming self-aligned vias in multi-level metal integrated circuits |
| US5258096A (en) * | 1992-08-20 | 1993-11-02 | Micron Semiconductor, Inc. | Method of forming local etch stop landing pads for simultaneous, self-aligned dry etching of contact vias with various depths |
| US5354712A (en) * | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| US5451543A (en) * | 1994-04-25 | 1995-09-19 | Motorola, Inc. | Straight sidewall profile contact opening to underlying interconnect and method for making the same |
| US6004884A (en) * | 1996-02-15 | 1999-12-21 | Lam Research Corporation | Methods and apparatus for etching semiconductor wafers |
| US5858879A (en) * | 1997-06-06 | 1999-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for etching metal lines with enhanced profile control |
| US5827768A (en) * | 1997-07-07 | 1998-10-27 | National Science Council | Method for manufacturing an MOS transistor having a self-aligned and planarized raised source/drain structure |
| US6037223A (en) * | 1998-10-23 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stack gate flash memory cell featuring symmetric self aligned contact structures |
| US6030896A (en) * | 1999-04-21 | 2000-02-29 | National Semiconductor Corporation | Self-aligned copper interconnect architecture with enhanced copper diffusion barrier |
-
1997
- 1997-09-03 US US08/923,859 patent/US5904569A/en not_active Expired - Lifetime
-
1998
- 1998-08-03 DE DE19834917A patent/DE19834917A1/de not_active Ceased
- 1998-08-03 KR KR1019980031504A patent/KR100272499B1/ko not_active IP Right Cessation
-
1999
- 1999-04-21 US US09/295,898 patent/US6103629A/en not_active Expired - Lifetime
- 1999-04-21 US US09/295,838 patent/US6140238A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6103629A (en) | 2000-08-15 |
| US6140238A (en) | 2000-10-31 |
| KR19990029271A (ko) | 1999-04-26 |
| US5904569A (en) | 1999-05-18 |
| DE19834917A1 (de) | 1999-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272499B1 (ko) | 다중 레벨 금속 집적회로내에 자기정렬된 바이어를 형성하는방법 | |
| US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
| US6174804B1 (en) | Dual damascene manufacturing process | |
| US6509623B2 (en) | Microelectronic air-gap structures and methods of forming the same | |
| KR100387255B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3672752B2 (ja) | デュアルダマシン構造体とその形成方法 | |
| US6812572B2 (en) | Bit line landing pad and borderless contact on bit line stud with localized etch stop layer formed in void region, and manufacturing method thereof | |
| US6518671B1 (en) | Bit line landing pad and borderless contact on bit line stud with localized etch stop layer and manufacturing method thereof | |
| US6348734B1 (en) | Self-aligned copper interconnect architecture with enhanced copper diffusion barrier | |
| US6124200A (en) | Method of fabricating an unlanded via | |
| US6818547B2 (en) | Dual damascene process | |
| JPH11150114A (ja) | 半導体装置及びその製造方法 | |
| US6413872B1 (en) | Method op optimizing vias between conductive layers in an integrated circuit structure | |
| US6884713B2 (en) | Method for forming metal line of semiconductor device | |
| US6200890B1 (en) | Method of fabricating copper damascene | |
| US20020048934A1 (en) | Planarization method on a damascene structure | |
| CN111211095B (zh) | 导电互连线的制造方法 | |
| US6391745B1 (en) | Method for forming overlay verniers for semiconductor devices | |
| US7083899B2 (en) | Method for manufacturing a semiconductor device | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| US6048797A (en) | Method of manufacturing interconnects | |
| US6297144B1 (en) | Damascene local interconnect process | |
| US6245667B1 (en) | Method of forming via | |
| US6271116B1 (en) | Method of fabricating interconnects | |
| KR100289672B1 (ko) | 자기배열된언랜디드비아의금속화방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19980803 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19980803 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20000630 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20000828 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20000828 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20030814 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040825 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050823 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060823 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070823 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080825 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090819 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100812 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110811 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20120727 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120727 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20130729 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130729 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140730 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140730 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150630 Start annual number: 16 End annual number: 16 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20170705 |