DE10149736C1 - Verfahren zum Ätzen eines Metallschichtsystems - Google Patents

Verfahren zum Ätzen eines Metallschichtsystems

Info

Publication number
DE10149736C1
DE10149736C1 DE10149736A DE10149736A DE10149736C1 DE 10149736 C1 DE10149736 C1 DE 10149736C1 DE 10149736 A DE10149736 A DE 10149736A DE 10149736 A DE10149736 A DE 10149736A DE 10149736 C1 DE10149736 C1 DE 10149736C1
Authority
DE
Germany
Prior art keywords
etching
layer
aluminum
etching step
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10149736A
Other languages
English (en)
Inventor
Falko Hoehnsdorf
Jens Bachmann
Ullrich Baier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10149736A priority Critical patent/DE10149736C1/de
Priority to US10/267,335 priority patent/US6869886B2/en
Application granted granted Critical
Publication of DE10149736C1 publication Critical patent/DE10149736C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Ätzen eines Metallschichtsystems. Das Metallschichtsystem umfaßt eine erste und eine zweite aluminiumhaltige Schicht (2, 3) sowie eine dazwischen angeordnete Zwischenschicht (5) aus einem Material, das für eine Endpunkterkennung geeignet ist. Das Ätzverfahren umfaßt einen ersten Ätzschritt, bei dem die obere aluminiumhaltige Schicht (3) mit einem ersten Ätzwinkel geätzt wird, und einen zweiten Ätzschritt, bei dem die untere aluminiumhaltige Schicht (2) mit einem zweiten Ätzwinkel geätzt wird. Die Umschaltung zwischen erstem und zweitem Ätzschritt erfolgt, sobald das Erreichen der Zwischenschicht (5) mittels Endpunkterkennung erkannt worden ist. Entsprechend ist die Zwischenschicht (5) an einer Stelle angeordnet, an der die Umschaltung zwischen erstem und zweitem Ätzschritt erfolgen soll.

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Ätzen eines Metallschichtsystems.
Zur Herstellung von Leiterbahnen von Integrierten Schaltungen und insbesondere von Embedded DRAM-Zellenfeldern, das heißt dynamischen Speicherzellenfeldern (Dynamic Random Access Me­ mory), die gemeinsam mit größeren Logik- und Verarbeitungs­ komponenten auf einem Halbleiterchip integriert sind, wird häufig eine sogenannte AlCu-RIE-Metallisierung verwendet. Ei­ ne solche Metallisierung wird durch reaktives Ionenätzen ei­ nes zuvor ganzflächig aufgebrachten Schichtstapels mit einer AlCu-Legierung gewonnen.
Ein Querschnitt durch einen derartigen Schichtstapel ist in Fig. 3 gezeigt, in der Bezugszeichen 4 eine auf einer Ober­ fläche 8 eines Halbleitersubstrats 12 abgeschiedene Titan- Schicht, Bezugszeichen 2 eine darauf gebildete AlCu- Legierungsschicht, Bezugszeichen 6 eine darauf gebildete Ti­ tan-Schicht und Bezugszeichen 7 eine darauf gebildete Titan­ nitridschicht bezeichnen.
Bei der Ätzung der Metallbahnen kann es sehr vorteilhaft sein, wenn mit einem Taper-Winkel geätzt wird, d. h. wenn die geätzten Wände nicht genau senkrecht, sondern geneigt zur Me­ talloberfläche verlaufen, da dadurch der Bahnwiderstand ohne Anpassung der Lithographie auf den gewünschten Wert genau eingestellt werden kann. Diese Ätzung verläuft vorzugsweise in einem Zwei-Stufen-Prozeß, bei dem zunächst in einer ersten Stufe das Lithographiemaß mit vergleichsweise hoher Ätzrate ins Metall übertragen wird. Daher werden bei dieser ersten Stufe im wesentlichen senkrechte Wände erzeugt.
Während der zweiten Stufe wird der Rest des Schichtstapels mit einem vorgegebenen Ätzwinkel geätzt, indem das Verhältnis von isotroper chemischer zu anisotroper Sputter-Komponente bei den Ätzgasen eingestellt wird. Der Ätzwinkel bezeichnet dabei den Winkel zwischen der horizontalen Metalloberfläche auf der freigeätzten Seite und der verbleibenden Wand. Bei senkrechten Wänden beträgt der Ätzwinkel 90°. Vergrößert sich der Querschnitt des freigeätzten Bereichs in Richtung zum Halbleitersubstrat hin gesehen, so ist der Ätzwinkel kleiner als 90°, verkleinert sich der Querschnitt des geätzten Be­ reichs, so ist der Ätzwinkel größer als 90%.
Da bei einem herkömmlichen Schichtstapel die Umschaltung zwi­ schen erster und zweiter Stufe mitten in der AlCu- Legierungsschicht erfolgt, wird die erste Stufe nach einer voreingestellten Festzeit beendet. Das hat aber zur Folge, daß, wenn beispielsweise verschiedene Produkte in derselben Technologie gefertigt werden, bei unterschiedlichen Bele­ gungsdichten in der betreffenden Metallisierungsebene während der ersten Ätzstufe sehr unterschiedlich tief in die AlCu- Legierungsschicht hineingeätzt wird.
So wird beispielsweise bei einer sehr geringen Belegungsdich­ te, bei der viel Material wegzuätzen ist, die erste Ätzstufe nur wenig AlCu-Legierung im Vergleich zur Gesamtschichtdicke wegätzen, so daß der größte Teil der Metallisierungsschicht mit einem Ätzwinkel größer als 90° geätzt werden wird. Dies kann zu Kurzschlüssen zwischen benachbarten Leiterbahnen und/oder zu zu geringen Bahnwiderständen führen.
Bei einer sehr hohen Belegungsdichte, bei der sehr wenig Me­ tall wegzuätzen ist, werden hingegen bereits während der er­ sten Ätzstufe die eigentlich nicht zu ätzenden Leiterbahnbe­ reiche so stark angegriffen, daß diese unter Umständen völlig deformiert beziehungsweise verätzt werden können, was zu zu hohen Bahnwiderständen führt.
Bei üblichen Embedded DRAMs beträgt die Variation der Bele­ gungsdichte ungefähr 30 bis 70%. Bislang wurde versucht, die­ ses Problem ansatzweise durch geeignete Fill-Strategien im Layout zu lösen, was allerdings trotzdem zu recht unter­ schiedlichen Belegungsdichten der einzelnen Produkte führen kann. Im ungünstigsten Fall müßte hier für jedes Produkt ein eigener Ätzprozeß entwickelt und etabliert werden.
In der US 5 849 641 ist ein Verfahren zum Ätzen eines Metall­ schichtstapels beschrieben. Der Metallschichtstapel umfaßt eine aluminiumhaltige Schicht, die auf einer Barriereschicht angeordnet ist. Um ein Unterätzen in tiefer liegende Schich­ ten zu vermeiden, werden die Ätzbedingungen umgeschaltet. Während die aluminiumhaltige Schicht mit im wesentlichen senkrechten Seitenwänden geätzt wird, ergeben sich beim Ätzen der Barriereschicht schräg abfallende Seitenwände. Als Ätzga­ se können Cl2 und BCl3 verwendet werden. Die Barriereschicht sitzt auf einem Kontaktloch auf. Nach dem Wegätzen der Bar­ riereschicht wird der Ätzvorgang beendet.
In der DE 198 34 917 A1 ist ein Al/TiN/Al-Schichtstapel ge­ zeigt, um eine vertikale Kontaktstruktur zwischen horizonta­ len Metallschichten herzustellen. Die TiN-Schicht dient als Ätzstopschicht.
Im übrigen zeigt die US 5 968 711 ein Verfahren zum Ätzen von Leiterbahnen aus einer AlCu- oder AlSiCu-Schicht, bei dem der Leiterbahndurchmesser nach unten hin vergrößert ist. Ein an­ deres Verfahren zum Ätzen von nach unten hin sich verbrei­ ternden Leiterbahnen ist in der US 6 248 252 B1 beschrieben. In der US 6 025 268 ist die Verwendung einer über der Photo­ resistschicht aufgebrachten, ätzbeständigen Passivierungs­ schicht beschrieben, durch die Leiterbahnen mit einem größe­ ren Bahndurchmesser als bei herkömmlichem Schichtaufbau ohne Passivierungsschicht geätzt werden können.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zum Ätzen eines Metallschichtsystems anzugeben, das besser steuerbar ist.
Gemäß der vorliegenden Erfindung wird die Aufgabe durch ein Verfahren zum Ätzen eines Metallschichtsystems gelöst mit den folgenden Schritten: Vorsehen eines Halbleiterwafers mit min­ destens zwei aluminiumhaltigen Schichten, von denen eine obe­ re aluminiumhaltige Schicht durch eine Zwischenschicht von einer unteren aluminiumhaltigen Schicht, die unterhalb der oberen aluminiumhaltigen Schicht angeordnet ist, getrennt ist; Durchführen eines ersten Ätzschritts, bei dem die obere aluminiumhaltige Schicht mit einem ersten Ätzwinkel geätzt wird; Durchführen eines zweiten Ätzschritts, bei dem die un­ tere aluminiumhaltige Schicht mit einem zweiten, vom ersten verschiedenen Ätzwinkel geätzt wird; wobei eine Umschaltung zwischen dem erstem und dem zweitem Ätzschritt erfolgt, so­ bald das Erreichen der Zwischenschicht mittels einer Endpunk­ terkennung erkannt worden ist.
Die bevorzugten Ausführungsformen sind Gegenstand der abhän­ gigen Ansprüche.
Die Erfindung beruht somit im wesentlichen darauf, daß in dem üblicherweise verwendeten Metallisierungsschichtstapel eine Zwischenschicht aus einem Material, das für eine Endpunkter­ kennung geeignet ist, an einer Stelle angeordnet ist, an der die Umschaltung zwischen erstem und zweitem Ätzschritt er­ folgt.
Dabei ist ein Material, das für eine Endpunkterkennung geeig­ net ist, derart zusammengesetzt, daß durch übliche Endpunk­ terkennungsverfahren erkennbar ist, daß während des Ätzver­ fahrens die Zwischenschicht erreicht worden ist. Insbesondere umfaßt das Material mindestens eine Atomsorte, die beispiels­ weise durch Analyse des Emissionssignals eindeutig nachweis­ bar ist. Wird während des Ätzverfahrens das Auftreten einer entsprechenden Emissionslinie nachgewiesen, so ist der End­ punkt des ersten Ätzschritts erreicht. Als Endpunkterken­ nungsverfahren kommen neben der Emissionsspektroskopie auch andere Verfahren wie Massenspektrometrie oder Analyse der Plasmaparameter in Frage. Zumindest umfaßt die Zwischen­ schicht ein von Aluminium verschiedenes Metall.
Insbesondere kann die mindestens eine Zwischenschicht eine titanhaltige Schicht sein, die ein eindeutiges Emissions­ signal liefert. Die Verwendung einer titanhaltigen Schicht ist auch dahingehend vorteilhaft, da üblicherweise verwendete Metallisierungsschichtstapel im oberen und unteren Bereich titanhaltige Schichten enthalten, so daß das Herstellungsver­ fahren keinen zusätzlichen apparativen Aufwand wie beispiels­ weise zusätzliche Sputterkammern erfordert.
Dadurch, daß die mindestens eine Zwischenschicht in die alu­ miniumhaltige Legierungsschicht eingebaut wird, wird eine Endpunkterkennung des ersten Ätzschritts möglich. Dabei ist die mindestens eine Zwischenschicht in gewünschter Höhe in­ nerhalb der aluminiumhaltigen Legierungsschicht angeordnet, wodurch auf genau definierter Höhe der aluminiumhaltigen Le­ gierungsschicht unabhängig von der Metall-Belegungsdichte von dem einen in den nächsten Ätzschritt umgeschaltet werden kann.
Die Zwischenschicht ist üblicherweise im mittleren Drittel des Metallisierungsschichtstapels angeordnet, so daß sich für den ersten und auch für den zweiten Ätzschritt akzeptable Ätzzeiten ergeben. Ist die Zwischenzeit zu weit oben oder zu weit unten innerhalb des Metallisierungsschichtstapels ange­ ordnet, so besteht die Gefahr, daß der Endpunkt nicht richtig erkannt wird, beispielsweise weil sich auch im üblicherweise verwendeten Metallisierungsschichtstapel titanhaltige Schich­ ten im oberen und unteren Bereich befinden.
Die Dicke der Zwischenschicht beträgt etwa 5 bis 20 nm. Bei geringeren Schichtdicken wird die Endpunkterkennung schwierig zu realisieren, bei größeren Schichtdicken besteht die Ge­ fahr, daß die Handhabung des Schichtstapels schwierig wird, da beispielsweise eine dickere Zwischenschicht schwerer zu ätzen ist.
Bei der vorliegenden Erfindung ist vorzugsweise darauf zu achten, daß, wenn die Zwischenschicht titanhaltig ist, die Bildung von TiAl3, beispielsweise bei einem darauffolgenden Wärmebehandlungsschritt, der insbesondere bei der Abscheidung eines Hartmaskenmaterials auftreten kann, vermieden wird. Die Bildung von TiAl3 ist dahingehend ungünstig, daß TiAl3 als Ätzstopp wirken kann und somit das erfindungsgemäße Ätzver­ fahren beeinträchtigt. Die Bildung von TiAl3 wird beispiels­ weise verhindert, wenn als titanhaltige Schicht TiN verwendet wird, oder aber wenn ein Schichtsystem mit einer titanhalti­ gen Schicht, beispielsweise einer Titanschicht, die nicht di­ rekt an die aluminiumhaltige Legierung angrenzt, verwendet wird.
Bei dem erfindungsgemäßen Verfahren werden während des ersten Ätzschritts vorzugsweise im wesentlichen senkrechte Wände er­ zeugt, wohingegen während des zweiten Ätzschritts der Durch­ messer des geätzten Bereichs verringert wird. Dadurch läßt sich der Durchmesser der Leiterbahnen durch Variation der Ätzgasmischung während des zweiten Ätzschritts besonders ein­ fach einstellen. "Im wesentlichen senkrechte" Wände sind da­ bei Wände mit ätzverfahrensbedingten Variationen des Ätzwin­ kels, bei denen die Abweichung von oberem zu unterem Ätzloch­ durchmesser nicht mehr als 10% beträgt.
Ferner ist bevorzugt, daß der erste Ätzschritt mit einer be­ sonders hohen Ätzrate erfolgt, wodurch die Bearbeitungszeit verkürzt werden kann.
Das Erreichen der Zwischenschicht oder des Zwischenschichtsy­ stems kann beispielsweise durch Analyse des optischen Emissi­ onssignals erkannt werden. Sobald ein entsprechendes Emissi­ onssignal nachgewiesen wird, ist der Endpunkt des ersten Ätz­ schritts erreicht, und das Ätzverfahren kann auf den zweiten Ätzschritt umgeschaltet werden.
Insgesamt werden durch die vorliegende Erfindung folgende Vorteile bereitgestellt:
  • - Durch die neu eingefügte Zwischenschicht beziehungsweise das neu eingefügte Zwischenschichtsystem wird ermöglicht, den Endpunkt des ersten Ätzschritts des erfindungsgemäßen Ätzver­ fahrens genau und reproduzierbar zu bestimmen.
  • - Dadurch hat der zweite Ätzschritt, bei dem typischerweise mit einem von 90° verschiedenen Ätzwinkel geätzt wird, einen wohl definierten Startpunkt. Folglich wird eine wohldefinier­ te Höhe der aluminiumhaltigen Legierung mit diesem Ätzwinkel geätzt, was zu einer verbesserten Steuerung der Linienbreite und somit des Widerstands der Leiterbahn führt.
  • - Das erfindungsgemäße Ätzverfahren kann daher leichter auf Produkte mit verschiedenen Belegungsdichten oder auch Ätzra­ ten übertragen werden.
  • - Ein besonderer Vorteil ergibt sich dadurch, daß das erfin­ dungsgemäße Ätzverfahren sehr leicht an Ätzkammern mit ver­ schiedenen Ätzraten angepaßt werden kann. Üblicherweise wei­ sen verschiedene Ätzkammern beziehungsweise Ätzkammern in verschiedenen Verarbeitungsanlagen (Tools) verschiedene Ätz­ raten auf. Dadurch, daß der erste Ätzschritt nicht mehr zeit­ gesteuert, sondern endpunktgesteuert abläuft, entfällt eine arbeitsaufwendige Kalibrierung neuer Ätzkammern beziehungs­ weise Tools. Des weiteren werden beim Ätzen auch in verschie­ denen Ätzkammern beziehungsweise Tools jeweils reproduzierba­ re Ergebnisse erzielt.
  • - Die Einführung einer zusätzlichen titanhaltigen Zwischen­ schicht erhöht die Festigkeit gegenüber Elektromigration, wo­ durch die Zuverlässigkeit der Metallisierung verbessert wird.
Die vorliegende Erfindung wird im folgenden unter Bezugnahme auf die begleitenden Zeichnungen näher erläutert werden.
Fig. 1 zeigt den Aufbau des zu ätzenden Metallschicht­ systems;
Fig. 2 zeigt den Aufbau des Metallschicht­ systems nach Ätzen von Leiterbahnen; und
Fig. 3 zeigt den Aufbau eines herkömmlichen Metallschichtsy­ stems.
Auf einer Oberfläche 8 eines Halbleitersubstrats 12 wird durch allgemein bekannte Verfahren wie insbesondere Sputtern zunächst eine dünne Titan-Schicht 4 in einer Dicke von etwa 10 nm abgeschieden. Darauf folgend wird als Metallisierungs­ schicht 2 eine Aluminium-Kupfer-Legierung, typischerweise mit einem Kupfergehalt von 0,5% ebenfalls durch ein Sputterver­ fahren abgeschieden. Zur Erzeugung einer Zwischenschicht aus Titan wird eine etwa 5 bis 10 nm dicke Titanschicht 5 eben­ falls durch Sputtern aufgebracht.
Sodann wird eine zweite AlCu-Legierungsschicht 3 aufgebracht. Der Metallisierungsstapel wird vervollständigt, indem wieder­ um durch Sputtern zunächst eine dünne Titanschicht 6 typi­ scherweise in einer Dicke von ungefähr 20 nm und dann eine etwas dickere Titannitridschicht 7 typischerweise in einer Dicke von etwa 100 nm abgeschieden werden (siehe Fig. 1). Dabei werden die titanhaltigen Schichten in anderen Sputter­ kammern innerhalb desselben Tools als die aluminiumhaltigen Schichten aufgebracht.
Eine Aufgabe der Titannitridschicht 7 ist die einer metallur­ gischen Barriere zwischen Silizium und Aluminium. Die Titan­ schicht 4 bildet mit dem Silizium der Substratoberfläche 8 eine niederohmige TiSi2-Kontaktschicht.
Demgegenüber dient die dünne Titanschicht 5 zur Endpunkter­ kennung des ersten Ätzschritts bei dem im folgenden beschrie­ benen Verfahren zum Ätzen der Leiterbahnen 1. Aus diesem Grunde ist sie an der Stelle angeordnet, an der die Umschal­ tung zwischen erstem und zweitem Ätzschritt stattfinden soll.
Das soeben erzeugte Metallschichtsystem weist üblicherweise eine Dicke von 300 bis 450 nm (Nanometer) auf.
Zum Ätzen der Leiterbahnen 1 wird das soeben erzeugte Metall­ schichtsystem zunächst mit einem etwa 100 bis 300 nm Hartmas­ kenmaterial aus SiO2, SiON oder einer Kombination aus diesen sowie mit einem Photoresistmaterial abgedeckt. Das Photore­ sistmaterial wird entsprechend den zu erzeugenden Leiterbah­ nen unter Verwendung einer Maske photolithographisch struktu­ riert. Darauf folgend wird zunächst die Hartmaske in einem Plasma-Ätzverfahren unter Verwendung von CF4/CHF3 als Ätzgas geätzt. Nach Entfernen des restlichen Photoresistmaterials wird das erfindungsgemäße Verfahren zum Ätzen des Metall­ schichtsystems durchgeführt.
Zunächst wird durch ein reaktives Ionenätzverfahren die obere aluminiumhaltige Schicht 3 unter Verwendung eines Ätzgasgemi­ sches umfassend BCl3, Cl2, CH4 und N2 mit im wesentlichen senkrechten Wänden geätzt. Sobald durch Emissionsspektrosko­ pie festgestellt worden ist, daß die Titanschicht 5 erreicht ist, erfolgt eine Umschaltung des Ätzverfahrens in der Weise, daß das Mischungsverhältnis der jeweiligen Komponenten der Ätzgasmischung verändert wird, während die Zusammensetzung der Ätzgasmischung unverändert bleibt. Beispielsweise wird während des zweiten Ätzschritts der BCl3-Anteil erhöht, wäh­ rend der Cl2-Anteil erniedrigt wird. Dabei ergibt sich, wie in Fig. 2 dargestellt ist, eine Verkleinerung des Quer­ schnitts der geätzten Gräben 13. Da der erste Ätzschritt nicht nach einer vorgegebenen Festzeit, sondern nach Erken­ nung des Endpunkts beendet wird, startet der zweite Ätz­ schritt bei der durch die Titanschicht definierten Höhe des verbleibenden Metallisierungsstapels. Dadurch wird eine vor­ gegebene Leiterbahnbreite und damit auch ein vorgegebener Wi­ derstand der Leiterbahn erzielt.
Sobald die Titanschicht 4 geätzt worden ist, ist das Ätzver­ fahren beendet, und die Metallisierungsstruktur wird nach herkömmlichen Verfahren weiter bearbeitet. Die resultierende in Fig. 2 dargestellte Metallisierungsstruktur dient zur Verdrahtung von Funktionselementen in einem Halbleiterchip, der insbesondere ein Chip mit embedded-DRAM sein kann.
Bezugszeichenliste
1
Leiterbahn
2
AlCu-Legierungsschicht
3
AlCu-Legierungsschicht
4
Ti-Schicht
5
Ti-haltige Zwischenschicht
6
Ti-Schicht
7
TiN-Schicht
8
Halbleiter-Substratoberfläche
12
Halbleitersubstrat
13
Graben

Claims (8)

1. Verfahren zum Ätzen eines Metallschichtsystems mit den Schritten:
  • - Vorsehen eines Halbleiterwafers mit mindestens zwei alumi­ niumhaltigen Schichten (2, 3), von denen eine obere alumi­ niumhaltige Schicht (3) durch eine Zwischenschicht (5) von einer unteren aluminiumhaltigen Schicht (2), die unterhalb der oberen aluminiumhaltigen Schicht (3) angeordnet ist, getrennt ist;
  • - Durchführen eines ersten Ätzschritts, bei dem die obere aluminiumhaltige Schicht (3) mit einem ersten Ätzwinkel ge­ ätzt wird;
  • - Durchführen eines zweiten Ätzschritts, bei dem die untere aluminiumhaltige Schicht (2) mit einem zweiten, vom ersten verschiedenen Ätzwinkel geätzt wird;
  • - wobei eine Umschaltung zwischen dem erstem und dem zweitem Ätzschritt erfolgt, sobald das Erreichen der Zwischen­ schicht (5) mittels einer Endpunkterkennung erkannt worden ist.
2. Verfahren nach Anspruch 1, bei dem ein Graben (13) geätzt wird und während des ersten Ätzschritts im wesentlichen senk­ rechte Wände des Grabens (13) erzeugt werden und während des zweiten Ätzschritts geneigte Wände des Grabens (13) erzeugt werden und der Durchmesser des Grabens (13) verringert wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem der erste Ätz­ schritt mit einer höheren Ätzrate als der zweite Ätzschritt erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Ätzgas ein Gemisch umfassend BCl3 und Cl2 verwendet wird, daß während der Durchführung des ersten Ätzschritts ein er­ ster Anteil des Gases BCl3 und ein zweiter Anteil des Gases Cl2 verwendet wird und daß während der Durchführung des zwei­ ten Ätzschritts ein gegenüber dem ersten Anteil erhöhter An­ teil des Atzgases BCl3 und während der Durchführung des zwei­ ten Ätzschritts ein gegenüber dem zweiten Anteil niedrigerer Anteil des Ätzgases Cl2 verwendet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Ätzgas weiterhin CH4 und N2 enthält.
6. Verfahren nach einen der Ansprüche 1 bis 5, bei dem ein Wafer vorgesehen wird, dessen Zwischenschicht (5) die Dicke von 5 bis 20 nm aufweist und die ein von Aluminium verschie­ denes Metall umfaßt.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem die mindestens eine Zwischenschicht (5) eine titanhaltige Schicht umfaßt.
8. Verfahren nach Anspruch 7, bei dem die titanhaltige Schicht eine Titan-Schicht oder eine TiN-Schicht umfaßt.
DE10149736A 2001-10-09 2001-10-09 Verfahren zum Ätzen eines Metallschichtsystems Expired - Fee Related DE10149736C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10149736A DE10149736C1 (de) 2001-10-09 2001-10-09 Verfahren zum Ätzen eines Metallschichtsystems
US10/267,335 US6869886B2 (en) 2001-10-09 2002-10-09 Process for etching a metal layer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10149736A DE10149736C1 (de) 2001-10-09 2001-10-09 Verfahren zum Ätzen eines Metallschichtsystems

Publications (1)

Publication Number Publication Date
DE10149736C1 true DE10149736C1 (de) 2003-04-17

Family

ID=7701885

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10149736A Expired - Fee Related DE10149736C1 (de) 2001-10-09 2001-10-09 Verfahren zum Ätzen eines Metallschichtsystems

Country Status (2)

Country Link
US (1) US6869886B2 (de)
DE (1) DE10149736C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834289A (zh) * 2019-04-16 2020-10-27 中电海康集团有限公司 一种金属铝的刻蚀方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10260352A1 (de) * 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
US7579282B2 (en) * 2006-01-13 2009-08-25 Freescale Semiconductor, Inc. Method for removing metal foot during high-k dielectric/metal gate etching
KR20160120891A (ko) 2015-04-09 2016-10-19 삼성전자주식회사 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849641A (en) * 1997-03-19 1998-12-15 Lam Research Corporation Methods and apparatus for etching a conductive layer to improve yield
DE19834917A1 (de) * 1997-09-03 1999-03-11 Nat Semiconductor Corp Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
US5968711A (en) * 1998-04-28 1999-10-19 Vanguard International Semiconductor Corporation Method of dry etching A1Cu using SiN hard mask
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
US6248252B1 (en) * 1999-02-24 2001-06-19 Advanced Micro Devices, Inc. Method of fabricating sub-micron metal lines

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319225A (ja) * 1989-06-15 1991-01-28 Matsushita Electron Corp 多層配線の形成方法
JPH05347306A (ja) * 1992-06-15 1993-12-27 Sony Corp アルミニウム系配線及びその形成方法
JP2001230255A (ja) * 2000-02-16 2001-08-24 Fuji Electric Co Ltd 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
US5849641A (en) * 1997-03-19 1998-12-15 Lam Research Corporation Methods and apparatus for etching a conductive layer to improve yield
DE19834917A1 (de) * 1997-09-03 1999-03-11 Nat Semiconductor Corp Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
US5968711A (en) * 1998-04-28 1999-10-19 Vanguard International Semiconductor Corporation Method of dry etching A1Cu using SiN hard mask
US6248252B1 (en) * 1999-02-24 2001-06-19 Advanced Micro Devices, Inc. Method of fabricating sub-micron metal lines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834289A (zh) * 2019-04-16 2020-10-27 中电海康集团有限公司 一种金属铝的刻蚀方法
CN111834289B (zh) * 2019-04-16 2022-10-28 中电海康集团有限公司 一种金属铝的刻蚀方法

Also Published As

Publication number Publication date
US6869886B2 (en) 2005-03-22
US20030068899A1 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE19958904C2 (de) Verfahren zur Herstellung einer Hartmaske auf einem Substrat
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE69529775T2 (de) Verfahren zur Herstellung einer Damaszenstruktur mit einer WGe Polierstoppschicht
DE69718142T2 (de) Verfahren zum ätzen von halbleiterscheiben
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE60036305T2 (de) Selbstjustierte metalldeckschichten für zwischenschicht-metallverbindungen
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE69429951T2 (de) Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE69838202T2 (de) Endpunktfühlung und Apparat
DE102007015506B4 (de) Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE69618386T2 (de) Damaszener-Doppelprozess mit Löchern mit abgeschrägten Flauben
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE19817558A1 (de) Verbesserte Basisschicht-Struktur zum Abdecken eines Lochs in einer Isolationsschicht einer Halbleitervorrichtung und ihr Herstellungsverfahren
DE3879321T2 (de) Bestimmung des aetzungsendpunktes.
DE102007028155B3 (de) Verfahren zum Ausbilden von Durchgangsöffnungen für Kontakte einer integrierten Schaltungsvorrichtung oder für Elektroden einer Speichervorrichtung und integrierte Schaltungsvorrichtung
DE102019115467B4 (de) Minderung der Stufenhöhe in Resistive Random-Access-Memorystrukturen
DE69930027T2 (de) Metallisierungsverfahren für Halbleiter
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE10149736C1 (de) Verfahren zum Ätzen eines Metallschichtsystems

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee