DE102004028026B4 - Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken - Google Patents

Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken Download PDF

Info

Publication number
DE102004028026B4
DE102004028026B4 DE200410028026 DE102004028026A DE102004028026B4 DE 102004028026 B4 DE102004028026 B4 DE 102004028026B4 DE 200410028026 DE200410028026 DE 200410028026 DE 102004028026 A DE102004028026 A DE 102004028026A DE 102004028026 B4 DE102004028026 B4 DE 102004028026B4
Authority
DE
Germany
Prior art keywords
layer
dielectric
metal hard
hard mask
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410028026
Other languages
English (en)
Other versions
DE102004028026A1 (de
Inventor
Kaushik Kumar
Larry Clevenger
Timothy J. Ridgefield Dalton
Douglas C. Danbury La Tulipe
Andy Cowley
Erdem Kaltalioglu
Jochen Schacht
Mark Hoinkis
Andrew H. Simon
Steffen Kaldor
Chih-Chao Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
GlobalFoundries Inc
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE102004028026A1 publication Critical patent/DE102004028026A1/de
Application granted granted Critical
Publication of DE102004028026B4 publication Critical patent/DE102004028026B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12576—Boride, carbide or nitride component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Metallhartmaske zum Bereitstellen einer Vorlage zum Mustern eines dielektrischen Stapels (16, 18), mit:
einer gemusterten Schicht (70) aus TiN (Titannitrid), die den dielektrischen Stapel (16, 18) bedeckt; und
einer Abdeckschicht (72) aus TaN (Tantalnitrid), die die gemusterte Schicht (70) aus TiN bedeckt,
wobei die Dicke der Schicht (72) aus TaN zwischen 7,5 nm und 9,9 nm beträgt.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf die Verwendung einer Metallhartmaske in einem Dual-Damascene-Ätzschema und insbesondere auf die Verwendung einer aus zwei verschiedenen Metallverbindungen, TiN (Titannitrid) und TaN (Tantalnitrid), bestehenden Metallhartmaske zum Vermeiden von sowohl Lithographieausrichtungsproblemen als auch Metalloxidrückstandsablagerungen auf der Waferoberfläche.
  • Wie es dem Fachmann allgemein bekannt ist, besteht ein fortdauerndes Ziel bei der Herstellung und Produktion von Halbleitern in einer Verringerung der Größe von Komponenten und Schaltungen mit dem gleichzeitigen Ergebnis einer Erhöhung der Anzahl von Schaltungen und/oder Schaltungselementen wie beispielsweise Transistoren, Kondensatoren usw. auf einer einzelnen Halbleitervorrichtung. Diese schonungslose und erfolgreiche Verringerung der Größe der Schaltungselemente fordert auch eine Verringerung der Größe der die Vorrichtungen und Schaltungen verbindenden Leiterbahnen. Mit dem Entwurf von immer kleiner werdenden Leiterbahnen erhöht sich jedoch der Widerstand der Verbindungen. Während die Anzahl von dielektrischen Schichten zunimmt, erhöht sich ferner die kapazitive Kopplung zwischen Bahnen auf der gleichen Ebene und der angrenzenden Ebene.
  • In der Vergangenheit wurden Aluminium als Metallverbindungsbahnen bzw. Metallverbindungsleitungen und Siliziumoxid als Dielektrikum verwendet. Neuere Herstellungstechniken favorisieren jedoch nunmehr Kupfer als Metall für Verbindungsleitungen, und verschiedene Materialien mit niedrigem K (orga nisch und anorganisch) werden als dielektrisches Material favorisiert. Nicht überraschend haben diese Materialänderungen Änderungen der Verarbeitungsverfahren erfordert. Wegen der Schwierigkeit des Ätzens von Kupfer, ohne auch eine unannehmbare Beschädigung des dielektrischen Materials zu verursachen, hat insbesondere die Technik des Ausbildens der Metallverbindungsleitungen bedeutende Änderungen erfahren. D.h., während Aluminiumverbindungen durch ein Ablagern bzw. Abscheiden einer Schicht aus Aluminium und daraufhin ein Verwenden von Photoresist, Lithographie und Ätzen zum Übriglassen eines gewünschten Musters von Aluminiumleitungen ausgebildet werden können, wird die Ausbildung von Kupferverbindungsleitungen typischerweise durch einen Prozess ausgebildet, auf den nun gewöhnlich als einen Damascene-Prozess Bezug genommen wird. Bei dem Damascene-Prozess handelt es sich beinahe um das Gegenteil des Ätzens, und einfach ausgedrückt wird eine Vertiefung, ein Kanal oder eine Durchkontaktierung (via) geschnitten, geätzt oder anderweitig in dem darunterliegenden Dielektrikum ausgebildet und daraufhin mit Metall (z.B. Kupfer) gefüllt.
  • Der Prozess ist eher einfach, falls die Metallisierung oder Kupferschicht nur auf einer Ebene auszubilden ist. Wie dem Fachmann allgemein bekannt ist, werden jedoch nun Halbleitervorrichtungen auf mehreren Ebenen auf einem Chip ausgebildet, und folglich müssen Metallisierung oder Verbindungen, die sich in der Größenordnung von 100 nm (Nanometer) und weniger befinden, ebenfalls auf jeder Ebene ausgebildet werden. Ferner sind nicht nur mehrere Ebenen der Metallisierung erforderlich, sondern diese mehreren Ebenen müssen miteinander verbunden werden. Die möglichen Schwierigkeiten zum Erreichen der notwendigen Registrierung von 100nm-Verbindungsdurchkontaktierungen durch das Dielektrikum (die daraufhin mit Kupfer gefüllt werden), die nach einer Verbindungsleitung von 100 nm auf einer weiteren Ebene in der gleichen Halbleitervorrichtung ausgerichtet sind, werden ersichtlich.
  • Zum Erleichtern der Ausrichtung und Registrierung ist ein Ansatz die Verwendung von Titannitrid, TiN, als eine Metallhartmaske zum Ätzen der Vertiefungen und Verbindungsdurchkontaktierungen zwischen Ebenen gewesen. Das TiN ist derart ausreichend lichtdurchlässig gegenüber Wellenlängen von durch den Lithographieprozess verwendetem Licht, dass die Ausrichtung kein schwieriges Problem aufwirft. Wegen des Vorhandenseins von Sauerstoff während eines zum Abtrennen der Durchkontaktierungen verwendeten RIE-Prozesses (reaktives Ionenätzen, reactive ion etch) hinterlässt unglücklicherweise das Titan in der Metallverbindung einen auf TiOx beruhenden Rückstand auf den geätzten Flächen. Das TiOx kann Kapazitäten erhöhen und die Zuverlässigkeit und Ausbeute des Prozesses beeinflussen.
  • Es ist ferner herausgefunden worden, dass die Verwendung von TaN als eine Metallhartmaske nicht zu der Ausbildung eines Metalloxidrückstands führt, wie er auftritt, wenn TiN verwendet wird. TaN weist jedoch nicht die Lichtdurchlässigkeitseigenschaften von TiN auf und wirft Probleme bei dem Ausrichten des Vorlagenmusters nach niedrigeren Metallebenen auf, besonders bei dem Ausrichten der Ebene M3 nach der Ebene M4.
  • Daher wäre eine Metallhartmaske vorteilhaft, die zufriedenstellende Lichtdurchlässigkeitseigenschaften zum Vermeiden von Ausrichtungsproblemen aufweist und die keinen Metalloxidrückstand auf der geätzten Fläche hinterlässt.
  • Die Druckschrift US 2003/0 044 725 A1 offenbart zwei übereinanderliegende Metallhartmasken, welche auch TiN und TaN aufweisen können. Diese werden jedoch dazu genutzt, eine Beschä digung einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante durch einen Ätzprozess zu vermeiden, indem ein Kontakt von zum Ätzen verwendetem Sauerstoffplasma mit dieser Schicht verhindert wird.
  • Die Druckschrift US 6 331 479 B1 zielt ebenfalls auf die Vermeidung von Schäden an einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante aufgrund von zum Ätzen verwendetem Sauerstoffplasma ab, wobei dies hier durch die Verwendung von zwei Ätzstopschichten erreicht wird.
  • Auch die Druckschrift US 2003/0 022 110 A1 befasst sich in ähnlicher Weise mit der Vermeidung von Schäden an einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante durch einen Ätzprozess, wobei zu diesem Zweck eine Isolationsschicht über der dielektrischen Schicht verwendet wird.
  • Die Druckschrift US 6 410 424 B1 schließlich beschreibt ein Verfahren zur Erzeugung von Öffnungen in einer dielektrischen Schicht mit dem Ziel der Ausbildung von sehr kleinen und dicht beabstandeten Öffnungen, wobei insbesondere eine dünne Schicht aus Siliziumoxid verwendet wird.
    •
  • Demgegenüber liegt der Erfindung die Aufgabe zugrunde eine Metallhartmaske sowie ein zugehöriges Verfahren zu schaffen, wobei sowohl die aufgrund einer unzufriedenstellenden Lichtdurchlässigkeit von TaN bedingten Ausrichtungsprobleme als auch das Auftreten von Metalloxidrückständen vermieden werden können.
  • Erfindungsgemäß wird diese Aufgabe hinsichtlich der Metallhartmaske durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs 13 gelöst.
  • Insbesondere durch die vorteilhafte Auswahl einer Dicke der TaN-Abdeckschicht zwischen 7,5 nm und 9,9 nm erhält man eine optimale Lichtdurchlässigkeit und somit Ausrichtbarkeit, wobei ein Auftreten von Metalloxidrückständen verringert wird.
  • In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Die Erfindung wird nachstend an Hand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen:
  • 1A bis 1H einen typischen Dual-Damascene-Prozess gemäß dem Stand der Technik;
  • 2A eine graphische Darstellung, die sich aus der Verwendung von TaN als Metallhartmaske und einem organischen Dielektrikum wie beispielsweise SiLKTM ergebende Ausrichtungsprobleme veranschaulicht. Die graphische Darstellung veranschaulicht die Wirkungen von verschiedenen Dicken von TaN-Schichten und SiLKTM-Schichten auf das Ausrichtungsproblem;
  • 2B eine graphische Darstellung, die veranschaulicht, wie das Ausrichtungsproblem zwischen verschiedenen Mehrebenenschichten variiert;
  • 3A eine graphische Darstellung, die der gemäß 2A ähnelt, außer dass TiN statt TaN als die Metallhartmaske verwendet wird. Wie gezeigt sind unter Verwendung von TiN keine schwierigen Ausrichtungsprobleme vorhanden;
  • 3B ein SEM (Rasterelektronenmikroskop, scanning electronic microscope) von geätzten Durchkontaktierungen und die vielen Ablagerungen von TiOx-Rückstand auf den geätzten Flächen; und
  • 4 die kombinierte TiN/TaN-Metallhartmaske der vorliegenden Erfindung.
  • Die Gestaltung und Verwendung der gegenwärtig bevorzugten Ausführungsbeispiele sind nachstehend ausführlich erörtert. Es sollte jedoch erkannt werden, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer breiten Vielfalt von spezifischen Zusammenhängen verkörpert werden können. Die erörterten spezifischen Ausführungsbeispiele sind lediglich veranschaulichend für spezifische Wege zum Gestalten und Verwenden der Erfindung und beschränken den Schutzbereich der Erfindung nicht.
    •
  • Nachstehend auf 1A bis 1H Bezug nehmend ist ein typisches Dual-Damascene- oder DD-Ätzschema veranschaulicht, das mit einer gemusterten Metallhartmaske durch Durchgriff (punch-through) oder Kontakt mit einer niedrigeren Ebene der Metallisierung anfängt.
  • Wie in 1A gezeigt ist eine organische dielektrische Schicht 10 vorhanden, die vorher abgelagerte Metallbereiche oder Verbindungsleitungen 12a und 12b umfasst, wie sie durch einen Damascene-Prozess abgelagert werden können. Oben auf der Schicht aus organischem Dielektrikum 10 und Metallisierungsverbindungen 12a und 12b ist eine Ätzstopschicht 14 wie beispielsweise eine SiN2-Ätzstopschicht (Siliziumnitrid-Ätzstopschicht) vorhanden. Die SiN2- oder Ätzstopschicht 14 wird typischerweise über der Oberfläche der dielektrischen Schicht 10 und Metallisierung abgelagert, nachdem das Metall bei 12a und 12b chemisch gefräst worden ist. Oben auf der Ätzstopschicht wird eine Schicht aus einem ersten dielektrischen Material wie beispielsweise Siliziumoxid-Material (SiO2-Material) 16 bis zu einer Dicke von zwischen 0,1 und 0,30 μm abgelagert, die durch eine zweite organische dielektrische Schicht 18 mit einer Dicke von zwischen etwa 0,1 und 0,5 μm wie beispielsweise die vorstehend erörterte organische dielektrische Schicht 10 bedeckt wird. Ein geeignetes organisches Material für die dielektrischen Schichten 10 und/oder 18 ist ein aromatisches Polymer mit dem Markennamen SiLKTM, das von der Dow Chemical Company erhältlich ist. Die organische Schicht oder SiLKTM-Schicht 18 wird daraufhin typischerweise durch eine Ätzstopfilmschicht 20 bedeckt. Ein besonders wirksames Ätzstopfilmmaterial zur Verwendung als eine Kupfersperre und mit einer niedrigen Dielektrizitätskonstante ist eine Schicht aus von der Applied Materials Company erhältlichem BLoKTM und mit einer Dicke von zwischen etwa 50 nm und 70 nm. Zusätzlich zu der BLoKTM-Schicht 20 wird auch typischerweise eine SiN-Ätzstopschicht 22 mit einer Dicke von etwa 35 nm bis etwa 50 nm enthalten sein, falls der Stapel einem Kupfer-Dual-Damascene-Prozess zu unterziehen ist. Eine Metallschicht mit einer Dicke von zwischen etwa 0,005 μm und 0,05 μm wird ebenfalls abgelagert und durch einen Standardphotoresistprozess gemustert worden sein, um eine Metallhartmaske wie beispielsweise die Metallhartmaskenabschnitte 24a und 24b auszubilden.
  • Nachdem die Metallhartmaske wie durch die Abschnitte 24a und 24b dargestellt ausgebildet worden ist, wird sie daraufhin typischerweise durch eine Antireflexbeschichtung (ARC, antireflective coating) 26 bedeckt, bevor eine Photoresistschicht abgelagert wird, die wie in 1B angegeben derart gemustert worden ist, dass sie Muster oder Abschnitte 28a, 28b und 28c wie durch Durchkontaktierungen 30a und 30b definiert umfasst. Daraufhin wird dann wie in 1C gezeigt der dielektrische Stapel oben auf der organischen dielektrischen Schicht 10 mit den Metallisierungsverbindungsabschnitten 12a und 12b einem Ätzprozess unterzogen, um die Durchkontaktierungen 30a und 30b durch die ARC-Schicht 26, die SiN-Schicht 22 und die BLoKTM-Schicht 20 bis zu dem organischen Dielektrikum oder der SiLKTM-Schicht 18 zu ätzen oder auszudeh nen. Nachdem die SiN-Schicht 22 und die BLoKTM-Schicht 20 entfernt worden sind, werden die Durchkontaktierungen 30a und 30b nun durch die SiLKTM-Schicht 18 ausgedehnt oder geätzt wie in 1D gezeigt. Ferner wird wie in 1D gezeigt der während des Durchkontaktierungsätzens nicht entfernte Rest der Photoresistmaske 28a, 28b und 28c und der ARC-Schicht 26 entfernt. Wie in 1D gezeigt umfassen der schmale linke Stapel 32a und der schmale rechte Stapel 32b wie durch die Durchkontaktierungen 30a und 30b ausgebildet immer noch die Metallhartmaskenabschnitte 24a und 24b. Der mittlere Stapel 32c umfasst demgegenüber keinen Hartmaskenabschnitt, und die oberste Schicht ist die SiN-Schicht 22. Somit ist die "Wanne" ("trough") des Damascene-Prozesses dazu bereit (d.h. die SiLKTM-Schicht 18 kann zum Ätzen bereitgemacht werden), unter Verwendung einer weiteren Ätzung zum Entfernen der SiN-Schicht 22 und der BLoKTM-Schicht 20 des Mittelstapels 32c, die gegenüber den Metallhartmaskenabschnitten 24a und 24b selektiv ist und diese daher nicht ätzt, geöffnet zu werden, wie es in 1E angegeben ist. Nachdem der Mittelabschnitt 32c der SiN-Schicht 22 und der BLoKTM-Schicht 20 geätzt oder entfernt worden sind, ist somit nun die organische Schicht 18 (z.B. die SiLKTM-Schicht) freigelegt wie in 1E gezeigt.
  • Daraufhin werden wie in 1F gezeigt die Durchkontaktierungen 30a und 30b, die bereits durch die SiLKTM-Schicht 18 geätzt worden sind, durch eine Ätzung derart durch die Oxidschicht (SiO-Schicht) 16 ausgedehnt, dass die Durchkontaktierungen 30a und 30b sich nun bis zu der SiN- oder Ätzstopschicht 14 erstrecken. Die durch den Dual-Damascene-Prozess zu verwendende "Wanne" wird daraufhin wie in 1G angegeben durch eine Entfernung des Mittelabschnitts 34 der SiLKTM-Schicht 18 wie in 1G gezeigt ausgebildet. Schließlich wird die Schlussätzung abgeschlossen, indem sie durch die SiN-Schicht 14 durchgreift oder durchätzt, um die zwei typi scherweise aus Kupfer bestehenden metallischen Leitungen 12a und 12b freizulegen wie in 1H angegeben. Nachdem die metallischen Leitungen 12a und 12b freigelegt sind, werden die Durchkontaktierungen 30a und 30b und der Wannenbereich nun mit Kupfer gefüllt, um den Dual-Damascene-Prozess abzuschließen. Das Füllen der Durchkontaktierungen und der Wanne mit Kupfer wird typischerweise durch einen ersten PVD-Prozess (Prozess der physikalischen Beschichtung aus der Gasphase, physical vapor deposition process) zum Aufbringen (seeding) des Kupfers und daraufhin einen ECD-Prozess (Prozess der elektrochemischen Ablagerung, electrochemical deposition process) zum Füllen der Durchkontaktierungen und der Vertiefung oder Wanne ausgeführt.
  • Nachstehend auf 2A Bezug nehmend ist eine graphische Darstellung oder ein Diagramm gezeigt, das die Wirkungen veranschaulicht, die Änderungen der Dicke auf die Lithographieausrichtung haben, wenn es sich bei der Metallschicht 24 (die als eine die organische dielektrische Schicht der SiLKTM-Schicht bedeckende Hartmaske zu mustern ist) um TaN handelt. Wie gezeigt stellt die vertikale Achse 36 die Dicke der organischen Schicht dar, und die horizontale Achse 38 stellt die Dicke der TaN-Metallschicht dar. Die Konturlinien stellen die WQ (Waferqualität) dar, und der schattierte Bereich 40 stellt die Kombinationen von Dicken der SiLKTM-Schicht und der TaN-Schichten dar, bei denen die Ausrichtung unzuverlässig ist. D.h., die WQ kleiner als 1 ist. Da der Unzuverlässigkeitsausrichtungsbereich (d.h. schattierte Bereich) 40 sich über etwa eine Hälfte der graphischen Darstellung erstreckt, wird die Möglichkeit von Ausrichtungsproblemen ersichtlich.
  • Es wird bemerkt, dass für bestimmte SiLKTM-Dicken (wie beispielsweise bei etwa 0,25 μm und bei etwa 0,45 μm) die TaN-Schicht wesentlich dicker (z.B. über etwa 0,035 μm) sein und immer noch zu einer zuverlässigen Ausrichtung führen kann, so dass eine WQ größer als 1 erzielt wird, wie es durch sich nach rechts erstreckende Spitzen 42 und 44 angegeben ist. Wie aus 2A ersehen werden kann, kann genauer die Dicke einer TaN-Hartmaske über einen bedeutenden Bereich variieren, falls die SiLKTM-Schicht derart ausgewählt wird, dass sie sich zwischen etwa 0,2 μm und etwa 0,26 μm befindet (wie durch gestrichelte Linien 46 und 48 angegeben) oder alternativ derart ausgewählt wird, dass sie sich zwischen etwa 0,4 μm und 0,46 μm befindet (wie durch gestrichelte Linien 50 und 52 angegeben). Demgegenüber führen SiLKTM-Dicken von etwa 0,125 μm und etwa 0,34 μm selbst dann zu einer unzuverlässigen Ausrichtung, wenn die TaN-Schicht weniger als 0,015 μm beträgt. Es wird angenommen, dass dieses Phänomen durch mit dem primären lithographischen Lichtstrahl interferierende lithographische Lichtreflexionen verursacht wird.
  • Ferner ist mit Bezug auf 2B zu sehen, dass selbst dann, wenn eine günstige SiLKTM-Dicke wie beispielsweise 0,22 μm ausgewählt wird, die Ausrichtung abhängig von der Dicke der dielektrischen Oxidschicht (SiO2-Schicht) 16 und den Ebenen der Metallisierung bei der Vorrichtung immer noch unzuverlässig sein kann. Wie gezeigt veranschaulicht 2B wieder WQ wie entlang der Y-Achse 54 gezeigt, wobei die Metallisierungsebene entlang der X-Achse 56 und das Oxid (SiO2) entlang der Z-Achse 58 gezeigt ist. Nicht überraschend nimmt die WQ ab, während die Oxiddicke zunimmt. Die Ausrichtung zwischen Metallisierungsebenen M3/M4 und M4/M5 ist jedoch verursacht durch die Interferenz zwischen dem primären und reflektierten lithographischen Lichtstrahl immer noch unannehmbar.
  • Daher veranschaulichen eine Analyse und Überprüfung der sich aus Dickenvariationen zwischen der organischen dielektrischen Schicht 18 und der TaN-Hartmaskenschicht ergebenden unzuverlässigen Ausrichtung wie in 2A gezeigt zusammen mit den Ausrichtungsproblemen zwischen verschiedenen Metallisierungs ebenen wie in 2B gezeigt die Unannehmbarkeit des Verwendens von TaN als die Metallhartmaske infolge von Ausrichtungsschwierigkeiten in der Vergangenheit.
  • Nachstehend auf 3A Bezug nehmend ist eine graphische Darstellung ähnlich der in 2A gezeigten und vorstehend erörterten gezeigt. Statt der die Dicke einer aus einer TaN-Schicht bestehenden Hartmaske darstellenden horizontalen Achse stellt jedoch eine horizontale Achse 60 die Dicke einer aus TiN bestehenden Hartmaske dar. Aus dieser graphischen Darstellung ist zu ersehen, dass für im wesentlichen alle Dicken von SiLKTM und TiN, die vernünftigerweise bei einem Dual-Damascene-Prozess für die Herstellung von Halbleitervorrichtungen verwendet werden könnten, die Ausrichtung ausreichend zuverlässig ist, um eine annehmbare oder zufriedenstellende WQ oder Waferqualität sicherzustellen. Folglich sollte man glauben, dass eine einfache Lösung für das Ausrichtungsproblem, das sich mit der Verwendung einer TaN-Schicht als das Hartmaskenmaterial wie vorstehend erörtert ergibt, darin besteht, einfach TiN zu verwenden. Obwohl mit TiN keine Ausrichtungsprobleme vorhanden sind, lässt der Sauerstoff, der während eines RIE (reaktives Ionenätzen) vorhanden ist, unglücklicherweise einen Rückstand oder Ablagerungen von TiO2 auf den geätzten Flächen zurück wie bei 62, 64, 66 und 68 in 3B angegeben. Der Rückstand führt dann wieder zu einem unannehmbar hohen Kapazitätswert und bringt auch andere Zuverlässigkeitsprobleme, die die Verwendung von TiN unannehmbar machen.
  • Nachstehend auf 4 Bezug nehmend sind ein dielektrischer Stapel und eine Metallhartmaskenstruktur gemäß der vorliegenden Erfindung gezeigt. Wie gezeigt ähnelt der dielektrische Stapel dem gemäß 1A, und folglich sind die Bezugszeichen für gemeinsame Elemente oder Schichten des Stapels die gleichen. Statt einer Einzelschichtmetallhartmaske 24 wie in 1A bis 1H gezeigt umfasst jedoch eine Zweischichthartmaske eine erste oder primäre Schicht 70 aus TiN mit einer Dicke von zwischen etwa 20 nm bis 25 nm, wie sie durch einen Standardprozess abgelagert werden kann. Die Schicht 70 aus TiN wird daraufhin durch eine gemäß einem Standard-PVD-Prozess abgelagerte Abdeckschicht 72 aus TaN mit einer Dicke zwischen 7,5 nm bis 10,0 nm bedeckt.
  • Obwohl die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben sind, ist es selbstverständlich, dass dabei verschiedene Änderungen, Ersetzungen und Abänderungen ausgebildet werden können, ohne von dem Rahmen des Inhalts und Schutzbereichs der Erfindung wie durch die beiliegenden Patentansprüche definiert abzuweichen. Beispielsweise ist es für den Fachmann leicht ersichtlich, dass Abmessungen und Schichtdicke variiert werden können, während in dem Schutzbereich der vorliegenden Erfindung geblieben wird.

Claims (19)

  1. Metallhartmaske zum Bereitstellen einer Vorlage zum Mustern eines dielektrischen Stapels (16, 18), mit: einer gemusterten Schicht (70) aus TiN (Titannitrid), die den dielektrischen Stapel (16, 18) bedeckt; und einer Abdeckschicht (72) aus TaN (Tantalnitrid), die die gemusterte Schicht (70) aus TiN bedeckt, wobei die Dicke der Schicht (72) aus TaN zwischen 7,5 nm und 9,9 nm beträgt.
  2. Metallhartmaske nach Anspruch 1, wobei der dielektrische Stapel eine Schicht (18) aus organischem dielektrischem Material und eine Schicht (16) aus SiO2 (Siliziumdioxid) umfasst.
  3. Metallhartmaske nach Anspruch 2, wobei die Schicht (18) aus organischem dielektrischem Material eine Dicke von zwischen etwa 0,1 μm und etwa 0,5 μm aufweist.
  4. Metallhartmaske nach Anspruch 1, wobei die Schicht (18) aus organischem dielektrischem Material eine Dicke von zwischen etwa 0,2 und 0,26 μm aufweist und aus einem aromatischen Polymer ist.
  5. Metallhartmaske nach Anspruch 1, wobei die Schicht (18) aus organischem dielektrischem Material eine Dicke von zwischen etwa 0,4 und 0,46 μm aufweist und aus einem aromatischen Polymer ist.
  6. Metallhartmaske nach Anspruch 3, wobei die Schicht (16) aus SiO2 eine Dicke von zwischen etwa 0,1 μm und etwa 0,3 μm aufweist.
  7. Metallhartmaske nach Anspruch 2, wobei die Schicht (16) aus SiO2 eine Dicke von zwischen etwa 0,1 μm und etwa 0,3 μm aufweist.
  8. Metallhartmaske nach Anspruch 1, ferner mit zumindest einer Schicht (20, 22) aus Ätzstopmaterial zwischen dem dielektrischen Stapel (16, 18) und der gemusterten Schicht (70) aus TiN.
  9. Metallhartmaske nach Anspruch 8, wobei die zumindest eine Schicht (20, 22) aus Ätzstopmaterial eine Schicht (20) einer schwach dielektrischen Kupfersperre und eine Schicht (22) aus SiN2 umfasst.
  10. Metallhartmaske nach Anspruch 1, wobei die Dicke der Schicht (70) aus TiN zwischen etwa 20 nm und etwa 25 nm beträgt.
  11. Metallhartmaske nach Anspruch 1, ferner mit einer ersten Struktur (10, 12A, 12B, 14) einschließlich zumindest einer Ebene der Metallisierung, und wobei der dielektrische Stapel (16, 18) die erste Struktur (10, 12A, 12B, 14) bedeckt.
  12. Metallhartmaske nach Anspruch 11, wobei die Ebene der Metallisierung eine Kupfermetallisierung umfasst.
  13. Verfahren zur Bereitstellung einer Metallhartmaske zum Mustern eines dielektrischen Stapels (16, 18), mit den Schritten: Ablagern einer ersten dielektrischen Schicht (16) und einer zweiten dielektrischen Schicht (18) zum Ausbilden eines dielektrischen Stapels (16, 18); Ablagern einer Schicht (70) aus TiN über dem dielektrischen Stapel (16, 18); Ablagern einer Abdeckschicht (72) aus TaN über der Schicht (70) aus TiN, wobei die Dicke der Schicht aus TaN zwischen 7,5 nm und 9,9 nm beträgt; und Ätzen der Schicht (70) aus TiN und der Abdeckschicht (72) aus TaN zum Ausbilden eines Vorlagenmusters auf dem dielektrischen Stapel (16, 18).
  14. Verfahren nach Anspruch 13, wobei der Schritt des Ablagerns einer ersten dielektrischen Schicht (16) und Ablagerns einer zweiten dielektrischen Schicht (18) die Schritte des Ablagerns einer ersten dielektrischen Schicht (16) aus SiO2 und einer zweiten dielektrischen Schicht (18) aus organischem Material umfasst.
  15. Verfahren nach Anspruch 13, ferner mit dem Schritt des Ablagerns zumindest einer Schicht (20, 22) aus gegenüber TaN und TiN selektivem Ätzstopmaterial über dem dielektrischen Stapel (16, 18) vor dem Ablagern der TaN-Schicht (72) und TiN-Schicht (70).
  16. Verfahren nach Anspruch 15, wobei der Schritt des Ablagerns zumindest einer Schicht (20, 22) aus Ätzstopmaterial die Schritte des Ablagerns einer Schicht (20) einer schwach dielektrischen Kupfersperre über dem organischen dielektrischen Material und Ablagerns einer Schicht (22) aus SiN2 über der schwach dielektrischen Kupfersperrschicht (20) umfasst.
  17. Verfahren nach Anspruch 13, wobei der Schritt des Ablagerns einer Schicht (70) aus TiN ein Ablagern einer Schicht (70) aus TiN mit einer Dicke von zwischen etwa 20 nm und etwa 25 nm umfasst.
  18. Verfahren nach Anspruch 13, ferner mit dem Schritt des Bereitstellens einer ersten Struktur (10, 12A, 12B, 14) einschließlich zumindest einer Ebene der Metallisierung, und wobei der Schritt des Ablagerns einer ersten Schicht den Schritt des Ablagerns der ersten dielektrischen Schicht (16) über der ersten Struktur (10, 12A, 12B, 14) umfasst.
  19. Verfahren nach Anspruch 18, wobei der Schritt des Bereitstellens ein Bereitstellen einer ersten Struktur (10, 12A, 12B, 14) einschließlich zumindest einer Ebene der Kupfermetallisierung umfasst.
DE200410028026 2003-06-13 2004-06-09 Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken Expired - Fee Related DE102004028026B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/461,090 US7052621B2 (en) 2003-06-13 2003-06-13 Bilayered metal hardmasks for use in Dual Damascene etch schemes
US10/461,090 2003-06-13

Publications (2)

Publication Number Publication Date
DE102004028026A1 DE102004028026A1 (de) 2005-02-03
DE102004028026B4 true DE102004028026B4 (de) 2006-08-10

Family

ID=33511178

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410028026 Expired - Fee Related DE102004028026B4 (de) 2003-06-13 2004-06-09 Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken

Country Status (3)

Country Link
US (2) US7052621B2 (de)
CN (1) CN1332436C (de)
DE (1) DE102004028026B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602131B1 (ko) * 2004-12-30 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
US7902066B2 (en) * 2006-09-26 2011-03-08 Chartered Semiconductor Manufacturing, Ltd. Damascene contact structure for integrated circuits
US7659196B2 (en) * 2006-12-20 2010-02-09 Intel Corporation Soluble hard mask for interlayer dielectric patterning
US7968506B2 (en) * 2008-09-03 2011-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process
US8114769B1 (en) * 2010-12-31 2012-02-14 Globalfoundries Singapore Pte, Lte. Methods and structures to enable self-aligned via etch for Cu damascene structure using trench first metal hard mask (TFMHM) scheme
US9006801B2 (en) 2011-01-25 2015-04-14 International Business Machines Corporation Method for forming metal semiconductor alloys in contact holes and trenches
CN102610563A (zh) * 2012-04-06 2012-07-25 上海集成电路研发中心有限公司 制备铜双大马士革结构的方法
US9064813B2 (en) 2013-04-19 2015-06-23 International Business Machines Corporation Trench patterning with block first sidewall image transfer
US9142488B2 (en) 2013-05-30 2015-09-22 International Business Machines Corporation Manganese oxide hard mask for etching dielectric materials
KR102055206B1 (ko) * 2013-07-08 2019-12-12 삼성전자주식회사 레이아웃 분할 방법 및 이를 이용한 반도체 소자 제조 방법
KR102077150B1 (ko) 2013-09-16 2020-02-13 삼성전자주식회사 반도체 장치의 제조방법
US9553017B2 (en) * 2015-01-23 2017-01-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits including back-end-of-the-line interconnect structures
US9659811B1 (en) * 2016-07-07 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing method of semiconductor device
US9704746B1 (en) * 2016-08-12 2017-07-11 Globalfoundries Inc. Advanced self-aligned patterning process with sit spacer as a final dielectric etch hardmask

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331479B1 (en) * 1999-09-20 2001-12-18 Chartered Semiconductor Manufacturing Ltd. Method to prevent degradation of low dielectric constant material in copper damascene interconnects
US20030022110A1 (en) * 1998-05-22 2003-01-30 Yimin Huang Degradation-free low-permittivity dielectrics patterning process for damascene
US20030044725A1 (en) * 2001-07-24 2003-03-06 Chen-Chiu Hsue Dual damascene process using metal hard mask
US6910924B1 (en) * 2004-01-20 2005-06-28 The Boeing Company Wireless CASS interface device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136682A (en) * 1997-10-20 2000-10-24 Motorola Inc. Method for forming a conductive structure having a composite or amorphous barrier layer
US6265296B1 (en) * 1999-03-04 2001-07-24 Vanguard International Semiconductor Corporation Method for forming self-aligned contacts using a hard mask
US6211061B1 (en) * 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
US6410424B1 (en) * 2001-04-19 2002-06-25 Taiwan Semiconductor Manufacturing Company Process flow to optimize profile of ultra small size photo resist free contact
US6509267B1 (en) * 2001-06-20 2003-01-21 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US6410426B1 (en) * 2001-07-09 2002-06-25 Texas Instruments Incorporated Damascene cap layer process for integrated circuit interconnects
US20030008490A1 (en) * 2001-07-09 2003-01-09 Guoqiang Xing Dual hardmask process for the formation of copper/low-k interconnects
US6638871B2 (en) * 2002-01-10 2003-10-28 United Microlectronics Corp. Method for forming openings in low dielectric constant material layer
US7402514B2 (en) * 2003-01-24 2008-07-22 Texas Instruments Incorporated Line-to-line reliability enhancement using a dielectric liner for a low dielectric constant interlevel and intralevel (or intermetal and intrametal) dielectric layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022110A1 (en) * 1998-05-22 2003-01-30 Yimin Huang Degradation-free low-permittivity dielectrics patterning process for damascene
US6331479B1 (en) * 1999-09-20 2001-12-18 Chartered Semiconductor Manufacturing Ltd. Method to prevent degradation of low dielectric constant material in copper damascene interconnects
US20030044725A1 (en) * 2001-07-24 2003-03-06 Chen-Chiu Hsue Dual damascene process using metal hard mask
US6910924B1 (en) * 2004-01-20 2005-06-28 The Boeing Company Wireless CASS interface device

Also Published As

Publication number Publication date
US20040251234A1 (en) 2004-12-16
US20060113278A1 (en) 2006-06-01
CN1332436C (zh) 2007-08-15
US7241681B2 (en) 2007-07-10
CN1574285A (zh) 2005-02-02
US7052621B2 (en) 2006-05-30
DE102004028026A1 (de) 2005-02-03

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
DE102005020132B4 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102010002454A1 (de) Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102008016425A1 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE102017208466A1 (de) Vorrichtungen und Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE102006025405B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE102004028057B4 (de) Verfahren zur Ausbildung einer zusammengesetzten intermetallischen dielektrischen Struktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE; INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US; INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US; INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee