DE102017208466A1 - Vorrichtungen und Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung - Google Patents

Vorrichtungen und Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung Download PDF

Info

Publication number
DE102017208466A1
DE102017208466A1 DE102017208466.9A DE102017208466A DE102017208466A1 DE 102017208466 A1 DE102017208466 A1 DE 102017208466A1 DE 102017208466 A DE102017208466 A DE 102017208466A DE 102017208466 A1 DE102017208466 A1 DE 102017208466A1
Authority
DE
Germany
Prior art keywords
amount
barrier layer
trenches
vias
air gaps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017208466.9A
Other languages
English (en)
Other versions
DE102017208466B4 (de
Inventor
Xunyuan Zhang
Frank W. Mont
Errol Todd Ryan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102017208466A1 publication Critical patent/DE102017208466A1/de
Application granted granted Critical
Publication of DE102017208466B4 publication Critical patent/DE102017208466B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden Vorrichtungen und Verfahren zum Herstellen von integrierten Schaltungsvorrichtungen zur Bildung von niederohmschen Zwischenverbindungen bereitgestellt. Ein Verfahren umfasst zum Beispiel: ein Erhalten einer Halbleiterzwischenverbindungsvorrichtung als Zwischenprodukt mit einem Substrat, einer Deckschicht und einer dielektrischen Matrix, umfassend eine Menge aus Gräben und eine Menge aus Durchkontaktierungen; ein Abscheiden einer Barrierenschicht entlang einer oberseitigen Oberfläche der Halbleiterzwischenverbindungsvorrichtung; ein Abscheiden und Ausheizen eines Metallzwischenverbindungsmaterials über einer oberseitigen Oberfläche der Barrierenschicht, wobei das Metallzwischenverbindungsmaterial die Menge an Gräben und die Menge an Durchkontaktierungen füllt; ein Einebnen einer oberseitigen Oberfläche der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung; ein Freilegen eines Abschnitts der Barrierenschicht zwischen der Menge an Gräben und der Menge an Durchkontaktierungen; und ein Abscheiden einer dielektrischen Abdeckung. Es wird auch eine Zwischenproduktvorrichtung offenbart, die durch das Verfahren gebildet wird.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen, und besonders Vorrichtungen und Verfahren zum Bilden von niederohmschen Metallzwischenverbindungen, die Edelmetalle aufweisen.
  • HINTERGRUND DER ERFINDUNG
  • In der stetig zunehmenden Nachfrage nach kleineren Schaltungsstrukturen und schnellerem Vorrichtungsleistungsvermögen beginnt der Widerstand von Kupferleitungen für 5 nm-Knoten und darunter anzusteigen, wobei das Leistungsvermögen dieser Knoten abnimmt. Die Entwicklung von 5 nm-Knoten und darunter erfordert wahrscheinlich ein Verringern des Widerstands der Leitungen in den Knoten.
  • Demzufolge kann es erwünscht sein, Verfahren zum Herstellen von Knoten mit Leitungen zu entwickeln, die bei dieser kleinen Größe einen im Vergleich zu Kupfer kleineren Widerstand aufweisen.
  • KURZE ZUSAMMENFASSUNG
  • Die Nachteile des Stands der Technik werden durch die Bereitstellung von einem Verfahren in einem Aspekt ausgeräumt und es werden ein zusätzlicher Vorteil bereitgestellt, wobei das Verfahren z. B. umfasst: ein Erhalten einer Halbleiterzwischenverbindungsvorrichtung als Zwischenprodukt, die ein Substrat, eine Deckschicht und eine dielektrische Matrix mit einer Menge an Gräben und einer Menge an Durchkontaktierungen aufweist; ein Abscheiden einer Barrierenschicht entlang einer oberseitigen Oberfläche der Halbleiterzwischenverbindungsvorrichtung; ein Abscheiden eines Metallzwischenverbindungsmaterials über einer oberseitigen Oberfläche der Barrierenschicht, wobei das Metallzwischenverbindungsmaterial die Menge an Gräben und die Menge an Durchkontaktierungen füllt; ein Ausheizen des Metallzwischenverbindungsmaterials; ein Einebnen einer oberseitigen Oberfläche der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung, wobei das Metallzwischenverbindungsmaterial über der Menge an Gräben und der Menge an Durchkontaktierungen entfernt wird; ein Freilegen eines Abschnitts der Barrierenschicht zwischen der Menge an Gräben und der Menge an Durchkontaktierungen; und ein Abscheiden einer dielektrischen Abdeckung auf einer Menge an Außenflächen der Barrierenschicht und über der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung.
  • In einem anderen Aspekt wird eine Zwischenverbindungsvorrichtung bereitgestellt, die z. B. umfasst: ein Substrat; eine Deckschicht; eine dielektrische Matrix; eine Menge an Durchkontaktierungen, die sich durch die Deckschicht erstrecken; eine Menge an Gräben, die sich in die dielektrische Matrix erstrecken, wobei die Menge an Gräben und die Menge an Durchkontaktierungen ein Edelmetall umfassen; und eine dielektrische Abdeckung.
  • KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER FIGUREN
  • Wenigstens ein Aspekt der Erfindung wird im Speziellen erläutert und als Beispiele in den Ansprüchen am Ende der Beschreibung verschiedentlich beansprucht. Die vorangegangenen und andere Aufgaben, Merkmale, und Vorteile der Erfindung sind aus der folgenden detaillierten Beschreibung zusammen mit den beiliegenden Figuren ersichtlich, in denen:
  • 1 eine Ausführungsform eines Verfahrens zum Bilden einer Halbleiterzwischenverbindungsstruktur als Zwischenprodukt gemäß wenigstens einem Aspekt der vorliegenden Erfindung zeigt;
  • 2 eine Querschnittansicht eine Ausführungsform einer Halbleiterzwischenverbindungsstruktur als Zwischenprodukt mit einem Substrat, einer Deckschicht und einer dielektrischen Matrix, die eine Menge an Gräben und eine Menge an Durchkontaktierungen umfasst, gemäß wenigstens einem Aspekt der vorliegenden Erfindung zeigt;
  • 3 die Struktur in 2 nach Abscheiden einer Barrierenschicht und eines Metallzwischenverbindungsmaterials gemäß wenigstens einem Aspekt der vorliegenden Erfindung zeigt;
  • 4 die Struktur in 3 nach Einebnen der oberseitigen Oberfläche der Halbleiterzwischenverbindungsstruktur als Zwischenprodukt gemäß wenigstens einem Aspekt der vorliegenden Erfindung zeigt;
  • 5 die Struktur in 4 nach Abscheiden einer dielektrischen Opferabdeckung gemäß wenigstens einem Aspekt der vorliegenden Erfindung zeigt;
  • 6 die Struktur in 5 nach Abscheiden einer Blockmaske und Bildung einer Öffnung gemäß wenigstens einem Aspekt der vorliegenden Erfindung zeigt;
  • 7 die Struktur in 6 nach Bilden einer Menge an Luftspalte und Entfernung der dielektrischen Opferabdeckung und der Blockmaske gemäß wenigstens einem Aspekt der vorliegenden Erfindung zeigt; und
  • 8a die Struktur in 7 nach Oxidieren von freiliegenden Barrierenschichten gemäß wenigstens einem Aspekt der vorliegenden Erfindung zeigt.
  • 8b zeigt die Struktur in 7 nach Entfernen der freiliegenden Barrierenschichten gemäß wenigstens einem Aspekt der vorliegenden Erfindung.
  • 9a zeigt, gemäß wenigstens einem Aspekt der vorliegenden Erfindung, die Struktur in 8a nach Abscheiden einer dielektrischen Abdeckung um die oxidierten freiliegenden Barrierenschichten herum.
  • 9b zeigt, gemäß wenigstens einem Aspekt der vorliegenden Erfindung, die Struktur in 8b nach Abscheiden einer dielektrischen Abdeckung nach Entfernung der freiliegenden Barrierenschichten;
  • 10 zeigt eine Querschnittansicht einer Ausführungsform einer Vorrichtung als Zwischenprodukt mit einem Substrat, einer Deckschicht, einer dielektrischen Matrix, einer Menge an Gräben, einer Menge an Durchkontakrierungen und einer dielektrischen Abdeckung gemäß wenigstens einem Aspekt der vorliegenden Erfindung;
  • 11 zeigt die Vorrichtung in 10 mit einer Menge an Luftspalte gemäß wenigstens einem Aspekt der vorliegenden Erfindung;
  • 12 zeigt die Vorrichtung in 11 mit einer Barrierenschicht um die Menge an Durchkontaktierungen und die Menge an Gräben herum.
  • DETAILLIERTE BESCHREIBUNG
  • Aspekte der vorliegenden Erfindung und bestimmte Merkmale, Vorteile und Details davon werden nachstehend mit Bezug auf die nicht beschränkenden Ausführungsformen erläutert, die in den beiliegenden Figuren dargestellt sind. Aufgrund einer einfachen Beschreibung der Erfindung erfolgt keine Beschreibungen bekannter Materialien, Herstellungswerkzeuge, Verarbeitungstechniken usw. Jedoch ist zu verstehen, dass die detaillierte Beschreibung und die speziellen Beispiele lediglich zur Veranschaulichung und nicht zur Beschränkung dienen, während Ausführungsformen dargestellt werden. Verschiedene Ersetzungen, Modifizierungen, Hinzufügungen und/oder Anordnungen innerhalb des Wesens und/oder Rahmens der darunterliegenden erfinderischen Konzepte sind dem Fachmann anhand dieser Beschreibung ersichtlich. Es wird auch angemerkt, dass nachfolgend auf die Figuren Bezug genommen wird, die zum leichteren Verständnis nicht maßstäblich dargestellt sind, wobei gleiche Bezugszeichen über die verschiedenen Figuren hinweg verwendet werden, um ähnliche oder gleiche Komponenten zu bezeichnen.
  • Allgemeinen gesagt sind hierin bestimmte integrierte Schaltungen beschrieben, die gegenüber den oben angemerkten existierenden Halbleitervorrichtungen und Herstellungsprozessen Vorteile bereitstellen. Die hierin beschriebenen Herstellungsprozesse für integrierte Schaltungsvorrichtungen stellen vorteilhaft Halbleitervorrichtungen mit einem im Vergleich zu möglicherweise verwendeten herkömmlichen Kupferleitungen niedrigeren Leitungswiderstand bereit.
  • In einem Aspekt kann ein Herstellungsprozess einer integrierten Schaltungsvorrichtung gemäß einer Ausführungsform, wie in 1 dargestellt ist, entsprechend wenigstens einem Aspekt der vorliegenden Erfindung beispielsweise umfassen: ein Erhalten einer Halbleiterzwischenverbindungsvorrichtung als Zwischenprodukt mit einem Substrat, einer Deckschicht und einer dielektrischen Matrix, die eine Menge an Gräben und eine Menge an Durchkontaktierungen umfasst 100; ein Abscheiden einer Barrierenschicht entlang einer oberseitigen Oberfläche der Halbleiterzwischenverbindungsvorrichtung 110; ein Abscheiden eines Metallzwischenverbindungsmaterials über einer oberseitigen Oberfläche der Barrierenschicht 120; ein Ausheizen des Metallzwischenverbindungsmaterials 130; ein Einebnen einer oberseitigen Oberfläche der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung 140; ein Abscheiden einer dielektrischen Opferabdeckung und einer Blockmaske über der Halbleiterzwischenverbindungsvorrichtung 150 als Zwischenprodukt; ein Bilden einer Menge an Luftspalte und ein Entfernen der dielektrischen Opferabdeckung und der Blockmaske 160; und ein Abscheiden einer dielektrischen Abdeckung und einer Menge an Außenflächen der Barrierenschicht und über der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung 170.
  • Die 2 bis 8 stellen lediglich beispielshaft eine detaillierte Ausführungsform eines Abschnitts eines Herstellungsprozesses für eine Halbleitervorrichtung und einen Abschnitt einer Halbleiterzwischenverbindungsstruktur als Zwischenprodukt gemäß wenigstens einem Aspekt der vorliegenden Erfindung dar. Es wird angemerkt, dass diese Figuren für ein leichtes Verständnis der Erfindung nicht maßstäblich gezeichnet sind und dass über die verschiedenen Figuren hinweg gleiche Bezugszeichen gleiche oder ähnliche Elemente bezeichnen.
  • 2 stellt einen Abschnitt einer Halbleiterzwischenverbindungsvorrichtung dar, die allgemein als 200 bezeichnet wird und die in einer Halbleiterherstellungszwischenphase dargestellt ist. Die Vorrichtung 200 kann mittels anfänglicher Vorrichtungsbearbeitungsschritte gemäß dem Design der Vorrichtung 200, die gefertigt wird, verarbeitet werden. Zum Beispiel kann die Vorrichtung 200 beispielsweise ein Substrat 210 mit einer auf dem Substrat 210 angeordneten Deckschicht 220, die ein dielektrisches Material aufweisen kann, umfassen. Das Substrat 210 kann ein geeignetes Material darstellen, beispielsweise Silizium. Zusätzlich kann eine dielektrische Matrix 230 auf dem Substrat 210 oder der Deckschicht 220 abgeschieden werden. Die dielektrische Matrix kann wenigstens ein dielektrisches Material umfassen und kann eine gemischte Matrix aus Materialien oder eine Mehrzahl aus Schichten von Materialien (nicht dargestellt) umfassen. Die dielektrische Matrix 230 kann eine Menge an Durchkontaktierungen 242 und eine Menge an Gräben 244 umfassen. Gemäß der Darstellung in 2 kann sich die Menge an Durchkontaktierungen 242 durch die Deckschicht 220 zu darunterliegenden Merkmalen erstrecken, während sich die Menge an Gräben lediglich in die dielektrische Matrix 230 erstrecken kann.
  • In einer anderen Ausführungsform (nicht dargestellt) kann das Substrat der Vorrichtung 200 z. B. ein Silizium-auf-Isolator(SOI)-Substrat (nicht dargestellt) sein. Das SOI-Substrat kann z. B. eine Isolationsschicht (nicht dargestellt) umfassen, die einen lokal vergrabenen Oxidbereich (BOX) oder ein geeignetes Material zur elektrischen Isolierung von Transistoren umfasst, wobei die Isolationsschicht bezüglich der Gatestruktur ausgerichtet ist. In einigen Ausführungsformen stellt die Vorrichtung einen Abschnitt eines Back-and-of-line(BEÖL)-Abschnitts einer Integrierten Schaltung (IC) dar.
  • Gemäß der Darstellung in 2 kann die dielektrische Matrix 230 und/oder die Deckschicht 220 unter Verwendung von Lithografie- und Ätzprozessen in die dielektrische Matrix 230 geätzt werden, um die Menge an Durchkontaktierungen 242 und die Menge an Gräben 244 festzulegen. Das Ätzen kann mittels geeigneter Ätzprozesse durchgeführt werden, z. B. ein gerichtetes reaktives Ionenätzen (RIE).
  • Gemäß der Darstellung in 3 kann eine Barrierenschicht 250 entlang einer oberseitigen Oberfläche der Vorrichtung 200 mittels Atomlagenabscheidung (ALD), chemischer Gasphasenabscheidung (CVD), physikalischer Gasphasenabscheidung (PVD) oder einer anderen geeigneten Abscheidungstechnik, die jetzt bekannt oder später entwickelt wird, abgeschieden werden. Die Barrierenschicht 250 kann z. B. eine Komponente aus Tantal (Ta), Titan (Ti) oder Mangan (Mn) aufweisen und kann eine Dicke aufweisen, die kleiner ist als ungefährer 3 Nanometer (nm), und kann in einigen Ausführungsformen eine Dicke von weniger als ungefähr 1,5 nm aufweisen. Eine Abscheidung, die dazu in der Lage ist, einen konsistent dünnen Film oder dünne Schicht von kleiner als 3 nm zu bilden, die bezüglich einer variierten Oberfläche konform sein kann, wie in 3 dargestellt ist, kann zur Abscheidung der Barrierenschicht 250 verwendet werden.
  • Gemäß der Darstellung in 3 wird in einigen Ausführungsformen ein Metallzwischenverbindungsmaterial 260 nach Abscheidung der Barrierenschicht 250 über einer oberseitigen Oberfläche der Barrierenschicht 250 mittels ALD oder CVD abgeschieden. Das Metallzwischenverbindungsmaterial wird in einigen Ausführungsformen mit einer Dicke zwischen ungefähr 10 nm und ungefähr 20 nm abgeschieden, so dass es die Menge an Durchkontaktierungen 242 (2) und die Menge an Gräben 244 (2) füllt. Das Metallzwischenverbindungsmaterial 260 kann ein Edelmetall umfassen, einschließlich, jedoch nicht beschränkend auf: Ruthenium (Ru), Niob (Nb), Rhodium (Rh), Iridium (Ir) und Platin (Pt). Nach der Abscheidung des Metallzwischenverbindungsmaterials 260 kann ein thermisches Ausheizen des Materials in einem Bereich von ungefähr 350°C bis ungefähr 599°C die Verfestigung des Materials unterstützen. Während traditionell Kupfer (Cu) das Material der Wahl für Zwischenverbindungen darstellte, beginnt nun der Widerstand von Kupfer mit weiter abnehmender Leitungsbreite einer Vorrichtung zu wachsen. Im Gegensatz dazu können Edelmetalle bei kleineren Größen einen wünschenswerteren Widerstand aufweisen.
  • Im Gegensatz zu Kupfer, dessen Widerstand zwischen 20 nm und 6 nm stetig ansteigt, weisen dünne Filme aus Ru zwischen z. B. 20 nm bis 6 nm einen nahezu konstanten Widerstand auf. Bei ungefähr 5 nm kann Ru den gleichen Widerstand aufweisen, wie Cu und kann unterhalb 5 nm einen niedrigeren Widerstand aufweisen. Zusätzlich zeigt Ru entgegen vielen anderen Zwischenverbindungsmaterialien keinen Ausfall aufgrund von Elektromigration (EM). Der zeitabhängige dielektrische Durchbruch (TDDB) von Edelmetalldünnfilmen kann gegenüber Kupfer um wenigstens 10-mal besser sein. Der Widerstand des Metallzwischenverbindungsmaterials 260 kann jedoch gemäß der weiteren Beschreibung unten durch Vergrößern des Widerstands der Schicht nahe dem Metallzwischenverbindungsmaterial 260, wie z. B. der Barrierenschicht 250, sogar weiter verringert werden. Demzufolge kann eine Änderung der Barrierenschicht 250 hinsichtlich der Zusammensetzung zur Vergrößerung des Widerstands den Widerstand des Metallzwischenverbindungsmaterials 260 verringern.
  • Gemäß der Darstellung in 4 kann eine oberseitige Oberfläche der Vorrichtung 200 durch ein chemisch-mechanisches Polieren eingeebnet und poliert werden, wobei übermäßiges Metallzwischenverbindungsmaterial 260 entfernt und eine glatte Oberfläche bereitgestellt wird, an der die Herstellung der Vorrichtung fortgesetzt wird. In einer Ausführungsform kann die Barrierenschicht 250 nach dieser Einebnung oxidiert werden (nicht dargestellt), um den Widerstand des Metallzwischenverbindungsmaterials 260 zu verringern. Eine Oxidation der Barrierenschicht 250 kann durch Ausheizen der Struktur in träger Atmosphäre erreicht werden, in einigen Fällen mit weniger als ungefähr 1% Sauerstoff, ohne das Metallzwischenverbindungsmaterial 260 zu beschädigen. In dieser Ausführungsform kann der Widerstand des Metallzwischenverbindungsmaterials 260 bedeutend verringert werden.
  • Gemäß der Darstellung in 5 kann eine dielektrische Opferabdeckung 270 über der Vorrichtung 200 abgeschieden werden. Diese Abdeckung kann geopfert werden, da es zum Maskieren der darunterliegenden Struktur verwendet wird und in der Endvorrichtung zu keiner Funktion dient.
  • Gemäß der Darstellung in 6 kann eine Blockmaske 272 z. B. unter Verwendung von Standardtechniken in der Lithografie und im Ätzen auf einer oberseitigen Oberfläche der dielektrischen Opferabdeckung 270 gebildet werden und die dielektrische Opferabdeckung 270 kann entfernt werden, um wenigstens eine Öffnung über der Menge an Gräben 244 und der Menge an Durchkontaktierungen 242 unter Verwendung einer Lithografietechnik freizulegen und zu bilden. Nach der Verwendung der Blockmaske 272 kann eine Entfernung mittels Ätztechniken durchgeführt werden.
  • Gemäß der Darstellung in 7 kann ein Abschnitt der Barrierenschicht 250 zwischen wenigstens einigen aus der Menge an Durchkontaktierungen 242 und der Menge an Gräben 244 z. B. unter Bildung einer Menge an Luftspalte 280 innerhalb der dielektrischen Matrix 230 freigelegt werden. In einigen Ausführungsformen können z. B. Bereiche der dielektrischen Matrix 230 zwischen einigen oder allen der Menge an Gräben 244 und der Menge an Durchkontaktierungen 242 beschädigt werden, um die Menge an Luftspalte 280 zu bilden. In einigen Ausführungsformen wird ein H2 und N2-Plasma verwendet, um die dielektrische Matrix 230 zu beschädigen. Das beschädigte Material kann z. B. mit verdünnter Flusssäure entfernt werden, wobei Luftspalte 280 zwischen wenigstens einigen aus der Menge an Durchkontaktierungen 242 und der Menge an Gräben 244 verbleiben. Gleichzeitig können die dielektrische Opferabdeckung 270 und die Blockmaske 272 mit dem gleichen Material entfernt werden.
  • Gemäß der Darstellung in 8a legt eine Bildung von Luftspalte 280 Abschnitte 255 der Barrierenschicht 250 frei, wobei typischerweise die Abschnitte alle oder einige der Seitenflächen des Metallzwischenverbindungsmaterials 260 bedecken, das die Menge an Durchkontaktierungen 242 und die Menge an Gräben 244 füllt. Diese Abschnitte der Barrierenschicht 255 können zur Erhöhung ihres Widerstands oxidiert werden, wobei der Widerstand des Metallzwischenverbindungsmaterials 260 effizient verringert wird. Diese Oxidation kann durch eine Nasschemie erreicht werden. In einigen Ausführungsformen, wobei die Barrierenschicht 250 eine Metallkomponente aus Ta oder Ti umfasst, kann die Nasschemie Wasserstoffperoxid (H2O2) umfassen. Das Metallzwischenverbindungsmaterial 260 ist schwerer zu oxidieren, insbesondere bei Raumtemperatur, so dass lediglich die freiliegende Barrierenschicht 250 effizient oxidiert wird.
  • In alternativen Ausführungsformen, wie in 8b dargestellt ist, können die freiliegenden Abschnitte der Barrierenschicht 250 entfernt und nicht oxidiert werden. Eine Entfernung der Barrierenschicht 250 lässt zu, dass das Metallzwischenverbindungsmaterial 260 eine direkte Grenzschicht zu einer dielektrischen Abdeckung 290 (9b) bildet, wie unten weiter beschrieben ist. Die dielektrische Abdeckung 260 kann einen höheren Widerstand aufweisen als die Barrierenschicht 250, wobei der Widerstand des Metallzwischenverbindungsmaterials 260 in der fertigen Vorrichtung verringert wird. Die freiliegenden Abschnitte der Barrierenschicht 250 können durch eine Nasschemie oder durch Ätzen gemäß einer beliebigen erforderlichen Technik entfernt werden.
  • Gemäß der Darstellung in 9a kann eine dielektrische Abdeckung 290 auf einer Menge an Außenflächen der Barrierenschicht 250 und über der Halbleiterzwischenverbindungsvorrichtung 200 als Zwischenprodukt abgeschieden werden. Die dielektrische Abdeckung 290 kann die Barrierenschicht 250 teilweise bedecken, jedoch Luftspalte 280 (7) intakt und durch die dielektrische Abdeckung 290 bedeckt lassen.
  • Gemäß der Darstellung in 9b kann die dielektrische Abdeckung 290 das freiliegende Metallzwischenverbindungsmaterial 260 bedecken, wobei auch Luftspalte 280 (7) als intakt verbleiben. Im Gegensatz zu 9a agiert das Material der dielektrischen Abdeckung, das SiN oder andere dielektrische Materialien umfassen kann, als Grenzfläche für das Metallzwischenverbindungsmaterial 260. Dieses Material kann ausgewählt sein, so dass es einen großen Widerstand aufweist, der den effektiven Widerstand des Metallzwischenverbindungsmaterials 260 in der End-IC verringert.
  • 10 stellt eine Vorrichtung 900 als Zwischenprodukt dar, die gemäß einiger Ausführungsformen ein Substrat 210, eine Deckschicht 220, eine dielektrische Matrix 230, eine Menge an Durchkontaktierungen 242, die sich durch die Deckschicht 220 erstrecken, eine Menge an Gräben 244, die sich in die dielektrische Matrix 230 erstrecken, und eine dielektrische Abdeckung 290 umfasst. In diesen Ausführungsformen umfassen die Menge an Gräben 244 und die Menge an Durchkontaktierungen 242 ein Edelmetall. Die anderen Materialien sind wie oben beschrieben.
  • Gemäß der Darstellung in 11 kann die Vorrichtung 900 als Zwischenprodukt eine Menge an Luftspalte 280 zwischen wenigstens einigen aus der Menge an Durchkontaktierungen 242 und der Menge an Gräben 244 umfassen. Wenn die Luftspalte 280 vorhanden sind, kann die dielektrische Abdeckung 290 die Luftspalte 280 darstellungsgemäß beschichten.
  • Gemäß der Darstellung in 12 umgibt eine Barrierenschicht 250 die Menge an Durchkontaktierungen 242 und die Menge an Gräben 244, jedoch stellt die Barrierenschicht 255 in der Nähe der Menge an Luftspalte 280 (in informalen Figuren orange dargestellt) als ein oxidiertes Material aus einem der oben beschriebenen Barrierenschichtmaterialien mit der Komponente an Ta oder Ti dar. In einigen Ausführungsformen kann die gesamte Barrierenschicht 250 oxidiert werden.
  • Die neuen Halbleiterzwischenverbindungsvorrichtungen als Zwischenprodukt und Verfahren zum Bilden selbiger, wie oben beschrieben, verringern den Widerstand der BEOL-Zwischenverbindungseinrichtungen und -leitungen. Gemäß Ausführungsformen wird eine Streuung an Oberflächen der Vorrichtung durch Änderung des Materials der Zwischenverbindung selbst verringert und ein Erhöhen des Widerstands der Barrierenschicht verringert den sich ergebenen Widerstand des Zwischenverbindungsmaterials. Edelmetalle als Zwischenverbindungsmaterialen sind vorteilhaft, da das Phänomen der Elektromigration verringert wird, zum Teil aufgrund des höheren Schmelzpunkts der Metalle. Zusätzlich sind Edelmetalle gegenüber Oxidierung widerstandsfähiger, was eine leichtere Oxidierung der Barrierenschichten ermöglicht.
  • Die hierin verwendete Terminologie soll lediglich speziellen Ausführungsformen beschreiben und die Erfindung nicht beschränken. Gemäß der Verwendung hierin sollen die Einzahlformen „eine”, „einer” und „der, die, das” ebenfalls die Pluralformen umfassen, sofern der Kontext dies nicht anderweitig klar anzeigt. Es ist zu verstehen, dass die Ausdrücke „umfasst” (und jede Form von Umfasst, wie z. B. „umfassend” und „umfasst”), „aufweisen” (und jede Form von aufweisen, wie z. B. „aufweist” und „aufweisend”), „einschließlich „ (und jede Form von einschließen, wie z. B. „einschließt” und „einschließend”) und „beinhalten” (und jede Form von beinhalten, wie z. B. „beinhaltet” und „beinhalten”) offene Verbindungsverben darstellen. Als ein Ergebnis besitzt ein Verfahren oder eine Vorrichtung, das oder die wenigstens einen Schritt oder wenigstens ein Element „umfasst”, „aufweist”, „einschließt” oder beinhaltet” diesen wenigstens einen Schritt oder Element, ist jedoch nicht auf den Besitz von lediglich diesen wenigstens einen Schritt oder Element beschränkt. Ähnlich besitzt ein Schritt eines Verfahrens oder ein Element einer Vorrichtung, der oder das wenigstens ein Merkmal „umfasst”, „aufweist”, „einschließt” oder „beinhaltet”, dieses wenigstens eine Merkmal ist jedoch nicht auf den Besitz von diesem wenigstens einen Merkmal beschränkt. Ferner ist eine Vorrichtung oder Struktur, die in einer bestimmten Weise ausgebildet ist, wenigstens in dieser Weise konfiguriert, kann jedoch auch in anderen Weisen konfiguriert sein, die nicht aufgelistet sind.
  • Die entsprechenden Strukturen, Materialien, Handlungen und Äquivalente aller Mittel oder Schritt-plus-Funktion-Elemente in den Ansprüchen unten, sofern vorhanden, sollen eine beliebige Struktur, ein beliebiges Material oder eine beliebige Handlung zur Durchführung der Funktion in Kombination mit anderen beanspruchten Elementen umfassen, wie in den Ansprüchen ausgeführt ist. Die Beschreibung der vorliegenden Erfindung erfolgte zum Zwecke der Darstellung und Beschreibung, soll jedoch die Erfindung in der offenbarten Form nicht beschränken oder nicht vollständig sein. Viele Modifizierungen und Variationen sind dem Fachmann ersichtlich, ohne vom Rahmen oder Wesen der Erfindung abzuweichen. Die Ausführungsform wurde ausgewählt und beschrieben, um die Prinzipien von wenigstens einem Aspekt der Erfindung und der praktischen Anwendung am besten zu erklären und anderen als dem Fachmann das Verständnis von wenigstens einem Aspekt der Erfindung für verschiedene Ausführungsformen mit verschiedenen Modifizierungen zu ermöglichen, wie für die angedachte Verwendung am besten geeignet ist.

Claims (20)

  1. Verfahren, umfassend: ein Erhalten einer Halbleiterzwischenverbindungsvorrichtung als Zwischenprodukt mit einem Substrat, einer Deckschicht und einer dielektrischen Matrix, die eine Menge an Gräben und eine Menge an Durchkontaktierungen umfasst; ein Abscheiden einer Barrierenschicht entlang einer oberseitigen Oberfläche der Halbleiterzwischenverbindungsvorrichtung; ein Abscheiden eines Metallzwischenverbindungsmaterials über einer oberseitigen Oberfläche der Barrierenschicht, wobei das Metallzwischenverbindungsmaterial die Menge an Gräben und die Menge an Durchkontaktierungen füllt; ein Ausheizen des Metallzwischenverbindungsmaterials; ein Einebnen einer oberseitigen Oberfläche der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung, wobei das Metallzwischenverbindungsmaterial über der Menge an Gräben und der Menge an Durchkontaktierungen entfernt wird; ein Freilegen eines Abschnitts der Barrierenschicht zwischen der Menge an Gräben und der Menge an Durchkontaktierungen; und ein Abscheiden einer dielektrischen Abdeckung auf einer Menge an Außenflächen der Barrierenschicht und über der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung.
  2. Verfahren nach Anspruch 1, ferner umfassend: ein Abscheiden einer dielektrischen Opferabdeckung und einer Blockmaske über der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung; ein Bilden einer Menge an Luftspalte zwischen wenigstens einem Abschnitt der Menge an Gräben und der Menge an Durchkontaktierungen, wobei die dielektrische Opferabdeckung und die Blockmaske entfernt werden; und ein Oxidieren der Barrierenschicht nach dem Bilden der Menge an Luftspalte in einer Menge an Bereichen, die durch die Bildung der Menge an Luftspalte freigelegt werden.
  3. Verfahren nach Anspruch 2, wobei die Oxidierung durch ein Aussetzen der Menge an freiliegenden Bereichen einer Nasschemie erreicht wird.
  4. Verfahren nach Anspruch 3, wobei die Nasschemie H2O2 umfasst.
  5. Verfahren nach Anspruch 1, ferner umfassend: ein Abscheiden einer dielektrischen Opferabdeckung und einer Blockmaske über der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung; ein Bilden einer Menge an Luftspalte zwischen wenigstens einem Abschnitt der Menge an Gräben und der Menge an Durchkontaktierungen, wobei die dielektrische Opferabdeckung und die Blockmaske entfernt werden; und ein Entfernen der Barrierenschicht nach Bildung der Menge an Luftspalte in einer Menge an Bereichen, die durch Bildung der Luftspalte freigelegt werden.
  6. Verfahren nach Anspruch 5, wobei das Entfernen durch Aussetzen der Menge an Bereichen, die durch die Bildung freigelegt werden, einer Nasschemie erreicht wird.
  7. Verfahren nach Anspruch 1, ferner umfassend: ein Abscheiden einer dielektrischen Opferabdeckung und einer Blockmaske über der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung; ein Bilden einer Menge an Luftspalte zwischen wenigstens einem Abschnitt der Menge an Gräben und der Menge an Durchkontaktierungen, wobei die dielektrische Opferabdeckung und die Blockmaske entfernt werden; und ein Oxidieren der Barrierenschicht nach der Einebnung der oberseitigen Oberfläche der Zwischenprodukt-Halbleiterzwischenverbindungsvorrichtung durch Ausheizen in Umgebungsluft in Gegenwart von Sauerstoff.
  8. Verfahren nach Anspruch 7, wobei der Sauerstoff bei weniger als 1% vorhanden ist.
  9. Verfahren nach Anspruch 1, wobei das Metallzwischenverbindungsmaterial ein Edelmetall umfasst.
  10. Verfahren nach Anspruch 1, wobei die Barrierenschicht eine Dicke von weniger als ungefähr 3 nm aus einer Schicht, die aus Metall mit einem Element aus Ta, Ti oder Mn gebildet ist, umfasst, und wobei das Metallzwischenverbindungsmaterial mit einer Dicke zwischen ungefähr 10 nm und ungefähr 20 nm abgeschieden wird.
  11. Verfahren nach Anspruch 10, wobei die Barrierenschicht eine Dicke von weniger als ungefähr 1,5 nm umfasst.
  12. Verfahren nach Anspruch 10, wobei die Barrierenschicht durch eines aus einer Gruppe abgeschieden wird, umfassend: eine Atomlagenabscheidung (ALD), eine chemische Gasphasenabscheidung (CVD) und eine physikalische Gasphasenabscheidung (PVD), und wobei das Metallzwischenverbindungsmaterial durch eines abgeschieden wird aus einer Gruppe, umfassend: CVD und ALD.
  13. Verfahren nach Anspruch 1, wobei das Ausheizen bei ungefähr 350°C bis ungefähr 500°C durchgeführt wird.
  14. Verfahren nach Anspruch 1, wobei die Abscheidung der dielektrischen Abdeckung eine Menge an Luftspalte in einem Bereich zwischen der Menge an Durchkontaktierungen und der Menge an Gräben bildet.
  15. Zwischenproduktvorrichtung, umfassend: ein Substrat; eine Deckschicht; eine dielektrische Matrix; eine Menge an Durchkontaktierungen, die sich durch die Deckschicht erstrecken; eine Menge an Gräben, die sich in die dielektrische Matrix erstrecken, wobei die Menge an Gräben und die Menge an Durchkontaktierungen ein Edelmetall umfassen; und eine dielektrische Abdeckung.
  16. Vorrichtung nach Anspruch 15, ferner umfassend: eine Menge an Luftspalte zwischen wenigstens einigen aus der Menge an Durchkontaktierungen und der Menge an Gräben.
  17. Vorrichtung nach Anspruch 16, ferner umfassend: eine Barrierenschicht, die die Menge an Durchkontaktierungen und die Menge an Gräben umgibt, wobei die Barrierenschicht in einer Nähe der Menge an Luftspalte ein oxidiertes Material umfasst.
  18. Vorrichtung nach Anspruch 17, wobei die Barrierenschicht, die sich nicht in der Nähe der Menge an Luftspalte befindet, ein Element aus Ta, Ti oder Mn umfasst.
  19. Vorrichtung nach Anspruch 15, ferner umfassend: eine Barrierenschicht, die die Menge an Durchkontaktierungen und die Menge an Gräben umgibt, wobei die Barrierenschicht ein oxidiertes Material umfasst.
  20. Vorrichtung nach Anspruch 19, wobei die Barrierenschicht ein oxidiertes Ta-umfassendes Material oder ein oxidiertes Ti-umfassendes Material umfasst.
DE102017208466.9A 2016-05-31 2017-05-19 Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung Active DE102017208466B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/168,899 US9831174B1 (en) 2016-05-31 2016-05-31 Devices and methods of forming low resistivity noble metal interconnect
US15/168,899 2016-05-31

Publications (2)

Publication Number Publication Date
DE102017208466A1 true DE102017208466A1 (de) 2017-11-30
DE102017208466B4 DE102017208466B4 (de) 2021-06-10

Family

ID=60269496

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017208466.9A Active DE102017208466B4 (de) 2016-05-31 2017-05-19 Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung

Country Status (4)

Country Link
US (2) US9831174B1 (de)
CN (1) CN107452714B (de)
DE (1) DE102017208466B4 (de)
TW (1) TWI655715B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229851B2 (en) 2016-08-30 2019-03-12 International Business Machines Corporation Self-forming barrier for use in air gap formation
US10796949B2 (en) 2018-10-19 2020-10-06 International Business Machines Corporation Airgap vias in electrical interconnects
KR102192311B1 (ko) * 2019-02-19 2020-12-17 성균관대학교산학협력단 구리 인터커넥터, 이의 제조방법 및 이를 포함하는 반도체 장치
US11239165B2 (en) * 2020-03-10 2022-02-01 International Business Machines Corporation Method of forming an interconnect structure with enhanced corner connection
CN113539948B (zh) * 2020-04-20 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
TW202236550A (zh) * 2020-11-25 2022-09-16 美商應用材料股份有限公司 用於低溫處理的補充能量
US20220246519A1 (en) * 2021-02-03 2022-08-04 Changxin Memory Technologies, Inc. Interconnection structure and manufacturing method thereof and semiconductor structure

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975386A (en) * 1989-12-22 1990-12-04 Micro Power Systems, Inc. Process enhancement using molybdenum plugs in fabricating integrated circuits
US6022808A (en) 1998-03-16 2000-02-08 Advanced Micro Devices, Inc. Copper interconnect methodology for enhanced electromigration resistance
US6515368B1 (en) 2001-12-07 2003-02-04 Advanced Micro Devices, Inc. Semiconductor device with copper-filled via includes a copper-zinc/alloy film for reduced electromigration of copper
US6723634B1 (en) * 2002-03-14 2004-04-20 Advanced Micro Devices, Inc. Method of forming interconnects with improved barrier layer adhesion
KR20030083174A (ko) * 2002-04-19 2003-10-30 아남반도체 주식회사 반도체 소자의 에어갭 형성방법
KR100833451B1 (ko) * 2002-06-25 2008-05-29 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
US7402519B2 (en) 2005-06-03 2008-07-22 Intel Corporation Interconnects having sealing structures to enable selective metal capping layers
US7605073B2 (en) * 2006-05-19 2009-10-20 Intel Corporation Sealants for metal interconnect protection in microelectronic devices having air gap interconnect structures
US7619310B2 (en) * 2006-11-03 2009-11-17 Infineon Technologies Ag Semiconductor interconnect and method of making same
US7777344B2 (en) * 2007-04-11 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transitional interface between metal and dielectric in interconnect structures
JP2008294335A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
US20090321935A1 (en) 2008-06-30 2009-12-31 O'brien Kevin Methods of forming improved electromigration resistant copper films and structures formed thereby
JP5014356B2 (ja) * 2009-01-15 2012-08-29 パナソニック株式会社 半導体装置の製造方法
US8653663B2 (en) * 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
JP2012038961A (ja) 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8822342B2 (en) * 2010-12-30 2014-09-02 Globalfoundries Singapore Pte. Ltd. Method to reduce depth delta between dense and wide features in dual damascene structures
JP5734757B2 (ja) * 2011-06-16 2015-06-17 株式会社東芝 半導体装置及びその製造方法
US9224643B2 (en) * 2011-09-19 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for tunable interconnect scheme
CN107104092B (zh) * 2011-12-29 2020-02-21 英特尔公司 具有罩层的气隙互连以及形成的方法
US20130320494A1 (en) 2012-06-01 2013-12-05 Qualcomm Incorporated Metal finger capacitors with hybrid metal finger orientations in stack with unidirectional metal layers
US9034756B2 (en) * 2012-07-26 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit interconnects and methods of making same
US9343400B2 (en) * 2013-03-13 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene gap filling process
KR102154112B1 (ko) * 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US9159610B2 (en) 2013-10-23 2015-10-13 Globalfoundires, Inc. Hybrid manganese and manganese nitride barriers for back-end-of-line metallization and methods for fabricating the same
US9105697B2 (en) * 2013-12-11 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Trench formation using rounded hard mask
US9219033B2 (en) * 2014-03-21 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Via pre-fill on back-end-of-the-line interconnect layer
US9960052B2 (en) * 2014-04-02 2018-05-01 Applied Materials, Inc. Methods for etching a metal layer to form an interconnection structure for semiconductor applications
US9263389B2 (en) * 2014-05-14 2016-02-16 International Business Machines Corporation Enhancing barrier in air gap technology
CN105140172B (zh) 2014-05-27 2019-01-25 中芯国际集成电路制造(北京)有限公司 互连结构及其形成方法
CN106033741B (zh) * 2015-03-20 2020-09-15 联华电子股份有限公司 金属内连线结构及其制作方法
US9754891B2 (en) 2015-09-23 2017-09-05 International Business Machines Corporation Low-temperature diffusion doping of copper interconnects independent of seed layer composition
US9728447B2 (en) * 2015-11-16 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-barrier deposition for air gap formation

Also Published As

Publication number Publication date
TW201807778A (zh) 2018-03-01
CN107452714B (zh) 2020-06-02
TWI655715B (zh) 2019-04-01
US20170345752A1 (en) 2017-11-30
CN107452714A (zh) 2017-12-08
DE102017208466B4 (de) 2021-06-10
US10679937B2 (en) 2020-06-09
US20180040555A1 (en) 2018-02-08
US9831174B1 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
DE102017208466B4 (de) Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102014111780B4 (de) Verfahren zum Ausbilden von leitenden Strukturen in Vertiefungen
DE102014109444B4 (de) Vorrichtung und Verfahren zur Verringerung des Kontaktwiderstands eines Metalls
DE102012111574B4 (de) Verfahren zum Ausbilden einer leitfähigen Dual-Damaszener-Kontaktstruktur undHerstellungsverfahren für eine Halbleitervorrichtung
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102013200048B4 (de) Verfahren zum Herstellen integrierter Schaltungen mit Ruthenium beschichtetem Kupfer
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE69514686T2 (de) Halbleiterelement mit ersten und zweiten, durch ein material niedriger dielektrizitätskonstante getrennten metallisierungslagen und verfahren zum herstellen des elements
DE112005000854B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit einer High-K-Gate-Dielektrischen Schicht und einer Gateelektrode aus Metall
DE112012003823T5 (de) Mikrostrukturmodifikation in Kupferverbindungsstrukturen
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102017203568A1 (de) Verfahren zum bilden von leitfähigen strukturen mit unterschiedlichen materialzusammensetzungen in einer metallisierungsschicht
DE102012201586B4 (de) Verfahren zur Herstellung von integrierten Schaltungen mit platzsparenden Kondensatoren
DE102017120571B4 (de) Verfahren zur halbleiterherstellung
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE102008060077B4 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE102012105304A1 (de) Vorrichtung zur Spannungsreduzierung
DE102019203224A1 (de) Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen
DE112011101750T5 (de) Verfahren und Struktur zur Verbesserung der Leitfähigkeit enger kupfergefüllter Durchkontaktierungen
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final