CN105140172B - 互连结构及其形成方法 - Google Patents

互连结构及其形成方法 Download PDF

Info

Publication number
CN105140172B
CN105140172B CN201410229127.0A CN201410229127A CN105140172B CN 105140172 B CN105140172 B CN 105140172B CN 201410229127 A CN201410229127 A CN 201410229127A CN 105140172 B CN105140172 B CN 105140172B
Authority
CN
China
Prior art keywords
layer
metal
interconnection structure
semiconductor
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410229127.0A
Other languages
English (en)
Other versions
CN105140172A (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410229127.0A priority Critical patent/CN105140172B/zh
Priority to US14/718,335 priority patent/US9406555B2/en
Publication of CN105140172A publication Critical patent/CN105140172A/zh
Priority to US15/194,176 priority patent/US9576897B2/en
Application granted granted Critical
Publication of CN105140172B publication Critical patent/CN105140172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种互连结构及其形成方法，其中互连结构的形成方法包括：提供衬底，所述衬底表面形成有介质层；在所述介质层中形成开口，所述开口底部露出所述衬底表面；在所述开口内形成填充满开口的金属层，所述金属层表面与介质层顶部平齐；在所述金属层表面以及介质层表面形成半导体覆盖层；对所述半导体覆盖层进行退火处理，将位于金属层表面的半导体覆盖层转化为金属帽层。本发明能有效的阻挡金属层顶角区域的金属原子的扩散，进一步提高互连结构的抗电迁移能力，优化互连结构的电学性能。

Description

互连结构及其形成方法
技术领域
本发明涉及半导体制作领域技术，特别涉及互连结构及其形成方法。
背景技术
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，半导体器件的性能越来越强。然而，随着半导体尺寸的不断缩小，越来越小的互连结构中承载越来越高的电流，且互连结构的响应时间要求越来越短，传统铝互连结构已经不能满足要求。与铝相比，金属铜的电阻率更低且抗电迁移性更好，铜互连结构可以降低互连结构的电阻电容(RC)延迟，改善电迁移，提高器件的可靠性。因此，铜互连技术取代铝互连技术成为发展趋势。
然而，铜互连技术也有其缺陷。金属铜具有高迁移率，在硅及硅氧化物以及大部分介质材料中扩散非常快。一旦铜扩散进入半导体基底或介质层中，会影响器件的少数载流子寿命和结的漏电流，引起电路失效，可靠性下降。
为解决铜扩散的问题，现有技术通常在金属层以及介质层表面形成帽层，以阻挡铜扩散至上层介质层中。
尽管形成帽层在一定程度上可以减少铜扩散，但是现有技术形成的互连结构性能仍有待提高，互连结构性能低下可靠性差。
发明内容
本发明解决的问题是避免互连结构中发生铜扩散现象，同时防止金属层顶角区域发生铜扩散现象，提高互连结构的抗电迁移能力，优化互连结构的电学性能。
为解决上述问题，本发明提供一种互连结构的形成方法，包括：提供衬底，所述衬底表面形成有介质层；在所述介质层中形成开口，所述开口底部露出所述衬底表面；在所述开口内形成填充满开口的金属层；在所述金属层表面以及介质层表面形成半导体覆盖层；对所述半导体覆盖层进行退火处理，将位于金属层表面的半导体覆盖层转化为金属帽层。
可选的，所述半导体覆盖层的材料为硅或锗。
可选的，所述半导体覆盖层的材料为非晶态材料。
可选的，采用原子层沉积、低压化学气相沉积或等离子体增强化学气相沉积工艺形成所述半导体覆盖层。
可选的，所述半导体覆盖层的材料为硅时，采用原子层沉积工艺形成半导体覆盖层的工艺参数为：反应气体包括硅源气体，其中，硅源气体为SiH4或SiH2Cl2，硅源气体流量为10sccm至1000sccm，沉积温度为250度至400度，反应腔室压强为1毫托至50托。
可选的，所述半导体覆盖层的厚度为10埃至50埃。
可选的，所述退火处理的工艺参数为：退火温度为300度至400度，退火时长为5秒至300秒。
可选的，所述金属帽层的材料为CuSi或CuGe。
可选的，在形成所述金属帽层之后，还包括步骤：对所述金属帽层以及位于介质层表面的半导体覆盖层进行氮化处理，将金属帽层转化为金属氮化物层，将半导体覆盖层转化为半导体氮化物层。
可选的，所述氮化处理的工艺参数为：反应气体为NH3和N2，NH3和N2流量之和为100sccm至1000sccm，射频功率为100瓦至1000瓦，氮化处理的时长为5秒至300秒。
可选的，所述金属氮化物层的材料为CuSiN，所述半导体氮化物层的材料为SiN。
可选的，所述金属氮化物层的材料为CuGeN，所述半导体氮化物层的材料为GeN。
可选的，还包括步骤：在所述金属氮化物层表面以及半导体氮化物层表面形成介质帽层。
可选的，所述介质帽层的材料为SiCN、SiN或SiC中的一种或几种。
可选的，在形成所述半导体覆盖层之前，还包括步骤：对所述金属层表面进行等离子体处理。
可选的，所述等离子体处理的工艺参数为：形成等离子体的气体为NH3或N2中的一种或两种，NH3或N2流量为100sccm至1000sccm，反应腔室内压强为1托至20托，处理功率为100瓦至1000瓦，处理时间为10秒至120秒。
可选的，所述金属层为单层结构或多层结构，所述金属层为单层结构时，金属层的材料为Cu。
本发明还提供一种互连结构，包括：衬底，所述衬底表面形成有介质层，所述介质层内形成有开口，所述开口内形成有填充满所述开口的金属层；位于所述金属层表面的金属帽层；位于所述介质层表面的半导体覆盖层，且所述金属帽层与半导体覆盖层侧壁相接触。
可选的，所述金属帽层的材料为CuSi或CuGe，所述半导体覆盖层的材料为Si或Ge。
可选的，所述金属帽层为金属氮化物层，所述半导体覆盖层为半导体氮化物层，其中，金属氮化物层的材料为CuSiN或CuGeN，半导体氮化物层的材料为SiN或GeN。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例中，在形成金属层之后，在金属层表面以及介质层表面形成半导体覆盖层，金属层表面以及介质层表面的半导体覆盖层为同一道工艺步骤中形成的，因此，半导体覆盖层除很好的覆盖于金属层表面、介质层表面以外，半导体覆盖层还完全覆盖于金属层顶角区域，避免在金属层顶角区域附近的半导体覆盖层中出现界面空洞问题。在对半导体覆盖层进行退火处理过程中，金属层表面的半导体覆盖层材料与金属层材料发生反应，将位于金属层表面的半导体覆盖层转化为金属帽层；所述金属帽层具有较好的阻挡金属原子扩散的能力，并且，由于金属帽层是由位于金属层表面的半导体覆盖层转化而成的，因此金属帽层与剩余的半导体覆盖层间具有非常好的界面态，金属帽层与剩余的半导体覆盖层间紧密接触，防止出现界面空洞问题，因此，位于所述界面附近的金属层顶角区域的金属原子扩散能力得到很好的抑制，从而有效的提高互连结构的抗电迁移能力，优化互连结构的电学性能。
进一步，对金属帽层进行氮化处理转化为金属氮化物层，提高金属帽层材料中化学键对Si或Ge原子的束缚力，防止Si原子或Ge原子从金属帽层中逃逸扩散至不期望区域，防止对互连结构的电阻率造成不良影响；并且，对金属帽层进行氮化处理后，形成的金属氮化物层材料的电阻率比金属帽层材料的电阻率低，从而有效的减小互连结构的RC延迟。
进一步，对剩余的半导体覆盖层进行氮化处理，将半导体覆盖层材料中游离的Si原子或Ge原子转化为SiN或GeN，防止游离的Si原子或Ge原子扩散进入不期望的区域；同时，SiN或GeN材料的电阻率低于Si或Ge，从而进一步降低互连结构的电阻率，进一步减小互连结构的RC延迟；并且，半导体氮化物层对Cu原子扩散的阻挡能力能更强，从而进一步提高互连结构的抗电迁移能力。
进一步，所述金属帽层的材料为CuGe，相较于CuSi(电阻率为50Ω.cm)和CuSiN而言，CuGe具有很低的电阻率(电阻率为6Ω.cm)，更低的电阻率有利于减小互连结构的RC延迟。
更进一步，本发明实施例中采用原子层沉积工艺形成所述半导体覆盖层，原子层沉积工艺的反应温度低(250度至400度)，避免由于高温引起的Cu原子扩散能力提高；并且，采用原子层沉积工艺形成的半导体覆盖层致密性好，使得在半导体覆盖层基础上形成的金属氮化物层以及半导体氮化物层均具有较高的致密度，进一步提高阻挡Cu原子扩散的能力，从而进一步提高互连结构的抗电迁移能力。
本发明实施例还提供一种结构性能优越的互连结构，包括位于金属层表面的金属帽层、以及位于介质层表面的半导体覆盖层，金属帽层以及半导体覆盖层均具有阻挡金属层中金属原子扩散的作用；并且，金属帽层与半导体覆盖层侧壁相接触，由于所述接触面的存在，对金属层顶角区域的金属原子具有一定的阻挡作用，防止金属层顶角区域的金属原子扩散至不期望区域，使得互连结构具有较强的抗电迁移能力。
进一步，金属帽层为金属氮化物层，金属氮化物层的材料为CuSiN，Si原子难以从CuSiN中逃逸出，从而防止金属帽层中的Si原子扩散至不期望区域，使互连结构保持较小的电阻率，降低互连结构的RC延迟；并且，CuSiN电阻率较小，对降低互连结构的RC延迟具有有利影响。半导体覆盖层为半导体氮化物层，半导体氮化物层的材料为SiN，Si原子难以从SiN中逃逸出，进一步降低互连结构的RC延迟。
更进一步，金属帽层为金属氮化物层，金属氮化物层的材料为CuGeN，与CuSiN相比，CuGeN具有更低的电阻率，从而进一步降低互连结构的RC延迟；并且，Ge的迁移率比Si的迁移率更低，因此更能进一步防止Ge原子扩散至不期望区域，提高互连结构的电学性能。
附图说明
图1为一实施例互连结构形成方法的流程示意图；
图2至图13为本发明另一实施例提供的互连结构形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的互连结构性能低下。
经研究发现，造成互连结构性能低下的原因在于：由于芯片的集成度提高，在通电状态下，互连结构中的电流密度很大，在较高的电流密度作用下，互连结构金属层中的金属离子会沿着电子运动反方向进行迁移，这种现象称为电迁移(EM：Electro Migration)，电迁移会使得金属层中因金属离子的迁移在局部区域由质量堆积(pileup)而出现铜堆积(hillocks)，或由于质量亏损而出现诱生空洞(void)，造成互连结构性能低下甚至失效。
进一步研究发现，一般的，互连结构的金属层材料为Cu，Cu在硅以及硅的化合物中的扩散速率很快，Cu的扩散是导致电迁移效应增强的主要原因之一。
由上述分析可知，阻挡互连结构金属层中Cu扩散能有效的提高互连结构的抗电迁移能力。为此，提出一种互连结构的形成方法，包括以下步骤：步骤S1、提供衬底，所述衬底表面形成有介质层；步骤S2、刻蚀所述介质层形成开口，所述开口底部暴露出衬底表面；步骤S3、形成填充满所述开口的金属层；步骤S4、向所述金属层表面通入硅烷气体进行预处理，在金属层表面形成第一金属帽层；步骤S5、对所述第一金属帽层进行氮化处理，将第一金属帽层转化为第二金属帽层；步骤S6、在所述介质层表面以及第二金属帽层表面形成介质帽层。
上述方法在一定程度上能够降低Cu扩散的能力，缓解互连结构的电迁移问题，然而，采用上述方法形成的互连结构中，互连结构的抗电迁移能力仍有待提高。
针对上述形成方法进行研究发现，上述第二金属帽层位于金属层表面，金属层表面与第二金属帽层之间紧密接触，那么金属层顶部表面的Cu扩散能力得到抑制；然而，由于在第二金属帽层形成之后，在第二金属帽层和介质层表面形成介质帽层，受到工艺的制约，所述介质帽层与第二金属帽层间的界面处会存在一些空洞，导致金属层顶角区域(corner)的Cu通过所述界面空洞扩散至不期望区域，其中，金属层顶角区域指的处于介质帽层和第二金属帽层界面处附近的金属层区域，金属层顶角区域也为与介质层交界的金属层顶部区域。
综合上述分析发现，若能有效的解决第二金属帽层和介质帽层间的界面空洞问题，使第二金属帽层与介质帽层之间紧密接触，则在防止金属层顶部表面的Cu扩散的同时，有效的防止金属层顶角区域的Cu的扩散至不期望区域，提高互连结构的抗电迁移能力以及电学性能。
为此，本发明提供一种互连结构的形成方法，在所述介质层中形成开口，所述开口底部露出所述衬底表面；在所述开口内形成填充满开口的金属层；在所述金属层表面以及介质层表面形成半导体覆盖层；对所述半导体覆盖层进行退火处理，将位于金属层表面的半导体覆盖层转化为金属帽层。由于在介质层表面以及金属层表面形成了半导体覆盖层，那么，金属层顶角区域上方的半导体覆盖层内不存在界面空洞问题，在将金属层表面的半导体覆盖层转化为金属帽层后，金属帽层与剩余的半导体覆盖层界面之间也不存在界面空洞问题，因此金属帽层和剩余的半导体覆盖层能很好的阻挡金属层顶角区域的金属原子扩散，从而提高互连结构的抗电迁移能力。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图13为本发明一实施例互连结构形成过程的结构示意图。
请参考图2，提供衬底200；在所述衬底200表面形成刻蚀停止层201。
所述衬底200的材料为单晶硅、多晶硅、非晶硅中的一种，所述衬底200的材料也可以为硅锗化合物或绝缘体上硅(SOI，Silicon On Insulator)，所述衬底200的材料还可以为锗、锗化硅或砷化镓。
所述衬底200中可以形成有器件，如MOS晶体管。在所述衬底200内还可以形成有金属布线层，所述金属布线层用于与待形成的金属层相连，也可用于后续形成的金属层与外部或其他金属层的电连接。
本实施例中，所述衬底200为硅衬底。
所述刻蚀停止层201的作用为：后续形成开口的刻蚀工艺对刻蚀停止层201的刻蚀速率远小于对含碳介质层的刻蚀速率，避免对衬底200造成过刻蚀；并且，所述刻蚀停止层201还具有保护衬底200内器件的作用。
所述刻蚀停止层201的材料为氮化硅、掺碳氮化硅、掺碳氮氧化硅中的一种或几种。
请继续参考图2，在所述刻蚀停止层201表面形成介质层202。
所述介质层202的材料为氧化硅、低k介质材料(低k介质材料指相对介电常数大于等于2.5、小于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.5的介质材料)。采用低k介质材料或超低k介质材料作为介质层202的材料，可以有效的降低互连结构的RC延迟。
所述低k介质材料或超低k介质材料多为含有甲基团的多孔材料。具体的，所述低k介质材料或超低k介质材料为掺氟玻璃或掺碳玻璃，所述超低k介质材料为多孔的SiCOH。
本实施例中，所述介质层202的材料为氧化硅，介质层202的厚度为1000埃至8000埃。
后续会在介质层202和刻蚀停止层201内形成开口，所述开口可以为双大马士革开口，也可以为单大马士革开口；双大马士革开口由沟槽和位于沟槽底部的通孔构成，形成双大马士革开口的工艺过程中既可以先形成通孔后形成沟槽，也可以先形成沟槽后形成通孔。
本实施例以形成的开口为双大马士革开口，且先形成通孔后形成沟槽为例作示范性说明。在本发明其他实施例中，也可以先形成沟槽后形成通孔，从而在介质层内形成开口。
请参考图3，在所述介质层202表面形成第一掩膜层203，所述第一掩膜层203内具有暴露出介质层202的第一开口204，所述第一开口204宽度与后续形成的通孔宽度一致
所述第一掩膜层203的材料为氧化硅、氮化硅、光刻胶或金属材料，其中，金属材料为TiN、TaN或WN。
本实施例以第一掩膜层203的材料为氮化硅为例做示范性说明，形成第一掩膜层203的工艺步骤包括：形成覆盖于所述介质层202表面的初始掩膜层；在所述初始掩膜层表面形成图形化的光刻胶层，所述图形化的光刻胶层具有与第一开口对应的图形；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜层，形成具有第一开口204的第一掩膜层203，所述第一开口204底部暴露出介质层202表面。
请参考图4，以第一掩膜层203(请参考图3)为掩膜板，沿第一开口204(请参考图3)刻蚀去除部分厚度的介质层202，形成通孔205。
本实施例中，采用干法刻蚀工艺刻蚀去除部分厚度的介质层202。
在形成通孔205之后，还包括步骤：去除第一掩膜层203。
请参考图5，在所述介质层202表面形成第二掩膜层206，所述第二掩膜层206内具有暴露出介质层202的第二开口207，所述第二开口207宽度与后续形成的沟槽宽度一致。
所述第二掩膜层206的材料以及形成步骤可参考第一掩膜层203的材料及形成步骤，在此不再赘述。
请参考图6，以第二掩膜层206(请参考图5)为掩膜版，沿第二开口207(请参考图5)刻蚀去除部分厚度的介质层202，直至露出衬底200的表面，形成沟槽208。
所述通孔205和所述沟槽208构成双大马士革开口。所述通孔205和所述沟槽208的深度和宽度可以根据工艺需要进行调节。
需要说明的是，本实施例中双大马士革开口的形成是先形成通孔205，再形成沟槽208；在本发明另一实施例中，也可以先形成沟槽，再形成通孔，不应过分限制本发明的保护范围。
请参考图7，在所述开口(请参考图6)内形成填充满开口且覆盖介质层202的金属层209。
所述金属层209可以为单层结构，也可以为多层结构。
所述金属层209为单层结构时，所述金属层209包括填充满开口且覆盖介质层202的金属体层。
所述金属层209为叠层结构时，所述金属层209包括：位于开口底部和侧壁且覆盖介质层202的阻挡层、位于阻挡层表面的籽晶层和位于籽晶层表面的金属体层。
所述阻挡层的材料为Ti、Ta、W、TiN、TaN、TiSiN、TaSiN、WN或WC中的一种或几种。所述阻挡层可以为单层结构，也可以为多层结构。所述阻挡层的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积等工艺。
所述籽晶层可以为单层结构，也可以为由晶粒直径不同的小晶粒层和大晶粒层构成的多层结构。选用多层结构时，小晶粒层在大晶粒层之下，可以提高籽晶层与阻挡层之间的粘附性。
所述金属体层的材料为Cu，所述金属体层的形成工艺为物理气相沉积或电镀法。
所述阻挡层可以防止籽晶层和金属体层中的Cu向衬底200或介质层202中扩散造成污染，提高互连结构的性能；且阻挡层可以为籽晶层的形成提供良好的界面态，使得形成的籽晶层与阻挡层具有较高的粘附性。
所述籽晶层作为后续金属体层形成的电镀工艺中的阴极，为后续形成金属体层作准备；所述籽晶层也可以为后续形成金属体层提供良好的界面态，有助于形成于籽晶层紧密粘结的金属体层，改善互连结构的电迁移。
所述籽晶层的形成工艺为物理气相沉积或化学气相沉积。
本实施例中，以金属层209为单层结构为例做示范性说明，金属层209的材料为Cu，采用电镀法形成所述金属层209。
将所述衬底200转移至电镀反应池中，电镀形成金属层209。在电镀的过程中，金属铜填充满所述开口，另外部分金属铜溢出开口覆盖在所述介质层202表面，形成块铜。
所述电镀反应池中有电镀溶液、金属铜阳极和电源正负极。
所述电镀溶液主要由硫酸铜、硫酸和水组成，所述电镀溶液中还包含有催化剂、抑制剂、调整剂等多种添加剂。
请参考图8，研磨所述金属层209至露出介质层202的顶部，金属层209顶部表面与介质层202顶部齐平。
本实施例中，采用化学机械研磨(CMP)的工艺，研磨所述金属层209至露出介质层202的顶部。
请参考图9，对所述金属层209表面进行等离子体处理210。
所述等离子体处理210的作用为：由于金属层209暴露在外界环境中，外界环境中的氧气和水蒸气会与金属层209中的Cu发生氧化反应，Cu发生氧化后会减小互连结构的导电性能，且氧化后的Cu与后续形成的金属帽层间的附着力差。因此，在CMP工艺完成后，对金属层209表面进行等离子体处理210，将被氧化的Cu还原。
本实施例中，形成所述等离子体的气体为NH3或N2中的一种或几种，等离子体在一定条件下电离形成离子，与金属层209表面的CuO发生反应，将CuO还原成Cu。
所述等离子体处理210的工艺参数为：形成等离子体的气体为NH3或N2中的一种或两种，NH3或N2流量为100sccm至1000sccm，反应腔室内压强为1托至20托，处理功率为100瓦至1000瓦，处理时间为10秒至120秒。
请参考图10，在所述介质层202以及金属层209表面形成半导体覆盖层211。
所述半导体覆盖层211的材料为硅或锗，并且，为了降低半导体覆盖层211形成工艺难度，所述半导体覆盖层211材料为非晶态材料。
本发明实施例中，不仅在金属层209表面形成了半导体覆盖层211，同时所述半导体覆盖层211还位于介质层202表面，也就是说，金属层209顶角区域被半导体覆盖层211完全覆盖。
形成半导体覆盖层211的作用为：首先，半导体覆盖层211为后续在金属层209表面形成金属帽层提供工艺基础；其次，由于同时在介质层202表面以及金属层209表面形成了半导体覆盖层211，那么半导体覆盖层211内不存在界面空洞，所述半导体覆盖层211在金属层209的顶角区域的填充效果很好，因此所述半导体覆盖层211对金属层209的顶角区域有着很好的阻挡扩散作用，防止金属层209顶角区域的Cu发生扩散。
采用原子层沉积、低压化学气相沉积或等离子体增强化学气相沉积工艺形成所述半导体覆盖层211。
作为一个具体实施例，所述半导体覆盖层211的材料为硅，采用原子层沉积工艺形成所述半导体覆盖层211的工艺参数为：反应气体包括硅源气体，其中，硅源气体为SiH4或SiH2Cl2，硅源气体流量为10sccm至1000sccm，沉积温度为250度至400度，反应腔室压强为1毫托至50托。
采用原子层沉积工艺形成的半导体覆盖层211的致密度性好，为后续形成致密性高的金属帽层提供良好的工艺基础；并且，由于形成的半导体覆盖层211具有高的致密度，后续在半导体覆盖层211基础上形成的金属氮化物层以及半导体氮化物层均具有较高的致密度，能够有效的提高后续形成的金属氮化物层和半导体氮化物层阻挡Cu扩散的能力。
请参考图11，对所述半导体覆盖层211进行退火处理212，将位于金属层209表面的半导体覆盖层211转化为金属帽层213。
作为一个实施例，所述半导体覆盖层211的材料为硅时，形成的金属帽层213的材料为CuSi。作为另一实施例，所述半导体覆盖层211的材料为锗时，形成的金属帽层213的材料为CuGe。
所述退火处理212的工艺参数为：退火温度为300度至400度，退火时长为5秒至300秒。
由于Cu在硅以及硅的氧化物中具有很高的迁移率，金属层209中的Cu易扩散进入上层互连结构的介质层中，Cu的扩散会影响互连结构的抗电迁移能力。本实施例在金属层209表面形成金属帽层213，能够阻止Cu扩散进入不期望区域，降低Cu的迁移能力，同时阻止空气中的O2扩散进入互连结构中，避免Cu发生氧化反应造成互连结构可靠性。
并且，由于本实施例在金属层209和介质层202表面形成了半导体覆盖层211，因此，经过退火处理后在金属层209表面形成金属帽层213时，金属帽层213的尺寸与金属层209的尺寸几乎一致，防止金属层209表面区域的Cu的扩散；同时，由于金属帽层213由位于金属层209正上方的半导体覆盖层211转化形成的，因此剩余的半导体覆盖层211与金属帽层213接触紧密，半导体覆盖层211与金属帽层213界面处不存在界面空洞，从而有效的防止金属层209顶角区域的Cu发生扩散，进一步防止金属层209内Cu的扩散，从而进一步有效的提高互连结构的抗电迁移能力，并且防止外界环境中的O2或水蒸气与金属层表面相接触。
当半导体覆盖层211的材料为锗时，形成的金属帽层213的材料为CuGe，Cu-Ge键对Ge的束缚力强，且Ge的扩散能力较低。因此，采用CuGe作为金属帽层213的材料，可以减少Ge扩散进入互连结构中，减小了互连结构的电阻率，提高互连结构的可靠性；并且，CuGe的电阻率很低，约为6Ω.cm，有利于减小互连结构的RC延迟。
请参考图12，对所述金属帽层213以及剩余的半导体覆盖层211进行氮化处理214，将金属帽层213转化为金属氮化物帽层216，将半导体覆盖层211转化为半导体氮化物层215。
所述氮化处理214可以进一步减小金属帽层213的电阻率，进一步提高金属帽层213的稳定性，并且降低半导体覆盖层211内原子向介质层202内扩散的能力，提高互连结构的可靠性。
作为一个实施例，半导体覆盖层211的材料为硅，金属帽层213的材料为CuSi，金属氮化物帽层216的材料为CuSiN，半导体氮化物层215的材料为SiN。氮化处理214的好处为：
首先，由于CuSi的性质较为不稳定，硅原子会挣脱Cu-Si键的束缚，从CuSi中逸出扩散进入金属层209或介质层202中，造成互连结构的线电阻增大，可靠性降低。而Si-N键的键能较Si-Cu键的键能大(原子半径越小，键能越大，N原子半径比Cu原子半径小)，因此将CuSi完全转化为CuSiN，CuSiN中存在Cu-Si-N键，所述Cu-Si-N键束缚Si，使得硅原子从CuSiN中逸出扩散至不期望区域的概率降低，有利于减小互连结构的电阻率。
其次，由于半导体覆盖层211的材料为硅，硅原子的迁移率比较高，对半导体覆盖层211进行氮化处理214后，将半导体覆盖层211中处于游离态的Si原子转化为含有Si-N键的半导体氮化物层215，避免游离态的Si原子扩散至不期望区域。
最后，由于CuSiN的电阻率低于CuSi的电阻率，因此氮化处理214后，能够降低互连结构的电阻率。
作为另一实施例，半导体覆盖层211的材料为锗，金属帽层213的材料为CuGe，金属氮化物帽层216的材料为CuGeN，半导体氮化物层215的材料为GeN。氮化处理214的好处为：
在对材料为CuGe的金属帽层213进行氮化处理214后，金属帽层213转化为金属氮化物层216，金属氮化物层216的材料为CuGeN；相较于CuGe而言，CuGeN的电阻率更低，进一步降低互连结构的电阻率。并且，由于Cu-Ge-N键键能比Cu-Ge键键能更强，因此Cu-Ge-N键对Ge原子的束缚能力更强，进一步防止Ge原子扩散进入介质层202内。
同时，在氮化处理214后，半导体覆盖层211转化为半导体氮化物层215，半导体氮化物层215的材料为GeN，Ge-N键对Ge原子具有较强的束缚能力，防止Ge扩散进入介质层202内。
所述氮化处理214工艺中的反应气体为NH3，反应气体还可以包括N2。
本实施例中，所述氮化处理214的具体工艺参数为：反应气体为NH3和N2，NH3和N2流量之和为100sccm至1000sccm，射频功率为100瓦至1000瓦，氮化处理的时长为5秒至300秒。
由于金属帽层213与半导体覆盖层211之间紧密接触，因此在氮化处理214后，金属氮化物层216与半导体氮化物层215之间也是紧密接触的，金属氮化物层216与半导体氮化物层215接触处密封性好，金属氮化物层216与半导体氮化物层215间不存在界面空洞问题，从而防止金属层209顶角区域的Cu原子通过所述接触处扩散至不期望区域，提高互连结构的抗电迁移能力，提高互连结构的可靠性。
同时，CuSiN或CuGeN与金属层209中的Cu附着力强，且金属氮化物层216能为后续形成介质帽层提供良好的界面态，所述良好的界面态进一步有利于阻挡互连结构中Cu扩散至不期望区域。
请参考图13，在所述金属氮化物层216和半导体氮化物层215表面形成介质帽层217。
在本发明另一实施例中，未对互连结构进行氮化处理214，所述介质帽层217位于所述金属帽层213和半导体覆盖层211表面。
所述介质帽层217可以进一步阻挡互连结构的金属层209中的Cu扩散至不期望区域，进一步阻挡空气中的O2扩散进入金属层209中；且介质帽层217与金属氮化物层216、介质帽层217与半导体氮化物层215间，均具有良好的界面态，有助于阻挡Cu扩散和O2扩散。
所述介质帽层217的材料为SiCN、SiN或SiC中的一种或几种，所述介质帽层217可以为单层结构，也可以为多层结构。
所述介质帽层217的形成工艺为化学气相沉积、物理气相沉积或原子层沉积。
本实施中，所述介质帽层217的材料为SiCN，采用等离子体化学气相沉积工艺形成所述介质帽层217，沉积的反应气体包括三甲基硅烷(3MS)或四甲基硅烷(4MS)，反应气体还包括NH3，沉积工艺在He氛围中进行。
所述等离子体化学气相沉积工艺的具体参数为：3MS或4MS的流量为200sccm至5000sccm，NH3流量为200sccm至5000sccm，He流量为500sccm至10000sccm，沉积工艺的高频射频功率为300瓦至3000瓦，低频射频功率为0瓦至1000瓦，反应腔室压强为1毫托至100托，反应腔室温度为200度至450度。
本实施例中，所述介质帽层217的厚度为50埃至500埃。
综上，本发明提供的互连结构的技术方案具有以下优点：
首先，形成的半导体覆盖层除很好的覆盖于金属层表面、介质层表面以外，半导体覆盖层还完全覆盖于金属层顶角区域，避免在金属层顶角区域所在区域附近的半导体覆盖层中出现界面空洞问题。在对半导体覆盖层进行退火处理过程后，将位于金属层表面的半导体覆盖层转化为金属帽层；所述金属帽层具有较好的阻挡金属原子扩散的能力，并且，由于金属帽层是由位于金属层表面的半导体覆盖层转化而成的，因此金属帽层与剩余的半导体覆盖层间具有非常好的界面态，金属帽层与剩余的半导体覆盖层间紧密接触，防止出现界面空洞问题，因此，位于所述界面附近的金属层顶角区域的金属原子扩散能力得到很好的抑制，从而有效的提高互连结构的抗电迁移能力，优化互连结构的电学性能。
其次，对金属帽层进行氮化处理转化为金属氮化物层，提高金属帽层材料中化学键对Si或Ge原子的束缚力，防止Si原子或Ge原子从金属帽层中逃逸扩散至不期望区域，防止对互连结构的电阻率造成不良影响；并且，对金属帽层进行氮化处理后，形成的金属氮化物层材料的电阻率比金属帽层材料的电阻率低，从而有效的减小互连结构的RC延迟。
再次，对剩余的半导体覆盖层进行氮化处理，将半导体覆盖层材料中游离的Si原子或Ge原子转化为SiN或GeN，防止游离的Si原子或Ge原子扩散进入不期望的区域；同时，SiN或GeN材料的电阻率低于Si或Ge，从而进一步降低互连结构的电阻率，进一步减小互连结构的RC延迟；并且，半导体氮化物层对Cu原子扩散的阻挡能力能更强，从而进一步提高互连结构的抗电迁移能力。
最后，在金属氮化物层以及半导体氮化物层表面形成介质帽层，所述介质帽层进一步阻挡金属原子的扩散，并且阻挡外界环境中的O2或水蒸气与金属层接触，防止金属层被腐蚀，从而进一步提高互连结构的电学性能。
最后，所述金属帽层的材料为CuGe，相较于CuSi(电阻率为50Ω.cm)和CuSiN而言，CuGe具有很低的电阻率(电阻率为6Ω.cm)，更低的电阻率有利于减小互连结构的RC延迟。
请继续参考图11，本发明实施例还提供一种互连结构，包括：
衬底200，所述衬底200表面形成有介质层202，所述介质层202内形成有开口，所述开口内形成有填充满所述开口的金属层209；
位于所述金属层209表面的金属帽层216；
位于所述介质层表面的半导体覆盖层215，且所述金属帽层216与半导体覆盖层215侧壁相接触。
具体的，所述衬底200的材料为硅、锗、锗化硅或砷化镓；所述介质层202的材料为氧化硅、低k介质材料或超低k介质材料；在衬底200和介质层202之间还形成有刻蚀停止层201。
所述金属层209为单层结构或叠层结构。所述金属层209为单层结构时，所述金属层为填充满所述开口的金属体层；所述金属层209为叠层结构时，所述金属层包括位于开口侧壁和底部的阻挡层、位于阻挡层表面的籽晶层、位于籽晶层表面且填充满所述开口的金属体层。
本实施例以所述金属层209为单层结构为例做示范性说明，金属层209的材料为Cu，且金属层209顶部表面与介质层202顶部表面齐平。
半导体覆盖层215以及金属帽层216均具有阻挡金属层209内Cu原子扩散的能力，
作为一个实施例，所述半导体覆盖层215的材料为Si，所述金属帽层216的材料为CuSi；作为另一实施例，所述半导体覆盖层215的材料为Ge，所述金属帽层216的材料为CuGe。
作为一实施例，所述金属帽层216为金属氮化物层，其中，金属氮化物层的材料为CuSiN，半导体覆盖层215为半导体氮化物层，其中，半导体氮化物层的材料为SiN；作为另一实施例，所述金属帽层216的材料为金属氮化物层，其中，金属氮化物层的材料为CuGeN，所述半导体覆盖层215为半导体氮化物层，其中，半导体氮化物层的材料为GeN。
半导体覆盖层215以及金属帽层216均具有阻挡金属层209内Cu原子扩散的能力。半导体覆盖层215与金属帽层216界面处于金属层209顶角区域，且半导体覆盖层215与金属帽层216侧壁相接触，因此，半导体覆盖层215和金属帽层216能有效的防止金属层209顶角区域Cu原子的扩散，提高互连结构的抗电迁移能力。
所述半导体覆盖层215以及金属帽层216还具有阻挡外界环境中的O2或水蒸气的作用，防止金属层209中的Cu原子被氧化。
金属帽层216的材料为CuSiN时(即，金属帽层216为金属氮化物层，且金属氮化物层的材料为CuSiN时)，Si原子难以从CuSiN中逃逸出，从而防止金属帽层216中的Si原子扩散至不期望区域，使互连结构保持较小的电阻率，降低互连结构的RC延迟；并且，CuSiN电阻率较小，对降低互连结构的RC延迟具有有利影响。半导体覆盖层215的材料为SiN时(即，半导体覆盖层215为半导体氮化物层，且半导体氮化物层的材料为SiN时)，Si原子难以从SiN中逃逸出，进一步降低互连结构的RC延迟。
金属帽层216的材料为CuGeN时(及，金属帽层216为金属氮化物层，且金属氮化物层的材料为CuGeN时)，与CuSiN相比，CuGeN具有更低的电阻率，从而进一步降低互连结构的RC延迟；并且，Ge的迁移率比Si的迁移率更低，因此更能进一步防止Ge原子扩散至不期望区域，提高互连结构的电学性能。
互连结构还包括：位于半导体覆盖层215以及金属帽层216表面的介质帽层217。
所述介质帽层217具有进一步阻挡金属层209内Cu原子扩散的作用，并且，所述介质帽层217进一步防止外界环境中的O2和水蒸气与金属层209接触，防止Cu原子被氧化。
所述介质帽层217的材料为SiCN、SiN或SiC中的一种或几种。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种互连结构的形成方法，其特征在于，包括：
提供衬底，所述衬底表面形成有介质层；
在所述介质层中形成开口，所述开口底部露出所述衬底表面；
在所述开口内形成填充满开口的金属层；
在所述金属层表面以及介质层表面形成半导体覆盖层；
对所述半导体覆盖层进行退火处理，将位于金属层表面的半导体覆盖层转化为金属帽层；
在形成所述金属帽层之后，还包括步骤：对所述金属帽层以及位于介质层表面的半导体覆盖层进行氮化处理，将金属帽层转化为金属氮化物层，将半导体覆盖层转化为半导体氮化物层。
2.如权利要求1所述互连结构的形成方法，其特征在于，所述半导体覆盖层的材料为硅或锗。
3.如权利要求1所述互连结构的形成方法，其特征在于，所述半导体覆盖层的材料为非晶态材料。
4.如权利要求2所述互连结构的形成方法，其特征在于，采用原子层沉积、低压化学气相沉积或等离子体增强化学气相沉积工艺形成所述半导体覆盖层。
5.如权利要求4所述互连结构的形成方法，其特征在于，所述半导体覆盖层的材料为硅时，采用原子层沉积工艺形成半导体覆盖层的工艺参数为：反应气体包括硅源气体，其中，硅源气体为SiH4或SiH2Cl2，硅源气体流量为10sccm至1000sccm，沉积温度为250度至400度，反应腔室压强为1毫托至50托。
6.如权利要求1所述互连结构的形成方法，其特征在于，所述半导体覆盖层的厚度为10埃至50埃。
7.如权利要求1所述互连结构的形成方法，其特征在于，所述退火处理的工艺参数为：退火温度为300度至400度，退火时长为5秒至300秒。
8.如权利要求1所述互连结构的形成方法，其特征在于，所述金属帽层的材料为CuSi或CuGe。
9.如权利要求1所述互连结构的形成方法，其特征在于，所述氮化处理的工艺参数为：反应气体为NH3和N2，NH3和N2流量之和为100sccm至1000sccm，射频功率为100瓦至1000瓦，氮化处理的时长为5秒至300秒。
10.如权利要求1所述互连结构的形成方法，其特征在于，所述金属氮化物层的材料为CuSiN，所述半导体氮化物层的材料为SiN。
11.如权利要求1所述互连结构的形成方法，其特征在于，所述金属氮化物层的材料为CuGeN，所述半导体氮化物层的材料为GeN。
12.如权利要求9所述互连结构的形成方法，其特征在于，还包括步骤：在所述金属氮化物层表面以及半导体氮化物层表面形成介质帽层。
13.如权利要求12所述互连结构的形成方法，其特征在于，所述介质帽层的材料为SiCN、SiN或SiC中的一种或几种。
14.如权利要求1所述互连结构的形成方法，其特征在于，在形成所述半导体覆盖层之前，还包括步骤：对所述金属层表面进行等离子体处理。
15.如权利要求14所述互连结构的形成方法，其特征在于，所述等离子体处理的工艺参数为：形成等离子体的气体为NH3或N2中的一种或两种，NH3或N2流量为100sccm至1000sccm，反应腔室内压强为1托至20托，处理功率为100瓦至1000瓦，处理时间为10秒至120秒。
16.如权利要求1所述互连结构的形成方法，其特征在于，所述金属层为单层结构或多层结构，所述金属层为单层结构时，金属层的材料为Cu。
CN201410229127.0A 2014-05-27 2014-05-27 互连结构及其形成方法 Active CN105140172B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410229127.0A CN105140172B (zh) 2014-05-27 2014-05-27 互连结构及其形成方法
US14/718,335 US9406555B2 (en) 2014-05-27 2015-05-21 Semiconductor device and fabrication method thereof
US15/194,176 US9576897B2 (en) 2014-05-27 2016-06-27 Semiconductor interconnect device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410229127.0A CN105140172B (zh) 2014-05-27 2014-05-27 互连结构及其形成方法

Publications (2)

Publication Number Publication Date
CN105140172A CN105140172A (zh) 2015-12-09
CN105140172B true CN105140172B (zh) 2019-01-25

Family

ID=54702640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410229127.0A Active CN105140172B (zh) 2014-05-27 2014-05-27 互连结构及其形成方法

Country Status (2)

Country Link
US (2) US9406555B2 (zh)
CN (1) CN105140172B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659864B2 (en) * 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming self-aligned via with selectively deposited etching stop layer
US20170345766A1 (en) * 2016-05-31 2017-11-30 Globalfoundries Inc. Devices and methods of forming low resistivity noble metal interconnect with improved adhesion
US9831174B1 (en) 2016-05-31 2017-11-28 Globalfoundries Inc. Devices and methods of forming low resistivity noble metal interconnect
CN108573911B (zh) * 2017-03-07 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
CN109979817A (zh) * 2017-12-27 2019-07-05 东莞新科技术研究开发有限公司 半导体的制造方法
US10529662B2 (en) * 2018-01-29 2020-01-07 International Business Machines Corporation Method and structure to construct cylindrical interconnects to reduce resistance
US11322397B2 (en) * 2018-10-30 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices including formation of adhesion enhancement layer
US11264273B2 (en) * 2020-01-29 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electron migration control in interconnect structures
US20220216160A1 (en) * 2021-01-04 2022-07-07 Changxin Memory Technologies, Inc. Semiconductor structure and formation method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521523B2 (en) * 2001-06-15 2003-02-18 Silicon Integrated Systems Corp. Method for forming selective protection layers on copper interconnects
CN1945826A (zh) * 2005-07-20 2007-04-11 三星电子株式会社 具有双层或多层盖层的互连及其制造方法
CN101317261A (zh) * 2005-11-28 2008-12-03 Nxp股份有限公司 形成自对准铜覆盖层的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects
US7718548B2 (en) 2006-12-06 2010-05-18 Applied Materials, Inc. Selective copper-silicon-nitride layer formation for an improved dielectric film/copper line interface
US8298937B2 (en) * 2009-06-12 2012-10-30 International Business Machines Corporation Interconnect structure fabricated without dry plasma etch processing
US8809183B2 (en) * 2010-09-21 2014-08-19 International Business Machines Corporation Interconnect structure with a planar interface between a selective conductive cap and a dielectric cap layer
US9209072B2 (en) * 2013-10-25 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Global dielectric and barrier layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521523B2 (en) * 2001-06-15 2003-02-18 Silicon Integrated Systems Corp. Method for forming selective protection layers on copper interconnects
CN1945826A (zh) * 2005-07-20 2007-04-11 三星电子株式会社 具有双层或多层盖层的互连及其制造方法
CN101317261A (zh) * 2005-11-28 2008-12-03 Nxp股份有限公司 形成自对准铜覆盖层的方法

Also Published As

Publication number Publication date
US9576897B2 (en) 2017-02-21
US9406555B2 (en) 2016-08-02
CN105140172A (zh) 2015-12-09
US20160307843A1 (en) 2016-10-20
US20150348835A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
CN105140172B (zh) 互连结构及其形成方法
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US8178437B2 (en) Barrier material and process for Cu interconnect
JP5362965B2 (ja) シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体
US7851924B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US7378350B2 (en) Formation of low resistance via contacts in interconnect structures
US7319071B2 (en) Methods for forming a metallic damascene structure
KR20090130030A (ko) 무공극 콘택트 플러그
KR20150047113A (ko) 백-엔드-라인(beol) 금속화를 위한 하이브리드 망간 및 망간 질화물 배리어들 및 그 제조 방법
JP2008543078A (ja) 補強層を設けることによって低ｋ誘電体内に埋め込まれる銅含有線を形成するための技術
TW201937654A (zh) 半導體結構的製造方法
TW202115794A (zh) 積體電路元件及其製造方法
TW201624613A (zh) 半導體裝置結構的製造方法
TWI762064B (zh) 半導體裝置結構及其製造方法
CN113053803A (zh) 用于金属化的双层衬里
CN104299939B (zh) 互连结构的形成方法
US9852991B2 (en) Semiconductor structure and fabrication method thereof
TW202303759A (zh) 內連線結構的形成方法
US9613906B2 (en) Integrated circuits including modified liners and methods for fabricating the same
TW202133274A (zh) 半導體裝置的製作方法
US20220223472A1 (en) Ruthenium Reflow For Via Fill
KR100762877B1 (ko) 반도체 소자의 콘택플러그 형성방법
CN112750761A (zh) 半导体装置及其制造方法
CN116314013A (zh) 互连结构及其形成方法
TW201639096A (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant