CN104299939B - 互连结构的形成方法 - Google Patents

互连结构的形成方法 Download PDF

Info

Publication number
CN104299939B
CN104299939B CN201310299375.8A CN201310299375A CN104299939B CN 104299939 B CN104299939 B CN 104299939B CN 201310299375 A CN201310299375 A CN 201310299375A CN 104299939 B CN104299939 B CN 104299939B
Authority
CN
China
Prior art keywords
layer
interconnection structure
dielectric layer
forming method
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310299375.8A
Other languages
English (en)
Other versions
CN104299939A (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310299375.8A priority Critical patent/CN104299939B/zh
Publication of CN104299939A publication Critical patent/CN104299939A/zh
Application granted granted Critical
Publication of CN104299939B publication Critical patent/CN104299939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种互连结构的形成方法，包括：提供半导体基底，所述半导体基底表面形成有介质层；在所述介质层中形成开口，所述开口底部露出所述半导体基底表面；在所述开口内形成填充满开口的金属层，所述金属层表面与介质层顶部平齐；向所述金属层和介质层表面通入含甲基的锗烷气体，对金属层表面进行锗化处理，形成金属帽层；在所述金属帽层和所述介质层表面形成介质帽层。本发明提供的互连结构的形成方法，在提高互连结构抗电迁移能力的同时，能有效减少互连结构介质层受到的损伤，减小互连结构的RC延迟，提高互连结构的可靠性。

Description

互连结构的形成方法
技术领域
本发明涉及半导体制作领域，特别涉及互连结构的形成方法。
背景技术
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求，铜互连技术逐渐取代铝互连技术。与铝相比，铜具有更低的电阻率及更高的抗电迁移特性，可以降低互连线的电阻电容（RC）延迟，改善电迁移，提高器件稳定性。
但是，铜互连技术也有其缺陷。金属铜具有高迁移率，铜在硅及其氧化物以及大部分介质中扩散非常快。且一旦铜扩散进入半导体衬底或介质层中，会影响器件的少数载流子寿命和结的漏电流，增大互连结构路的电迁移，引起电路失效，可靠性下降。与铝互连不同（铝互连由于铝原子沿晶粒边界的扩散而失效），铜互连电迁移失效模式沿着表面和界面的扩散控制。在铜互连层表面形成介质帽层，所述介质帽层的形成，一定程度上可以阻挡铜扩散。
由于互连结构中的金属铜与介质帽层间的附着力较差，仍会导致铜扩散至其周围的介质层中，造成铜互连电迁移效应增大，相邻的互连线之间的击穿电压降低，引发器件的可靠性问题。常用的解决方法是形成金属帽层来覆盖金属层，所述金属帽层位于金属层和介质帽层之间，以提高互连结构的金属层与介质帽层的粘附性，改善电迁移率，提高器件可靠性。
然而现有技术形成互连结构的工艺，对互连结构的介质层会造成一定程度的损伤，导致介质层的介电常数增大，从而造成互连结构的RC延迟变大，互连结构的可靠性降低。
发明内容
本发明解决的问题是采用一种优化的互连结构的形成方法，减少互连结构形成工艺对介质层造成的损伤，减小互连结构的RC延迟，提高互连结构的可靠性。
为解决上述问题，本发明提供一种互连结构的形成方法，包括：提供半导体基底，所述半导体基底表面形成有介质层；在所述介质层中形成开口，所述开口底部露出所述半导体基底表面；在所述开口内形成填充满开口的金属层，所述金属层表面与介质层顶部平齐；向所述金属层和介质层表面通入含甲基的锗烷气体，对金属层表面进行锗化处理，形成金属帽层；在所述金属帽层和所述介质层表面形成介质帽层。
可选的，所述含甲基的锗烷气体为二甲基锗烷、三甲基锗烷或四甲基锗烷。
可选的，所述锗化处理工艺参数为：向反应腔室内通入含甲基的锗烷气体的流量为500sccm至1500sccm，反应腔室压强为0.1毫托至100托，反应温度为150度至400度，处理时间为5秒至300秒。
可选的，所述锗化处理完成后，还包括步骤：向所述金属帽层表面通入NH3进行氮化处理。
可选的，所述金属帽层的材料为CuGe或CuGeN中的一种或两种。
可选的，所述金属帽层的厚度为10埃至100埃。
可选的，在进行所述锗化处理前，还包括步骤：采用等离子体处理金属层表面。
可选的，形成所述等离子体的气体为NH3或N2中的一种或两种。
可选的，所述等离子体处理金属层表面的工艺参数为：反应腔室内压强1托至20托，处理功率为100瓦至1000瓦，NH3或N2流量为100sccm至1000sccm，处理时间为10秒至120秒。
可选的，所述介质帽层的材料为SiCN、SiN或SiC中的一种或几种。
可选的，所述介质层为单层结构或多层结构。
可选的，所述介质层为单层结构时，所述介质层包括位于半导体基底表面的电介质层；所述介质层为双层结构时，所述介质层包括：位于半导体基底表面的刻蚀停止层和位于刻蚀停止层表面的电介质层。
可选的，所述电介质层的材料为SiO2或低k介质材料。
可选的，所述低k介质材料为SiCOH、FSG、BSG、PSG或BPSG中的一种或几种。
可选的，所述金属层为单层结构或多层结构。
可选的，所述金属层为单层结构时，所述金属层包括位于开口底部和侧壁的金属体层；所述金属层为多层结构时，所述金属层包括：位于开口底部和侧壁的阻挡层、位于阻挡层表面的籽晶层和位于籽晶层表面的金属体层。
可选的，所述阻挡层的材料为Ti、Ta、W、TiN、TaN、TiSiN、TaSiN、WN或WC中的一种或几种。
可选的，所述金属体层的材料为Cu。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的实施例中，对所述金属层和介质层表面进行锗化处理，形成金属帽层。所述金属帽层可以阻挡互连结构中的Cu扩散至介质层，所述金属帽层还可以阻挡空气中的O2扩散进入互连结构中；所述金属帽层还可以为后续形成的介质帽层提供良好的界面态，有助于提高阻挡Cu扩散和O2扩散的能力，提高互连结构的抗电迁移特性。
进一步的，所述锗化处理工艺中通入的气体为含甲基的锗烷，含甲基的锗烷作为形成金属帽层的反应气体的同时，还可以起到修复和保护介质层的作用，提高互连结构的可靠性，降低互连结构的RC延迟。
这是由于，介质层的材料为低k介质材料时，所述低k介质材料多为含有甲基团的多孔疏松的材料，形成互连结构的刻蚀或CMP等工艺，会消耗介质层中的甲基团，导致介质层内部结构发生改变，互连结构的介电常数增大，互连结构的RC延迟增大。
而本发明实施例中，含甲基的锗烷分解形成甲基团，所述甲基团可以弥补介质层中被消耗的甲基团；含甲基的锗烷分解形成的甲基团包覆在介质层表面，可以保护介质层不被后续互连结构的形成工艺造成损伤，减小介质层受到损伤的概率，降低互连结构的RC延迟，互连结构的可靠性也得到提高。
再进一步的，本发明的实施例中，所述金属帽层的材料为CuGe或CuGeN中的一种或两种，避免金属帽层形成工艺对互连结构造成损伤，提高互连结构的可靠性。这是由于，CuGe的稳定性高，Ge不易脱离Cu-Ge键的束缚扩散至互连结构的金属层中，因此，不需要提供足量的等离子体NH3进行氮化处理，以保证CuGe全部转化为CuGeN，避免过多的等离子NH3轰击介质层，减少了介质层受到的损伤。
更进一步的，所述金属帽层的材料为CuGe或CuGeN中的一种或两种，可以降低互连结构的整体电阻值，从而减小互连结构的RC延迟。这是因为，相较于传统的金属帽层材料CuSi（电阻率为50Ω.cm）和CuSiN，CuGe具有很低的电阻率（电阻率为6Ω.cm），更低的电阻率有利于减小互连结构的RC延迟。
附图说明
图1至图5为本发明一实施例互连结构形成过程的剖面示意图；
图6至图17为本发明另一实施例互连结构形成过程的剖面示意图。
具体实施方式
由背景技术可知，现有技术形成的互连结构的介质层会受到形成工艺的影响，造成介质层介电常数增大，互连结构的RC延迟变大。
为解决上述问题，针对互连结构形成方法进行研究。
请参考图1，提供半导体基底100，所述半导体基底100表面形成有介质层，所述介质层包括位于半导体基底100表面的刻蚀阻挡层101和位于刻蚀阻挡层101表面的电介质层102；在所述介质层中形成开口，所述开口底部露出所述半导体基底100表面；在所述开口内形成填充满开口的金属层，所述金属层包括位于开口底部和侧壁的阻挡层105、籽晶层106和金属体层107，所述金属层表面与介质层顶部平齐。
所述金属体层107的材料为Cu。由于Cu在硅以及硅的氧化物中具有很高的迁移率，金属体层107中的Cu易扩散进入上层互连结构的介质层中，因此，后续在金属体层107表面形成金属帽层和介质帽层，能够阻止Cu扩散进入介质层中，同时阻止空气中的O2扩散进入互连结构中，避免Cu发生氧化反应造成互连结构可靠性，Cu被氧化后与金属帽层的粘附性也会变差。
采用CuSiN作为金属帽层的材料，一定程度上可以改善互连结构的电迁移。这是由于CuSiN与金属体层107中的Cu附着力强，且能为后续形成的介质帽层提供良好的界面态。
对所述金属帽层的形成工艺进行研究，金属帽层的形成工艺包括以下步骤:
请参考图2至图3，将包括金属体层107的互连结构放入反应腔内，对金属体层107进行预处理108，预处理108完成后金属体层107表面形成帽层109，所述帽层109的材料为铜硅化合物（CuSi）。
所述预处理108是在通入硅烷气体的气氛下进行的，所述硅烷气体为SiH4。预处理108通入的SiH4流量为500sccm至1000sccm，反应腔内温度为250度至500度，反应腔室压强为0.1托至50托，预处理110的时间为10秒至600秒。预处理108工艺中，通入的硅烷气体与金属体层107表面的Cu发生反应，生成铜硅化合物（CuSi）。
为了阻挡Si扩散入互连结构中，减少对互连结构电阻率的影响，改善互连结构的电迁移，需要将金属体层107表面的Cu充分转化成铜硅氮化合物。铜硅氮化合物中存在Cu-Si-N键，所述Cu-Si-N键束缚Si，使之难以扩散至不期望区域，从而提高互连结构的抗电迁移特性的同时，减少对互连结构电阻率的影响。因此，在金属体层107表面的Cu与SiH4反应生成铜硅化合物后，需要进行充分的氮化处理以形成铜硅氮化合物。
请参考图4至图5，预处理108完成后，在同一个反应腔内，对帽层109进行预处理110。经过预处理110，帽层109的材料发生改变，金属体层107表面形成金属帽层111。所述金属帽层111的材料为铜硅的氮化物（CuSiN）。
所述预处理110是在通入NH3的气氛下进行的，将通入的NH3进行等离子体化，等离子体化的NH3与CuSi发生化学反应，生成CuSiN，预处理110的时间要保证CuSi全部转化为CuSiN。
预处理110通入的NH3流量为500sccm至800sccm，所述等离子处理采用的功率为100瓦至500瓦，预处理110的时间为5分至20分。
对互连结构进行预处理110的作用如下：
首先，CuSi的性质较为不稳定，硅原子会挣脱Cu-Si键的束缚，从CuSi中逸出扩散进入金属体层107或电介质层102中，造成互连结构的线电阻增大，可靠性降低。而Si-N键的键能较Si-Cu键的键能大（原子半径越小，键能越大，N原子半径比Cu原子半径小），因此将CuSi完全转化为CuSiN，硅原子从CuSiN中逸出扩散至不期望区域的概率降低，有利于减小互连结构的电阻率。
其次，在预处理108过程中，向反应腔室内通入了大量的SiH4，导致互连结构表面存在未反应的硅原子，预处理110向反应腔室内通入NH3可以去除剩余的硅原子，避免剩余的硅原子扩散至互连结构中。
针对金属帽层的形成工艺进行进一步研究发现，为保证金属层中的CuSi完全转化为CuSiN，所述预处理110的时间较长，预处理110的时间为5分至20分，且预处理110工艺过程中向金属体层和电介质层102表面通入足量的NH3。而电介质层102的材料本身具有多孔且疏松的特性，容易受到预处理110工艺的不良影响，所述不良影响主要为NH3经过等离子体处理后，等离子体NH3轰击电介质层102的表面，对电介质层102造成损伤。
电介质层102的材料多为含有甲基团的多孔材料。所述损伤主要是由于预处理108和预处理110的工艺，消耗了电介质层102材料中的甲基团，造成电介质层102的内部结构发生改变，导致互连结构介电常数增大，互连结构的RC延迟增大，甚至导致互连结构中出现漏电流，互连结构的可靠性降低。
为解决上述问题，本发明提供一种互连结构的形成方法，向金属层和介质层表面通入含甲基的锗烷气体，对金属层表面进行锗化处理，形成金属帽层，从而在提高互连结构抗电迁移能力的同时，降低互连结构形成工艺对介质层造成的损伤，提高互连结构的可靠性，减小互连结构的RC延迟。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图17为本发明一实施例互连结构形成过程的剖面示意图。
请参考图6，提供半导体基底200，所述半导体基底200表面形成有介质层。
所述半导体基底200的材料为单晶硅、多晶硅、非晶硅中的一种，所述半导体基底200的材料也可以为硅锗化合物或绝缘体上硅（SOI，Silicon On Insulator）。
所述半导体基底200中可以形成有半导体器件，如MOS晶体管。在所述半导体衬底200上还可以形成有金属布线层，所述金属布线层用于与待形成的互连结构相连，也可用于后续形成的互连结构与外部或其他金属层的电连接。
所述介质层可以为单层结构，也可以为多层结构。
所述介质层为单层结构时，所述介质层包括位于半导体基底表面的电介质层。
本发明的实施例以所述介质层为多层结构作示范性说明。所述介质层包括：位于半导体基底200表面的刻蚀停止层201和位于刻蚀停止层201表面的电介质层202。
所述刻蚀停止层201的材料为SiN、SiC、SiOCN或SiCN中的一种或几种。
所述刻蚀停止层201的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积。
所述电介质层202的材料为SiO2或低k介质材料（低k介质材料指相对介电常数低于3.9的介质材料）。
所述低k介质材料多为含有甲基团的多孔材料。具体的，所述低k介质材料为SiCOH、FSG（掺氟的二氧化硅）、BSG（掺硼的二氧化硅）、PSG（掺磷的二氧化硅）或BPSG（掺硼磷的二氧化硅）中的一种或几种。
采用低k介质材料作为互连结构的电介质层材料，可以降低互连结构的RC延迟。
所述电介质层202的形成工艺为化学气相沉积或旋转涂覆工艺。
本实施例中，所述刻蚀停止层201的材料为SiCN，所述刻蚀停止层201的厚度为50埃至300埃。所述电介质层202的材料为SiCOH，采用化学气相沉积工艺形成所述电介质层202。
后续会在电介质层202和刻蚀停止层201内形成开口，所述开口可以为双大马士革开口，也可以为单大马士革开口。
本实施例以所述开口为双大马士革开口作示范性说明。
请参考图7，在电介质层202表面形成第一掩膜层203，所述第一掩膜层203具有第一开口301，所述第一开口301宽度与后续形成的通孔宽度一致。
请参考图8，以第一掩膜层203（请参考图7）为掩膜版，沿第一开口301（请参考图7）刻蚀介质层，形成通孔310，刻蚀停止层201未被全部刻蚀，去除第一掩膜层203。
请参考图9，在所述电介质层202表面形成第二掩膜层204，所述第二掩膜层204具有第二开口302，所述第二开口302宽度与后续形成的沟槽宽度一致。
请参考图10，以第二掩膜层204（请参考图9）为掩膜版，沿第二开口302（请参考图9）刻蚀介质层，刻蚀至露出半导体基底200的表面，形成沟槽320，去除第二掩膜层204。
所述通孔310和所述沟槽320构成双大马士革开口。所述通孔310和所述沟槽320的深度和宽度可以根据工艺需要进行调节。
需要说明的是，本实施例中双大马士革开口的形成是先形成通孔310，再形成沟槽320；在本发明另一实施例中，也可以先形成沟槽，再形成通孔，不应过分限制本发明的保护范围。
请参考图11，在所述双大马士革开口（请参考图10）内形成填充满开口且覆盖电介质层202的金属层。
所述金属层可以为单层结构，也可以为多层结构。
所述金属层为单层结构时，所述金属层包括填充满开口且覆盖电介质层的金属体层。
本发明实施例以所述金属层为多层结构作示范性说明。所述金属层包括：位于开口底部和侧壁且覆盖电介质层202的阻挡层205、位于阻挡层205表面的籽晶层206和位于籽晶层206表面的金属体层207。
所述阻挡层205可以防止籽晶层206和金属体层207中的Cu向半导体基底200或电介质层202中扩散造成污染，提高互连结构的性能；且阻挡层205可以为籽晶层206的形成提供良好的界面态，使得形成的籽晶层206与阻挡层205具有较高的粘附性。
所述阻挡层205的材料为Ti、Ta、W、TiN、TaN、TiSiN、TaSiN、WN或WC中的一种或几种。所述阻挡层205可以为单层结构，也可以为多层结构。
所述阻挡层205的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积等工艺。
本实施例中，所述阻挡层205的材料为Ti，所述阻挡层205的厚度为10埃至150埃。采用物理气相沉积工艺形成所述阻挡层205。
所述籽晶层206作为后续金属体层形成的电镀工艺中的阴极，为后续形成金属体层作准备；所述籽晶层206也可以为后续形成金属体层提供良好的界面态，有助于形成于籽晶层206紧密粘结的金属体层，改善互连结构的电迁移。
所述籽晶层206可以为单层结构，也可以为由晶粒直径不同的小晶粒层和大晶粒层构成的多层结构。选用多层结构时，小晶粒层在大晶粒层之下，可以提高籽晶层206与阻挡层205之间的粘附性。
所述籽晶层206的形成工艺为物理气相沉积或化学气相沉积。
本实施例中，所述籽晶层206的形成工艺为物理气相沉积，与所述阻挡层205在同一个物理气相沉积设备内完成，所述籽晶层206的厚度为10埃至200埃。
所述金属体层207的材料为Cu，所述金属体层207的形成工艺为物理气相沉积或电镀法。
本实施例中，采用电镀法形成所述金属体层207。
将所述半导体基底200转移至电镀反应池中，电镀形成金属体层207。在电镀的过程中，金属铜填充满所述开口，另外部分金属铜溢出开口覆盖在所述籽晶层206表面，形成块铜。
所述电镀反应池中有电镀溶液、金属铜阳极和电源正负极。
所述电镀溶液主要由硫酸铜、硫酸和水组成，所述电镀溶液中还包含有催化剂、抑制剂、调整剂等多种添加剂。
所述电镀的过程为：所述籽晶层206连接电源的负极，所述金属铜阳极连接电源的正极，位于所述金属铜阳极上的铜原子发生氧化反应形成金属铜离子，位于所述籽晶层206表面附近的金属铜离子发生还原反应，生成的铜原子沉积在所述籽晶层206表面形成铜金属体层207。
请参考图12，研磨所述金属层至露出电介质层202的顶部。
本实施例中，采用化学机械研磨（CMP）的工艺，研磨所述金属层至露出电介质层202的顶部。
需要说明的是，在CMP工艺完成后，进行后续锗化处理工艺步骤前，还包括步骤：采用等离子体处理金属层表面。
金属体层107暴露在空气中，空气中的氧气和水蒸气会与金属体层中的Cu发生氧化反应，Cu发生氧化后会减小互连结构的导电性能，且氧化后的Cu与后续形成的金属帽层间的附着力差。因此，在CMP工艺完成后，可以对金属体层107表面进行等离子体处理，将被氧化的Cu还原。
本实施例中，形成所述等离子体的气体为NH3或N2中的一种或几种，等离子体在一定条件下电离形成离子，与金属体层107表面的CuO发生反应，将CuO还原成Cu。
所述等离子体处理金属体层107表面的具体工艺参数为：反应腔室内压强为1托至20托，处理功率为100瓦至1000瓦，NH3或N2流量为100sccm至1000sccm，处理时间为10秒至120秒。
请参考图13至图14，向所述金属层和介质层表面通入含甲基的锗烷气体，对金属层表面进行锗化处理208，形成金属帽层209。
所述金属帽层209为金属体层207和后续形成介质帽层提供良好的界面态，良好的界面态有利于阻挡互连结构中的Cu扩散至不期望区域，从而提高互连结构的抗电迁移特性。
所述金属帽层209的材料为CuGe。
相较于CuSiN作为金属帽层材料，所述金属帽层的材料为CuGe有如下优势：
相较于CuSiN，CuGe的稳定性更高，Cu-Ge键对Ge的束缚力强，且Ge的扩散能力比Si更低。因此，采用CuGe作为金属帽层109的材料，可以减少Ge扩散进入互连结构中，减小了互连结构的电阻率，提高互连结构的可靠性。这是由于，CuSi作为形成CuSiN的中间产物，其电阻率大（电阻率为50Ω.cm）且Si易扩散，而CuSiN的电阻率低且对Si的束缚力更强，因此，需要在CuSi表面提供足量的等离子体NH3进行氮化处理，保证CuSi全部转化为CuSiN，大量的等离子体NH3与互连结构的介质层接触，会导致介质层的材料内部发生改变，互连结构的介电常数增大。
而采用CuGe作为金属帽层，不需要对CuGe进行长时间的氮化处理，避免了介质层受到损伤，减小了互连结构的RC延迟。这是由于，CuGe的稳定性比CuSi稳定性更高，Cu-Ge键对Ge的束缚力强，Ge的扩散能力比Si更低，且CuGe的电阻率也比CuSi的电阻率低，其中，CuGe的电阻率为6Ω.cm。
因此，本实施例中，减少了氮化处理的时间，甚至可以不对CuGe进行氮化处理，在提高互连结构的抗电迁移能力的同时，减少了形成工艺对介质层的损伤，提高互连结构的可靠性，减小互连结构的RC延迟。
所述含甲基的锗烷气体为二甲基锗烷（（CH3）2GeH2）、三甲基锗烷（（CH3）3GeH）或四甲基锗烷（（CH3）4Ge）。本实施例中，以含甲基锗烷气体为二甲基锗烷作示范性说明。
所述锗化处理208的具体工艺为：将含有金属体层207和电介质层202的互连结构放入反应腔室内，向反应腔室内通入二甲基锗烷，二甲基锗烷的流量为500sccm至1500sccm，反应腔室压强为0.1毫托至100托，反应腔室温度为150度至400度，锗化处理208的时间为5秒至300秒。
在锗化处理208过程中，在反应腔室内压强和温度的作用下，二甲基锗烷会分解出锗基团和甲基团。所述锗基团与金属体层107表面的Cu发生反应形成CuGe；所述甲基团对电介质层102的材料起到修复和保护的作用。
这是由于，电介质层102的材料为含有甲基团的多孔材料，所述材料本身具有材质较软，易受其他工艺影响的特性。在互连结构的形成工艺过程中，刻蚀或CMP工艺都会对电介质层102造成损伤，所述损伤主要是由于刻蚀或CMP工艺中存在易与甲基团发生反应的气体，刻蚀或CMP工艺完成后，电介质层102的材料中甲基团被消耗，导致电介质层102的内部结构发生改变，如材料发生膨胀，造成电介质层102的介电常数变大，从而导致互连结构的RC延迟增大。
本实施例中，在形成金属帽层209的工艺中，二甲基锗烷会分解出甲基团，所述甲基团可以弥补电介质层102中被消耗的甲基团，且金属帽层209的形成工艺中分解出的甲基团，可以为电介质层102提供足量的甲基团，使得电介质层102被大量的甲基团包覆，对电介质层102起到保护作用。
请参考图15至图16，向所述金属帽层209表面通入NH3进行氮化处理300，形成第一金属帽层301。所述第一金属帽层301的材料为CuGe或CuGeN中的一种或两种。
所述氮化处理300可以进一步减小金属帽层的电阻率，并且进一步提高CuGe的稳定性，提高互连结构的可靠性。
所述氮化处理300工艺中的反应气体为NH3，反应气体还可以包括N2。
本实施例中，所述氮化处理300的具体工艺参数为：通入的NH3和N2流量为100sccm至1000sccm，所述等离子处理采用的功率为100瓦至1000瓦，预处理110的时间为5秒至300秒。
需要说明的是，所述氮化处理300的工艺是可选的而非必需的。
这是由于，CuGe具有较高的稳定性，且Ge在互连结构中不易发生扩散；此外，CuGe的电阻率较低，其电阻率为6Ω.cm，即使不进行氮化处理300，CuGe对互连结构的电阻率影响也很低。
本实施中，对所述金属帽层209进行氮化处理300，形成第一金属帽层301。所述金属帽层209或所述第一金属帽层301的厚度为10埃至100埃。
请参考图17，在所述第一金属帽层301和所述电介质层102表面形成介质帽层302。
在本发明另一实施例中，未对互连结构进行氮化处理300，所述介质帽层302位于所述金属帽层209和所述电介质层102表面。
所述介质帽层302可以进一步阻挡互连结构的金属体层107中的Cu扩散至不期望区域，进一步阻挡空气中的O2扩散进入金属体层107中；且介质帽层302与金属帽层209、介质帽层302与金属帽层301间，均具有良好的界面态，有助于阻挡Cu扩散和O2扩散。
所述介质帽层302的材料为SiCN、SiN或SiC中的一种或几种，所述介质帽层302可以为单层结构，也可以为多层结构。
所述介质帽层302的形成工艺为化学气相沉积、物理气相沉积或原子层沉积。
本实施中，所述介质帽层302的材料为SiCN，采用等离子体化学气相沉积工艺形成所述介质帽层302，沉积的反应气体包括三甲基硅烷（3MS）或四甲基硅烷（4MS），反应气体还包括NH3，沉积工艺在He氛围中进行。
所述等离子体化学气相沉积工艺的具体参数为：3MS或4MS的流量为200sccm至5000sccm，NH3流量为200sccm至5000sccm，He流量为500sccm至10000sccm，沉积工艺的高频射频功率为300瓦至3000瓦，低频射频功率为0瓦至1000瓦，反应腔室压强为1毫托至100托，反应腔室温度为200度至450度。
本实施例中，所述介质帽层302的厚度为50埃至500埃。
综上，本发明的技术方案具有以下优点：本发明的实施例中，在互连结构的金属层形成之后，向所述金属层表面通入含甲基的锗烷气体，对金属层表面进行锗化处理形成金属帽层。首先，所述金属帽层起到阻挡金属层中的Cu扩散至不期望区域的作用，且所述金属帽层为金属层和后续形成的介质帽层提供了良好的界面态，有利于提高互连结构的抗电迁移特性。
其次，所述含甲基的锗烷气体作为形成金属帽层的反应气体之一，也可以起到修护和保护互连结构介质层的作用，减小互连结构的RC延迟，提高互连结构的可靠性。
具体的，互连结构的介质层多为含甲基的多孔材料，其本身因具有多孔疏松的特性，刻蚀或CMP等工艺容易对介质层造成损伤，所述损伤主要是由于刻蚀或CMP工艺消耗了介质层中的甲基团，造成介质层内部结构发生改变，介质层的介电常数变大；本发明的实施例中，所述含甲基锗烷在锗化处理过程中会分解出甲基团，所述甲基团可以弥补介质层中被消耗的甲基团，其所述甲基团可以在介质层表面形成包覆介质层的甲基团保护膜，保护介质层不受后续工艺的影响，从而提高互连结构的可靠性，减小互连结构的RC延迟。
再次，现有技术形成方法中，所述金属帽层的形成工艺为先形成CuSi，对CuSi进行氮化处理形成CuSiN。CuSi的电阻率较大（电阻率为50Ω.cm），且CuSi中的Si易发生扩散造成线电阻变大，为了减小金属帽层的电阻率且减小互连结构的线电阻，对CuSi进行氮化处理形成CuSiN。所述氮化处理工艺中，向CuSi表面提供足量的等离子体NH3，使CuSi完全转化为对Si的束缚力更强的CuSiN，所述等离子体NH3会对互连结构的介质层造成不良影响。
而本发明实施例中，所述金属帽层的材料为CuGe或CuGeN中的一种或两种，无需提供足量的等离子体NH3以保证CuGe完全转化为CuGeN，减少甚至避免了等离子NH3轰击互连结构的介质层，减小了形成工艺对介质层造成的损伤，在保证提高互连结构的抗电迁移能力的同时，减小了互连结构的RC延迟，提高了互连结构的可靠性。
这是由于，CuGe的电阻率低（电阻率为6Ω.cm），且CuGe中的Ge不易发生扩散，因此本发明的实施例中，将CuGe氮化处理形成CuGeN的工艺步骤是可选的而非必需的，少量的CuGeN有利于更进一步的抑制Ge的扩散。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种互连结构的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底表面形成有介质层；
在所述介质层中形成开口，所述开口底部露出所述半导体基底表面；
在所述开口内形成填充满开口的金属层，所述金属层表面与介质层顶部平齐；
向所述金属层和介质层表面通入含甲基的锗烷气体，对金属层表面进行锗化处理，形成金属帽层；
在所述金属帽层和所述介质层表面形成介质帽层；
所述含甲基的锗烷气体为二甲基锗烷、三甲基锗烷或四甲基锗烷；
所述介质层的材料为低k介质材料，所述低k介质材料多为含有甲基团的多孔材料。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述锗化处理工艺参数为：向反应腔室内通入含甲基的锗烷气体的流量为500sccm至1500sccm，反应腔室压强为0.1毫托至100托，反应温度为150度至400度，处理时间为5秒至300秒。
3.根据权利要求1所述的互连结构的形成方法，其特征在于，所述锗化处理完成后，还包括步骤：向所述金属帽层表面通入NH3进行氮化处理。
4.根据权利要求3所述的互连结构的形成方法，其特征在于，所述金属帽层的材料为CuGe或CuGeN中的一种或两种。
5.根据权利要求1所述的互连结构的形成方法，其特征在于，所述金属帽层的厚度为10埃至100埃。
6.根据权利要求1所述的互连结构的形成方法，其特征在于，在进行所述锗化处理前，还包括步骤：采用等离子体处理金属层表面。
7.根据权利要求6所述的互连结构的形成方法，其特征在于，形成所述等离子体的气体为NH3或N2中的一种或两种。
8.根据权利要求7所述的互连结构的形成方法，其特征在于，所述等离子体处理金属层表面的工艺参数为：反应腔室内压强1托至20托，处理功率为100瓦至1000瓦，NH3或N2流量为100sccm至1000sccm，处理时间为10秒至120秒。
9.根据权利要求1所述的互连结构的形成方法，其特征在于，所述介质帽层的材料为SiCN、SiN或SiC中的一种或几种。
10.根据权利要求1所述的互连结构的形成方法，其特征在于，所述介质层为单层结构或多层结构。
11.根据权利要求10所述的互连结构的形成方法，其特征在于，所述介质层为单层结构时，所述介质层包括位于半导体基底表面的电介质层；所述介质层为双层结构时，所述介质层包括：位于半导体基底表面的刻蚀停止层和位于刻蚀停止层表面的电介质层。
12.根据权利要求11所述的互连结构的形成方法，其特征在于，所述低k介质材料为SiCOH、FSG、BSG、PSG或BPSG中的一种或几种。
13.根据权利要求1所述的互连结构的形成方法，其特征在于，所述金属层为单层结构或多层结构。
14.根据权利要求13所述的互连结构的形成方法，其特征在于，所述金属层为单层结构时，所述金属层包括位于开口底部和侧壁的金属体层；所述金属层为多层结构时，所述金属层包括：位于开口底部和侧壁的阻挡层、位于阻挡层表面的籽晶层和位于籽晶层表面的金属体层。
15.根据权利要求14所述的互连结构的形成方法，其特征在于，所述阻挡层的材料为Ti、Ta、W、TiN、TaN、TiSiN、TaSiN、WN或WC中的一种或几种。
16.根据权利要求14所述的互连结构的形成方法，其特征在于，所述金属体层的材料为Cu。
CN201310299375.8A 2013-07-16 2013-07-16 互连结构的形成方法 Active CN104299939B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310299375.8A CN104299939B (zh) 2013-07-16 2013-07-16 互连结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310299375.8A CN104299939B (zh) 2013-07-16 2013-07-16 互连结构的形成方法

Publications (2)

Publication Number Publication Date
CN104299939A CN104299939A (zh) 2015-01-21
CN104299939B true CN104299939B (zh) 2017-09-22

Family

ID=52319609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310299375.8A Active CN104299939B (zh) 2013-07-16 2013-07-16 互连结构的形成方法

Country Status (1)

Country Link
CN (1) CN104299939B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298637B (zh) * 2015-06-01 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107256845A (zh) * 2017-05-25 2017-10-17 上海集成电路研发中心有限公司 一种铜互连结构及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760685A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 铜互连线的刻蚀后处理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832126A (zh) * 2005-03-08 2006-09-13 联华电子股份有限公司 内连线的制造方法以及复合式介电阻挡层的制造方法
EP2065927B1 (en) * 2007-11-27 2013-10-02 Imec Integration and manufacturing method of Cu germanide and Cu silicide as Cu capping layer
US7759262B2 (en) * 2008-06-30 2010-07-20 Intel Corporation Selective formation of dielectric etch stop layers
US8013446B2 (en) * 2008-08-12 2011-09-06 International Business Machines Corporation Nitrogen-containing metal cap for interconnect structures
CN102054756A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 铜互连结构及其形成方法
CN102569042B (zh) * 2012-03-12 2014-08-20 四川大学 超薄、高热稳定性ZrGeN/CuGe复合梯度阻挡层制备工艺
CN102945825A (zh) * 2012-11-05 2013-02-27 上海集成电路研发中心有限公司 一种带金属帽盖的铜互连结构及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760685A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 铜互连线的刻蚀后处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
低温等离子体氢还原;张玉文;《冷等离子体氢还原金属氧化物的基础研究》;20050731;17-19页 *

Also Published As

Publication number Publication date
CN104299939A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
US9711455B2 (en) Method of forming an air gap semiconductor structure with selective cap bilayer
US7858519B2 (en) Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer
CN101859727B (zh) 内连线结构
JP4328725B2 (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
US8105935B2 (en) Method of manufacturing a semiconductor device
CN105140172B (zh) 互连结构及其形成方法
CN104576518B (zh) 用于后段制程金属化的混合型锰和氮化锰阻障物及其制法
US20080136037A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP4675258B2 (ja) 半導体装置の製造方法および半導体装置
CN104299939B (zh) 互连结构的形成方法
TWI234847B (en) A dielectric diffusion barrier
CN103928389A (zh) 半导体结构的形成方法
US9852991B2 (en) Semiconductor structure and fabrication method thereof
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
US9613906B2 (en) Integrated circuits including modified liners and methods for fabricating the same
CN104299958B (zh) 互连结构及互连结构的形成方法
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
CN104835777B (zh) 一种半导体器件及其制作方法
CN108573911A (zh) 半导体结构及其形成方法
CN109950197B (zh) 半导体结构及其形成方法
CN105489548A (zh) 一种半导体器件的制作方法
JP2000183051A (ja) 半導体装置の製造方法及び半導体装置
KR100762877B1 (ko) 반도체 소자의 콘택플러그 형성방법
CN109216261B (zh) 半导体结构及其形成方法
JP2007088017A (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant