JP4106048B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP4106048B2 JP4106048B2 JP2004309579A JP2004309579A JP4106048B2 JP 4106048 B2 JP4106048 B2 JP 4106048B2 JP 2004309579 A JP2004309579 A JP 2004309579A JP 2004309579 A JP2004309579 A JP 2004309579A JP 4106048 B2 JP4106048 B2 JP 4106048B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- lower layer
- semiconductor device
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 152
- 238000004519 manufacturing process Methods 0.000 title claims description 73
- 238000000034 method Methods 0.000 claims description 89
- 229910052751 metal Inorganic materials 0.000 claims description 80
- 239000002184 metal Substances 0.000 claims description 80
- 238000001459 lithography Methods 0.000 claims description 64
- 239000000463 material Substances 0.000 claims description 58
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 230000008961 swelling Effects 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 44
- 239000010949 copper Substances 0.000 description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 30
- 229910052802 copper Inorganic materials 0.000 description 30
- 230000004888 barrier function Effects 0.000 description 18
- 230000007547 defect Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000011109 contamination Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 230000002950 deficient Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 231100000572 poisoning Toxicity 0.000 description 4
- 230000000607 poisoning effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 206010042674 Swelling Diseases 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
以下に、銅配線構造にAirGapを形成する方法について、図11(a)〜(d)及び図12(a)〜(c)を参照しながら説明する。図11(a)〜(d)及び図12(a)〜(c)は、銅配線構造にAirGapを形成する方法を示す要部工程断面図である。
S≦X<3S
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースである。)
を満たすことが好ましい。
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されることが好ましい。
z=L/2
(但し、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ該領域を広げた領域とを露出させる開口パターンを有していることが好ましい。
S≦X
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースである。)
を満たすことが好ましい。
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されることが好ましい。
z=L/2
(但し、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ該領域を広げた領域とを露出させる開口パターンを有していることが好ましい。
S≦X<3S
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースである。)
を満たすことが好ましい。
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されていることが好ましい。
q=L/3
(但し、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ第2のレジストパターンを膨潤させることによって形成されていることが好ましい。
S≦X<3S
(但し、Sは、リソグラフィーの最小解像度にて形成される下層配線間の最小配線間スペースである。)
を満たすことが好ましい。
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されていることが好ましい。
S≦X
(但し、Sは、リソグラフィーの最小解像度にて形成される下層配線間の最小配線間スペースである。)
を満たすことが好ましい。
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されていることが好ましい。
S≦X<3S
(但し、Sは、リソグラフィーの最小解像度にて形成される下層配線間の最小配線間スペースである。)
を満たすことが好ましい。
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されていることが好ましい。
本発明の第1の実施形態に係る半導体装置及びその製造方法について、図1(a)〜(e)及び図2(a)〜(d)を参照しながら説明する。
本発明の第2の実施形態に係る半導体装置及びその製造方法について、図5(a)〜(d)及び図6(a)〜(d)を参照しながら説明する。
本発明の第3の実施形態に係る半導体装置及びその製造方法について、前記図5(a)〜(d)及び図7(a)〜(d)を参照しながら説明する。
本発明の第4の実施形態に係る半導体装置及びその製造方法について、図8(a)〜(e)及び図9(a)〜(e)を参照しながら説明する。
102、202、302、402 第1のバリアメタル膜
103、203、303、403 第1の配線
103a リセス
101a、105a、201a、205a 領域
104、204、304 キャップメタル膜
105、205、412 レジストパターン
106 配線間ギャップ
106a、206a ほれ込み
107、207、307、407 第2の絶縁膜
107a、207a、407a 段差
107b、207b、307b、407b 接続孔
107c、207c、307c、407c 配線溝
108、208、408 AirGap
109、209、309、409 ビア
110、210、310、410 第2の配線
204a ひさし
311 low-k 材料
411 ライナー絶縁膜
412a 膨潤後のレジストパターン
3A、8A マスクレイアウト
L リソグラフィーの最小解像度にて形成される配線の最小線幅
S リソグラフィーの最小解像度にて形成される配線の最小配線間距離(配線間スペース)
Claims (38)
- 第1の絶縁膜中に、互いに間隔を開けて隣り合う複数の下層配線を形成する工程と、
前記第1の絶縁膜における前記下層配線間に存在する部分を除去して配線間ギャップを形成する工程と、
前記下層配線と前記配線間ギャップが形成された前記第1の絶縁膜との上に、前記配線間ギャップからエアギャップが形成されるように、第2の絶縁膜を形成する工程と、
前記第2の絶縁膜中に、前記下層配線と接続する接続部を形成すると共に、前記接続部と接続する上層配線を形成する工程とを備え、
前記接続部は、前記複数の下層配線のうち、前記エアギャップが隣り合って形成されていないものと接続するように形成されることを特徴とする半導体装置の製造方法。 - 前記複数の下層配線を形成する工程よりも後であって前記配線間ギャップを形成する工程よりも前に、
前記複数の下層配線における各々の表面上に、キャップ層を選択的に形成する工程をさらに備えることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記複数の下層配線は、各々の表面が前記第1絶縁膜の表面よりも低く位置するように形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エアギャップと隣り合って存在している前記下層配線間の配線間スペースXは、下記の関係式
S≦X<3S
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースである。)
を満たすことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記エアギャップは、前記接続部から、下記の関係式を満たす距離y
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記配線間ギャップは、レジストパターンをマスクに用いて形成され、
前記レジストパターンは、
前記配線間ギャップが形成される前記下層配線間の領域と、前記領域から、前記領域を挟む前記下層配線の各々に向かって、下記関係式を満たす距離z
z=L/2
(但し、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ前記領域を広げた領域とを露出させる開口パターンを有していることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2の絶縁膜を形成する工程よりも後であって前記上層配線及び前記接続部を形成する工程よりも前に、
CMP法により、前記第2の絶縁膜の表面を平坦化する工程をさらに備えることを特徴とする請求項1に記載の半導体装置の製造方法。 - 第1の絶縁膜中に、互いに間隔を開けて隣り合う複数の下層配線を形成する工程と、
前記第1の絶縁膜における前記下層配線間に存在する部分を除去して配線間ギャップを形成する工程と、
前記配線間ギャップに低誘電率膜を埋め込む工程と、
前記下層配線と前記低誘電率膜が埋め込まれた前記第1の絶縁膜との上に、第2の絶縁膜を形成する工程と、
前記第2の絶縁膜中に、前記下層配線と接続する接続部を形成すると共に、前記接続部と接続する上層配線を形成する工程とを備え、
前記接続部は、前記複数の下層配線のうち、前記低誘電率膜が隣り合って形成されていないものと接続するように形成されることを特徴とする半導体装置の製造方法。 - 前記下層配線を形成する工程よりも後であって前記配線間ギャップを形成する工程よりも前に、
前記複数の下層配線における各々の表面上に、キャップ層を選択的に形成する工程をさらに備えることを特徴とする請求項8に記載の半導体装置の製造方法。 - 前記下層配線は、各々の表面が前記第1絶縁膜の表面よりも低く位置するように形成されることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記低誘電率膜と隣り合って存在している前記下層配線間の配線間スペースXは、下記の関係式
S≦X
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースである。)
を満たすことを特徴とする請求項8に記載の半導体装置の製造方法。 - 前記低誘電率膜は、前記接続部から、下記の関係式を満たす距離y
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されることを特徴とする請求項8に記載の半導体装置の製造方法。 - 前記配線間ギャップは、レジストパターンをマスクに用いて形成され、
前記レジストパターンは、
前記配線間ギャップが形成される前記下層配線間の領域と、前記領域から、前記領域を挟む前記下層配線の各々に向かって、下記関係式を満たす距離z
z=L/2
(但し、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ前記領域を広げた領域とを露出させる開口パターンを有していることを特徴とする請求項8に記載の半導体装置の製造方法。 - 第1の絶縁膜中に、互いに間隔を開けて隣り合う複数の下層配線を形成する工程と、
前記複数の下層配線と前記第1の絶縁膜との上に第2の絶縁膜を形成する工程と、
前記下層配線の間隔上に存在する前記第2の絶縁膜の部分と、前記部分の下に存在する前記第1の絶縁膜の部分とを順次除去して配線間ギャップを形成する工程と、
前記第2の絶縁膜と前記配線間ギャップが形成された前記第1の絶縁膜との上に、前記配線間ギャップからエアギャップが形成されるように、第3の絶縁膜を形成する工程と、
前記第2の絶縁膜及び前記第3の絶縁膜中に、前記下層配線と接続する接続部を形成すると共に、前記第3の絶縁膜中に前記接続部と接続する上層配線を形成する工程とを備え、
前記接続部は、前記複数の下層配線のうち、前記エアギャップが隣り合って形成されていないものと接続するように形成されることを特徴とする半導体装置の製造方法。 - 前記エアギャップと隣り合って存在している前記下層配線間の配線間スペースXは、下記の関係式
S≦X<3S
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線
間スペースである。)
を満たすことを特徴とする請求項14に記載の半導体装置の製造方法。 - 前記エアギャップは、前記接続部から、下記の関係式を満たす距離y
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されていることを特徴とする請求項14に記載の半導体装置の製造方法。 - 前記エアギャップは、第1の領域を露出させる第1の開口パターンを有する第1のレジストパターンをマスクに用いて形成され、
前記第1の開口パターンは、
前記下層配線間の第2の領域を露出させる第2の開口パターンを有する第2のレジストパターンを膨潤させることにより、前記第2の領域よりも狭い領域である前記第1の領域を露出させるように形成されていることを特徴とする請求項14に記載の半導体装置の製造方法。 - 前記第1のレジストパターンは、
前記下層配線間の中央に向かって、下記の関係式を満たす距離q
q=L/3
(但し、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ前記第2のレジストパターンを膨潤させることによって形成されていることを特徴とする請求項17に記載の半導体装置の製造方法。 - 前記第2の絶縁膜を形成する工程よりも後であって前記上層配線及び前記接続部を形成する工程よりも前に、
CMP法により、前記第2の絶縁膜の表面を平坦化する工程をさらに備えることを特徴とする請求項14に記載の半導体装置の製造方法。 - 第1の絶縁膜中に、互いに間隔を開けて隣り合うように形成された複数の下層配線と、
前記下層配線と前記第1の絶縁膜との上に形成された第2の絶縁膜と、
前記第2の絶縁膜中に形成され、前記下層配線と接続する接続部と、
前記第2の絶縁膜中に形成され、前記接続部と接続する上層配線とを備え、
前記下層配線間には、前記第1の絶縁膜における前記下層配線間に存在する部分が除去されてなる配線間ギャップが前記第2の絶縁膜によって覆われてなるエアギャップが形成されており、
前記接続部は、前記複数の下層配線のうち、前記エアギャップが隣り合って形成されていないものと接続しており、
前記エアギャップが接触している前記第2の絶縁膜と、前記エアギャップが隣り合って形成されていない前記下層配線の上に形成されている前記第2の絶縁膜とは同一の膜であることを特徴とする半導体装置。 - 前記エアギャップと隣り合って存在している前記下層配線間の配線間スペースXは、下記の関係式
S≦X<3S
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースである。)
を満たすことを特徴とする請求項20に記載の半導体装置。 - 前記エアギャップは、前記接続部から、下記の関係式を満たす距離y
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されていることを特徴とする請求項20に記載の半導体装置。 - 第1の絶縁膜中に、互いに間隔を開けて隣り合うように形成された複数の下層配線と、
前記下層配線と前記第1の絶縁膜との上に形成された第2の絶縁膜と、
前記第2の絶縁膜中に形成され、前記下層配線と接続する接続部と、
前記第2の絶縁膜中に形成され、前記接続部と接続する上層配線とを備え、
前記下層配線間には、前記第1の絶縁膜における前記下層配線間に存在する部分が除去されてなる配線間ギャップが前記第2の絶縁膜によって覆われた領域に埋め込まれてなる低誘電率膜が形成されており、
前記接続部は、前記複数の下層配線のうち、前記低誘電率膜が隣り合って形成されていないものと接続しており、
前記低誘電率膜が接触している前記第2の絶縁膜と、前記低誘電率膜が隣り合って形成されていない前記下層配線の上に形成されている前記第2の絶縁膜とは同一の膜であることを特徴とする半導体装置。 - 前記低誘電率膜と隣り合って存在している前記下層配線間の配線間スペースXは、下記の関係式
S≦X
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースである。)
を満たすことを特徴とする請求項23に記載の半導体装置。 - 前記低誘電率膜は、前記接続部から、下記の関係式を満たす距離y
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されていることを特徴とする請求項23に記載の半導体装置。 - 前記複数の下層配線の各々における表面と前記第2の絶縁膜との間には、キャップ層が形成されていることを特徴とする請求項20又は23に記載の半導体装置。
- 前記キャップ層は、前記下層配線の配線幅よりも広い幅を有し、前記下層配線に対してひさし型の形状を有していることを特徴とする請求項26に記載の半導体装置。
- 前記複数の下層配線は、各々の表面が前記第1絶縁膜の表面よりも低く位置するように形成されていることを特徴とする請求項20又は23に記載の半導体装置。
- 第1の絶縁膜中に、互いに間隔を開けて隣り合うように形成された複数の下層配線と、
前記下層配線と前記第1の絶縁膜との上に形成された第2の絶縁膜と、
前記第2の絶縁膜の上に形成された第3の絶縁膜と、
前記第2の絶縁膜及び前記第3の絶縁膜中に形成され、前記下層配線と接続する接続部と、
前記第3の絶縁膜中に形成され、前記接続部と接続する上層配線とを備え、
前記下層配線間には、前記第1の絶縁膜における前記下層配線間に存在する部分及び前記第2の絶縁膜における前記部分上に存在している部分が除去されてなる配線間ギャップが前記第3の絶縁膜によって覆われてなるエアギャップが形成されており、
前記接続部は、前記複数の下層配線のうち、前記エアギャップが隣り合って形成されていないものと接続していることを特徴とする半導体装置。 - 前記エアギャップと隣り合って存在している前記下層配線間の配線間スペースXは、下記の関係式
S≦X<3S
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースである。)
を満たすことを特徴とする請求項29に記載の半導体装置。 - 前記エアギャップは、前記接続部から、下記の関係式を満たす距離y
y=S+(L/2)
(但し、Sは、リソグラフィーの最小解像度にて形成される前記下層配線間の最小配線間スペースであり、Lは、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅である。)
だけ少なくとも離れた位置に形成されていることを特徴とする請求項29に記載の半導体装置。 - 前記第2の絶縁膜は、前記エアギャップと隣り合って存在している前記下層配線の各々のエッジから突き出すようにひさし状に形成されていることを特徴とする請求項29に記載の半導体装置。
- 前記第2の絶縁膜は、リソグラフィーの最小解像度にて形成される前記下層配線の最小線幅Lとした場合に、前記各々エッジから距離L/3だけ突き出したひさし状に形成されていることを特徴とする請求項32に記載の半導体装置。
- 前記下層配線及び前記上層配線は、Cuを主成分とする金属よりなることを特徴とする請求項20、23又は29に記載の半導体装置。
- 前記第1絶縁膜又は前記第2絶縁膜は、SiO2、FSG、SiOC又は有機ポリマー材料よりなることを特徴とする請求項20又は23に記載の半導体装置。
- 前記第1絶縁膜又は前記第3絶縁膜は、SiO2、FSG、SiOC又は有機ポリマー材料よりなることを特徴とする請求項29に記載の半導体装置。
- 前記キャップ層は、Ta、TaN、Ti、TiN、W、WCoP、CoB、NiMoP、又はこれらの組み合わせよりなることを特徴とする請求項26に記載の半導体装置。
- 前記配線間ギャップの底部は、該配線間ギャップと隣り合って存在している前記下層配線の底部から、前記下層配線幅の1/3程度掘れ込まれた位置に存在していることを特徴とする請求項20、23又は29に記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004309579A JP4106048B2 (ja) | 2004-10-25 | 2004-10-25 | 半導体装置の製造方法及び半導体装置 |
US11/253,568 US7473632B2 (en) | 2004-10-25 | 2005-10-20 | Semiconductor device with an air gap between lower interconnections and a connection portion to the lower interconnections not formed adjacent to the air gap |
US12/277,933 US7622807B2 (en) | 2004-10-25 | 2008-11-25 | Semiconductor device with a low dielectric constant film between lower interconnections |
US12/603,197 US7749891B2 (en) | 2004-10-25 | 2009-10-21 | Method and fabricating semiconductor device and semiconductor device |
US12/786,156 US7830014B2 (en) | 2004-10-25 | 2010-05-24 | Method for fabricating semiconductor device and semiconductor device |
US12/897,416 US8034707B2 (en) | 2004-10-25 | 2010-10-04 | Method for fabricating semiconductor device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004309579A JP4106048B2 (ja) | 2004-10-25 | 2004-10-25 | 半導体装置の製造方法及び半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008032950A Division JP4856107B2 (ja) | 2008-02-14 | 2008-02-14 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006120988A JP2006120988A (ja) | 2006-05-11 |
JP4106048B2 true JP4106048B2 (ja) | 2008-06-25 |
Family
ID=36206697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004309579A Expired - Fee Related JP4106048B2 (ja) | 2004-10-25 | 2004-10-25 | 半導体装置の製造方法及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (5) | US7473632B2 (ja) |
JP (1) | JP4106048B2 (ja) |
Families Citing this family (87)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100640525B1 (ko) * | 2004-12-29 | 2006-10-31 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 라인 형성 방법 |
US7317253B2 (en) * | 2005-04-25 | 2008-01-08 | Sony Corporation | Cobalt tungsten phosphate used to fill voids arising in a copper metallization process |
JP4956919B2 (ja) * | 2005-06-08 | 2012-06-20 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
CN101287606B (zh) * | 2006-03-03 | 2010-11-03 | 西尔弗布鲁克研究有限公司 | 脉冲阻尼射流结构 |
US7837297B2 (en) | 2006-03-03 | 2010-11-23 | Silverbrook Research Pty Ltd | Printhead with non-priming cavities for pulse damping |
US7721441B2 (en) * | 2006-03-03 | 2010-05-25 | Silverbrook Research Pty Ltd | Method of fabricating a printhead integrated circuit attachment film |
US7649239B2 (en) * | 2006-05-04 | 2010-01-19 | Intel Corporation | Dielectric spacers for metal interconnects and method to form the same |
US7772702B2 (en) * | 2006-09-21 | 2010-08-10 | Intel Corporation | Dielectric spacers for metal interconnects and method to form the same |
JP2008103610A (ja) | 2006-10-20 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線構造およびその設計方法と設計装置 |
JP4921945B2 (ja) * | 2006-12-13 | 2012-04-25 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
US7666753B2 (en) * | 2007-01-11 | 2010-02-23 | International Business Machines Corporation | Metal capping process for BEOL interconnect with air gaps |
JP2008205283A (ja) * | 2007-02-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の配線構造並びにその設計方法及び設計装置 |
US7758177B2 (en) * | 2007-03-21 | 2010-07-20 | Silverbrook Research Pty Ltd | High flowrate filter for inkjet printhead |
US20080284039A1 (en) * | 2007-05-18 | 2008-11-20 | International Business Machines Corporation | Interconnect structures with ternary patterned features generated from two lithographic processes |
JP2008294335A (ja) | 2007-05-28 | 2008-12-04 | Panasonic Corp | 半導体装置の製造方法 |
US8084352B2 (en) | 2007-06-04 | 2011-12-27 | Panasonic Corporation | Method of manufacturing semiconductor device |
JP5334434B2 (ja) * | 2007-06-04 | 2013-11-06 | パナソニック株式会社 | 半導体装置の製造方法 |
US8030778B2 (en) * | 2007-07-06 | 2011-10-04 | United Microelectronics Corp. | Integrated circuit structure and manufacturing method thereof |
KR100947933B1 (ko) * | 2007-08-28 | 2010-03-15 | 주식회사 동부하이텍 | 인덕터 및 그 제조 방법 |
US20090093100A1 (en) | 2007-10-09 | 2009-04-09 | Li-Qun Xia | Method for forming an air gap in multilevel interconnect structure |
JP2009123776A (ja) * | 2007-11-12 | 2009-06-04 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2009123775A (ja) * | 2007-11-12 | 2009-06-04 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2009123743A (ja) | 2007-11-12 | 2009-06-04 | Panasonic Corp | 半導体装置の製造方法 |
JP2009123734A (ja) * | 2007-11-12 | 2009-06-04 | Renesas Technology Corp | 半導体装置及びその製造方法 |
US20090121356A1 (en) * | 2007-11-12 | 2009-05-14 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2009188250A (ja) * | 2008-02-07 | 2009-08-20 | Panasonic Corp | 半導体装置及びその製造方法 |
DE102008026134A1 (de) * | 2008-05-30 | 2009-12-17 | Advanced Micro Devices, Inc., Sunnyvale | Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen |
US8994179B2 (en) * | 2008-08-29 | 2015-03-31 | Infineon Technologies Ag | Semiconductor device and method for making same |
JP5396065B2 (ja) | 2008-10-28 | 2014-01-22 | 株式会社日立製作所 | 半導体装置の製造方法 |
DE102008059650B4 (de) * | 2008-11-28 | 2018-06-21 | Globalfoundries Inc. | Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen |
DE102008059503A1 (de) * | 2008-11-28 | 2010-07-01 | Advanced Micro Devices, Inc., Sunnyvale | Leistungsverbesserung in Metallisierungssystemen von Mikrostrukturbauelementen durch Einbau von Metallstrukturen mit größeren Korngrenzen |
US8598684B2 (en) * | 2009-04-06 | 2013-12-03 | Shinko Electric Industries Co., Ltd. | Semiconductor device, and method of manufacturing the same |
JP5326949B2 (ja) * | 2009-09-09 | 2013-10-30 | 株式会社日立製作所 | 半導体装置 |
US8456009B2 (en) | 2010-02-18 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having an air-gap region and a method of manufacturing the same |
JP2012049290A (ja) * | 2010-08-26 | 2012-03-08 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び半導体装置 |
KR20120025315A (ko) * | 2010-09-07 | 2012-03-15 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR101842903B1 (ko) * | 2011-09-20 | 2018-05-14 | 에이씨엠 리서치 (상하이) 인코포레이티드 | 에어 갭 상호연결 구조의 형성 방법 |
CN103137545B (zh) * | 2011-11-25 | 2015-08-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US8624394B2 (en) * | 2011-12-07 | 2014-01-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated technology for partial air gap low K deposition |
CN103165516B (zh) * | 2011-12-08 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制造方法 |
CN103165522B (zh) * | 2011-12-15 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
KR102090210B1 (ko) | 2011-12-20 | 2020-03-17 | 인텔 코포레이션 | 등각 저온 밀봉 유전체 확산 장벽들 |
CN107104092B (zh) * | 2011-12-29 | 2020-02-21 | 英特尔公司 | 具有罩层的气隙互连以及形成的方法 |
WO2013101204A1 (en) | 2011-12-30 | 2013-07-04 | Intel Corporation | Self-enclosed asymmetric interconnect structures |
JP5898991B2 (ja) * | 2012-02-10 | 2016-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
US9034664B2 (en) * | 2012-05-16 | 2015-05-19 | International Business Machines Corporation | Method to resolve hollow metal defects in interconnects |
CN102768985A (zh) * | 2012-07-04 | 2012-11-07 | 上海华力微电子有限公司 | 一种带有空气间隙的大马士革制造方法 |
KR20140018546A (ko) * | 2012-08-02 | 2014-02-13 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
CN102881638B (zh) * | 2012-09-17 | 2015-04-08 | 上海华力微电子有限公司 | 一种带有空气间隙的大马士革工艺 |
JP5932604B2 (ja) | 2012-10-24 | 2016-06-08 | 株式会社東芝 | 半導体装置及びその製造方法 |
CN102969273A (zh) * | 2012-10-25 | 2013-03-13 | 上海集成电路研发中心有限公司 | 一种具有空气隙的铜大马士革互连结构的形成方法 |
US8772938B2 (en) | 2012-12-04 | 2014-07-08 | Intel Corporation | Semiconductor interconnect structures |
KR20140100798A (ko) * | 2013-02-07 | 2014-08-18 | 삼성전자주식회사 | 반도체 장치 및 그 형성방법 |
US9564355B2 (en) * | 2013-12-09 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for semiconductor devices |
KR102092863B1 (ko) | 2013-12-30 | 2020-03-24 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US9230911B2 (en) | 2013-12-30 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure and method of forming the same |
KR102247918B1 (ko) * | 2014-04-07 | 2021-05-06 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102190654B1 (ko) | 2014-04-07 | 2020-12-15 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US9583380B2 (en) * | 2014-07-17 | 2017-02-28 | Globalfoundries Inc. | Anisotropic material damage process for etching low-K dielectric materials |
CN105720000A (zh) * | 2014-12-02 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
US9443956B2 (en) | 2014-12-08 | 2016-09-13 | Globalfoundries Inc. | Method for forming air gap structure using carbon-containing spacer |
KR102272553B1 (ko) | 2015-01-19 | 2021-07-02 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US10096485B2 (en) * | 2015-02-19 | 2018-10-09 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
US9852987B2 (en) | 2015-02-23 | 2017-12-26 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
US9941156B2 (en) | 2015-04-01 | 2018-04-10 | Qualcomm Incorporated | Systems and methods to reduce parasitic capacitance |
KR20160122364A (ko) | 2015-04-14 | 2016-10-24 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN106340504B (zh) * | 2015-07-07 | 2019-03-15 | 旺宏电子股份有限公司 | 半导体元件 |
US9768058B2 (en) | 2015-08-10 | 2017-09-19 | Globalfoundries Inc. | Methods of forming air gaps in metallization layers on integrated circuit products |
US9812353B2 (en) | 2015-12-03 | 2017-11-07 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
KR102449199B1 (ko) | 2015-12-14 | 2022-09-30 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
KR102616823B1 (ko) * | 2015-12-16 | 2023-12-22 | 삼성전자주식회사 | 반도체 장치 |
US9653348B1 (en) | 2015-12-30 | 2017-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US10504915B2 (en) | 2016-03-03 | 2019-12-10 | Toshiba Memory Corporation | Integrated circuit device having an air gap between interconnects and method for manufacturing the same |
KR102645957B1 (ko) | 2016-03-22 | 2024-03-08 | 삼성전자주식회사 | 반도체 장치 및 그의 제조 방법 |
US9837355B2 (en) | 2016-03-22 | 2017-12-05 | International Business Machines Corporation | Method for maximizing air gap in back end of the line interconnect through via landing modification |
KR102334181B1 (ko) | 2016-03-25 | 2021-12-03 | 쇼와덴코머티리얼즈가부시끼가이샤 | 유기 인터포저 및 유기 인터포저의 제조 방법 |
US9831174B1 (en) * | 2016-05-31 | 2017-11-28 | Globalfoundries Inc. | Devices and methods of forming low resistivity noble metal interconnect |
US20180012791A1 (en) * | 2016-07-06 | 2018-01-11 | Globalfoundries Inc. | Interconnects with inner sacrificial spacers |
KR102677788B1 (ko) | 2016-09-20 | 2024-06-25 | 삼성전자주식회사 | 에어 갭을 포함하는 반도체 소자 |
KR102655189B1 (ko) * | 2016-09-30 | 2024-04-04 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US10340181B2 (en) | 2016-11-17 | 2019-07-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure including air gap |
WO2018118089A1 (en) * | 2016-12-23 | 2018-06-28 | Intel Corporation | Differentiated molecular domains for selective hardmask fabrication and structures resulting therefrom |
US10395980B1 (en) | 2018-02-21 | 2019-08-27 | Globalfoundries Inc. | Dual airgap structure |
US10672710B2 (en) | 2018-06-05 | 2020-06-02 | Globalfoundries Inc. | Interconnect structures with reduced capacitance |
US11587870B2 (en) | 2019-08-13 | 2023-02-21 | Micron Technology, Inc. | Apparatus comprising aluminum interconnections, memory devices comprising interconnections, and related methods |
JP2021150341A (ja) * | 2020-03-16 | 2021-09-27 | キオクシア株式会社 | 半導体装置および半導体装置の製造方法 |
CN112928095B (zh) * | 2021-02-03 | 2022-03-15 | 长鑫存储技术有限公司 | 互连结构及其制备方法、半导体结构 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3398524B2 (ja) | 1995-07-12 | 2003-04-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
JPH0955431A (ja) | 1995-08-15 | 1997-02-25 | Nippon Steel Corp | 半導体装置の製造方法 |
JP3085231B2 (ja) * | 1997-02-20 | 2000-09-04 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH1117005A (ja) * | 1997-06-20 | 1999-01-22 | Nec Corp | 半導体装置及びその製造方法 |
US6242336B1 (en) * | 1997-11-06 | 2001-06-05 | Matsushita Electronics Corporation | Semiconductor device having multilevel interconnection structure and method for fabricating the same |
JP3362675B2 (ja) | 1998-09-08 | 2003-01-07 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3461761B2 (ja) | 1999-08-16 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置の製造方法 |
FR2803092B1 (fr) * | 1999-12-24 | 2002-11-29 | St Microelectronics Sa | Procede de realisation d'interconnexions metalliques isolees dans des circuits integres |
JP2001284355A (ja) | 2000-03-30 | 2001-10-12 | Sony Corp | 半導体装置およびその製造方法 |
US6509623B2 (en) * | 2000-06-15 | 2003-01-21 | Newport Fab, Llc | Microelectronic air-gap structures and methods of forming the same |
US6524948B2 (en) * | 2000-10-13 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP3657576B2 (ja) | 2001-06-12 | 2005-06-08 | 株式会社東芝 | 半導体装置の製造方法 |
TW550642B (en) | 2001-06-12 | 2003-09-01 | Toshiba Corp | Semiconductor device with multi-layer interconnect and method fabricating the same |
US7042095B2 (en) * | 2002-03-29 | 2006-05-09 | Renesas Technology Corp. | Semiconductor device including an interconnect having copper as a main component |
US7449407B2 (en) * | 2002-11-15 | 2008-11-11 | United Microelectronics Corporation | Air gap for dual damascene applications |
KR100478497B1 (ko) * | 2002-12-05 | 2005-03-29 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
US7041571B2 (en) * | 2004-03-01 | 2006-05-09 | International Business Machines Corporation | Air gap interconnect structure and method of manufacture |
JP2009188250A (ja) * | 2008-02-07 | 2009-08-20 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-10-25 JP JP2004309579A patent/JP4106048B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-20 US US11/253,568 patent/US7473632B2/en active Active
-
2008
- 2008-11-25 US US12/277,933 patent/US7622807B2/en active Active
-
2009
- 2009-10-21 US US12/603,197 patent/US7749891B2/en active Active
-
2010
- 2010-05-24 US US12/786,156 patent/US7830014B2/en active Active
- 2010-10-04 US US12/897,416 patent/US8034707B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7473632B2 (en) | 2009-01-06 |
US20110021017A1 (en) | 2011-01-27 |
US8034707B2 (en) | 2011-10-11 |
US20060088975A1 (en) | 2006-04-27 |
US7622807B2 (en) | 2009-11-24 |
US7830014B2 (en) | 2010-11-09 |
US20100041229A1 (en) | 2010-02-18 |
US7749891B2 (en) | 2010-07-06 |
US20090079079A1 (en) | 2009-03-26 |
US20100230820A1 (en) | 2010-09-16 |
JP2006120988A (ja) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4106048B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US6593223B1 (en) | Method of forming dual damascene structure | |
JP2002026016A (ja) | 半導体装置及びその製造方法 | |
US20060148245A1 (en) | Semiconductor devices and methods of manufacturing the same | |
US20100133699A1 (en) | Microstructure device including a metallization structure with air gaps formed commonly with vias | |
US6214745B1 (en) | Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern | |
JP4856107B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100460771B1 (ko) | 듀얼다마신 공정에 의한 다층 배선의 형성 방법 | |
JP2004228111A (ja) | 半導体装置及びその製造方法 | |
US6680248B2 (en) | Method of forming dual damascene structure | |
US7709965B2 (en) | Metal line of semiconductor device and method of manufacturing the same | |
JP2012134422A (ja) | 半導体装置及びその製造方法 | |
JP2001053144A (ja) | 半導体装置及びその製造方法 | |
US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
KR100445506B1 (ko) | 반도체장치의 제조방법 | |
US6218291B1 (en) | Method for forming contact plugs and simultaneously planarizing a substrate surface in integrated circuits | |
US6096633A (en) | Dual damascene process for forming local interconnect | |
JP2006114724A (ja) | 半導体装置及びその製造方法 | |
JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
JP4110829B2 (ja) | 半導体装置の製造方法 | |
JP3403052B2 (ja) | 半導体装置及びその製造方法 | |
JP3442064B2 (ja) | 半導体装置の製造方法 | |
JP2000058651A (ja) | 多層配線を有する半導体装置及びその製造方法 | |
KR100364811B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060417 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20071116 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20071211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4106048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |