CN102881638B - 一种带有空气间隙的大马士革工艺 - Google Patents

一种带有空气间隙的大马士革工艺 Download PDF

Info

Publication number
CN102881638B
CN102881638B CN201210341832.0A CN201210341832A CN102881638B CN 102881638 B CN102881638 B CN 102881638B CN 201210341832 A CN201210341832 A CN 201210341832A CN 102881638 B CN102881638 B CN 102881638B
Authority
CN
China
Prior art keywords
metal
air gap
interconnecting wires
expendable material
manufacturing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210341832.0A
Other languages
English (en)
Other versions
CN102881638A (zh
Inventor
李磊
胡友存
姬峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210341832.0A priority Critical patent/CN102881638B/zh
Publication of CN102881638A publication Critical patent/CN102881638A/zh
Application granted granted Critical
Publication of CN102881638B publication Critical patent/CN102881638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造领域铜互连大马士革制造工艺，尤其涉及一种带有空气间隙的大马士革工艺。本发明一种带有空气间隙的大马士革工艺通过自对准工艺在金属互连线上形成金属保护层，并在金属互连线密集区域的金属互连线之间形成空气间隙，减少金属互连线间寄生电容，改善RC延迟问题。

Description

一种带有空气间隙的大马士革工艺
技术领域
本发明涉及半导体制造领域铜互连大马士革制造工艺，尤其涉及一种带有空气间隙的大马士革工艺。 
背景技术
随着半导体集成电路特征尺寸的持续减小，后段互连电阻电容（Resistor Capacitor，简称RC）延迟呈现显著增加的趋势，为了减少RC延迟，引入低介电常数材料，铜互连取代铝互连成为主流工艺。由于铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而形成，铜大马士革镶嵌工艺成为铜互连线的制作的标准方法。 
生产中，随着集成电路特征尺寸的减小，铜互连线的电阻率会急剧增大，特别对于45 nm及以下制程更明显。然而目前还没有一种电阻率更低的导电材料可取代铜互连，只能通过使用更低介电常熟材料来降低互连线间的寄生电容而在不改变互连线电阻的基础上来改善RC延迟的问题。空气的介电常数与真空接近，可作为金属互连线间非常理想的介电材料。在金属互连线间形成空气间隙，降低互连线间介电层有效介电常数，即通过降低互连线间寄生电容改善RC延迟已成为近年来金属铜互连研究热点。 
发明内容
针对上述存在的问题，本发明揭示了一种带有空气间隙的大马士革制造工艺 （Damascene Process with Air Gap），主要是采用自对准工艺在金属互连线上形成金属保护层，并在金属互连线密集区域的金属互连线之间形成空气间隙，减少金属互连线间寄生电容，改善RC延迟问题。  
本发明的目的是通过下述技术方案实现的：
一种带有空气间隙的大马士革制造工艺，其中，包括以下步骤：
S1：在一半导体基体上依次淀积第一刻蚀阻挡层和第一牺牲材料；
S2：刻蚀所述第一牺牲材料和所述第一刻蚀阻挡层至所述半导体基体表面，形成第一金属沟槽；
S3：在所述第一金属沟槽的侧壁及其底部依次淀积金属阻挡层和籽晶层后，在所述第一金属沟槽内填充金属铜，形成第一金属互连线；
S4：去除所述第一金属互连线顶部的部分金属铜以形成铜凹槽；
S5：在剩余的第一牺牲材料的上表面和所述铜凹槽的侧壁及其底部上淀积第一金属保护层；
S6：去除所述剩余的第一牺牲材料上的所述第一金属保护层；
S7：继续去除所述剩余的第一牺牲材料；
S8：在剩余的第一刻蚀阻挡层上淀积第一介电层，所述第一介电层覆盖所述第一金属互连线和位于其上的所述第一金属保护层，所述第一金属互连线密集区域的互连线间形成第一空气间隙，产生第一金属层；
S9：对所述第一介电层进行平坦化处理；
S10：在剩余的第一介电层的上表面淀积第二刻蚀阻挡层和第二牺牲材料，采用双大马士革工艺在所述剩余的第一介电层上形成第一通孔，所述第一通孔与所述第一金属互连线相连，在所述第二刻蚀阻挡层和第二牺牲材料中形成第二金属沟槽；
S11：重复上述S3-S9的步骤，形成第一互连通孔、第二金属互连线、第二空气间隙，产生第二金属层。
上述的带有空气间隙的大马士革制造工艺，其中，在执行S1步骤时，所述第一牺牲材料采用硅基的无机或有机的介电材料；所述第一刻蚀阻挡层所用材料依据所述第一牺牲材料所用材料选取。 
上述的带有空气间隙的大马士革制造工艺，其中，在执行S2步骤时，采用单大马士革刻蚀工艺在所述第一牺牲材料和第一刻蚀阻挡层中形成第一金属沟槽。 
上述的带有空气间隙的大马士革制造工艺，其中，在执行S3步骤时，所述金属阻挡层采用物理气相沉积或化学气相沉积或原子层沉积淀积的一层或多层的金属阻挡层；所述籽晶层采用物理气相沉积淀积铜或铜合金。 
上述的带有空气间隙的大马士革制造工艺，其中，在执行S3步骤时，利用电镀方法在所述第一金属沟槽内填充所述金属铜，并采用化学机械研磨工艺去除所述第一牺牲材料上多余的所述金属铜，形成所述第一金属互连线。 
上述的带有空气间隙的大马士革制造工艺，其中，在执行S4步骤时，在所述第一金属互连线上采用化学机械研磨工艺或在化学机械研磨平坦化后采用反向电镀铜法或湿法工艺形成所述铜凹槽。 
上述的带有空气间隙的大马士革制造工艺，其中，在执行S5步骤时，所述第一金属保护层采用物理气相沉积或化学气相沉积或原子层沉积淀积单层或多层金属保护层。 
上述的带有空气间隙的大马士革制造工艺，其中，在执行S6步骤时，采用化学机械研磨工艺去除所述第一牺牲材料上的所述第一金属保护层。 
上述的带有空气间隙的大马士革制造工艺，其中，在执行S6步骤时，采用自对准工艺在所述第一金属互连线上形成第一金属保护层。 
上述的带有空气间隙的大马士革制造工艺，其中，在执行S7步骤时，采用干法等离子体刻蚀或湿法刻蚀工艺去除所述第一金属互连线间的第一牺牲材料。 
上述的带有空气间隙的大马士革制造工艺，其中，在执行S8步骤时，所述第一介电层使用非保型化学气相淀积工艺淀积的低介电常数材料。 
上述的带有空气间隙的大马士革制造工艺，其中，在执行S9步骤时，采用化学机械研磨工艺使所述第一介电层表面平坦，且要求剩余的第一介电层顶部到所述第一金属互连线顶部的距离等于所述第一通孔的高度。  
本发明的有益效果是通过自对准工艺在金属互连线上形成金属保护层，并在金属互连线密集区域的金属互连线之间形成空气间隙，同时使用非保型工艺淀积的低介电常数材料制作介电层，以此降低金属互连线间的寄生电容，改善RC延迟问题，提高金属互连线电子迁移和应力迁移的可靠性，降低生产成本，提高使用效率。
附图说明
图1a-1m是本发明的一种带有空气间隙的大马士革制造工艺的结构流程示意图。 
具体实施方式
下面结合原理图和具体操作实施例对本发明作进一步说明。 
结合图1a-1m中所示，一种带有空气间隙的大马士革制造工艺，其中，包括以下步骤： 
如图1a所示，步骤S1：在一半导体基体3上依次淀积第一刻蚀阻挡层2和第一牺牲材料1；
在本发明的一个实施例中，第一牺牲材料1可采用硅基的无机或有机的介电材料，比如常见的TEOS、USG、FSG、SOG、SiOCH、SiLK等介电材料；第一刻蚀阻挡层2所用材料依据第一牺牲材料1所用材料选取，比如SiN、SiC、SiCN、SiO2、SiCO等介电材料，也可选择不使用第一刻蚀阻挡层2。 
如图1b所示，S2：刻蚀第一牺牲材料1和第一刻蚀阻挡层2至半导体基体3表面，形成第一金属沟槽4； 
在此步骤中，可采用单大马士革刻蚀工艺在第一牺牲材料1和第一刻蚀阻挡层2中形成第一金属沟槽4。
如图1c所示，S3：在第一金属沟槽4的侧壁及其底部依次淀积金属阻挡层5和籽晶层（图中未示出）后，在第一金属沟槽4内填充金属铜，形成第一金属互连线6； 
在本发明的一个实施例中，金属阻挡层5可采用物理气相沉积或化学气相沉积或原子层沉积淀积的一层或多层的金属阻挡层，如TaN、Ta、TiN、Ti、WN、W等；籽晶层可使用物理气相沉积淀积铜或铜合金。 
进一步的，利用电镀方法在第一金属沟槽4内填充金属铜，并采用化学机械研磨工艺去除第一牺牲材料1上多余的金属铜，形成第一金属互连线6。 
如图1d所示，S4：去除第一金属互连线6顶部的部分金属铜以形成铜凹槽7； 
在此步骤中，采用化学机械研磨工艺或在化学机械研磨平坦化后采用反向电镀铜法或湿法工艺去除第一金属互连线6顶部的部分金属铜，形成铜凹槽7。
如图1e所示，S5：在剩余的第一牺牲材料11的上表面和铜凹槽7的侧壁及其底部上淀积第一金属保护层8； 
在本发明的一个实施例中，第一金属保护层8可采用物理气相沉积或化学气相沉积或原子层沉积淀积单层或多层金属保护层，如TiN、Ti、TaN、Ta、WN、W等。 
如图1f所示，S6：可采用化学机械研磨工艺去除剩余的第一牺牲材料1上的第一金属保护层8。 
进一步的，采用自对准工艺在第一金属互连线6上形成第一金属保护层8。 
如图1g所示，S7：可采用干法等离子体刻蚀或湿法刻蚀工艺去除剩余的第一牺牲材料11。 
如图1h所示，S8：在第一刻蚀阻挡层2上淀积第一介电层9并覆盖第一金属互连线6和位于其上的第一金属保护层8，且第一金属互连线6密集区域的互连线间形成第一空气间隙10，产生第一金属层12； 
进一步的，第一介电层9使用非保型化学气相淀积工艺淀积的低介电常数材料，如PECVD淀积SiOCH。
在实际生产例中，前述非保型化学气相淀积工艺淀积要求在金属互连线间的高宽比大于2:1 的金属互连线间形成空气间隙，且空气间隙的形成与金属互连线间的尺寸和形状相关。 
如图1i所示，S9：在实际生产例中，采用化学机械研磨工艺对第一介电层9表面进行平坦化处理； 
进一步的，要求剩余的第一介电层91顶部到第一金属互连线6顶部的距离等于第一通孔15的高度。
如图1j所示，S10：在剩余的第一介电层91的上表面淀积第二刻蚀阻挡层13和第二牺牲材料14，且采用双大马士革工艺在所述剩余的第一介电层91上形成第一通孔15，第一通孔15与第一金属互连线6相连，在第二刻蚀阻挡层13和第二牺牲材料14中形成第二金属沟槽16。 
在实际生产例中，要淀积适当厚度的第一介电层9以利于控制第一通孔15高度。 
进一步的，S11：重复上述S3-S9的步骤，如图1k所示，重复前述S3的步骤，在第一通孔15和第二金属沟槽16的侧壁及其底部依次淀积金属阻挡层17和籽晶层（图中未示出），在第一通孔15和第二金属沟槽16内填充金属铜，形成第一互连通孔22和第二金属互连线18。 
进一步的，如图1l所示，按照前述S4-S7的步骤，形成第二金属保护层19，去除剩余第二牺牲材料14。 
进一步的，如图1m所示，按照前述S8的步骤，形成第二空气间隙20，产生第二金属层21。 
本领域技术人员理解，在实施例中，重复前述第二金属层工艺步骤可堆叠形成第三金属层，甚至更多层金属层。 
以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。 

Claims (10)

1.一种带有空气间隙的大马士革制造工艺，其特征在于，包括以下步骤：
S1：在一半导体基体上依次淀积第一刻蚀阻挡层和第一牺牲材料；
S2：刻蚀所述第一牺牲材料和所述第一刻蚀阻挡层至所述半导体基体表面，形成第一金属沟槽；
S3：在所述第一金属沟槽的侧壁及其底部依次淀积金属阻挡层和籽晶层后，在所述第一金属沟槽内填充金属铜，形成第一金属互连线；
S4：去除所述第一金属互连线顶部的部分金属铜以形成铜凹槽；
S5：在剩余的第一牺牲材料的上表面和所述铜凹槽的侧壁及其底部上淀积第一金属保护层；
S6：去除所述剩余的第一牺牲材料上的所述第一金属保护层；
S7：继续去除所述剩余的第一牺牲材料；
S8：在剩余的第一刻蚀阻挡层上淀积第一介电层，所述第一介电层覆盖所述第一金属互连线和位于其上的所述第一金属保护层，所述第一金属互连线密集区域的互连线间形成第一空气间隙，产生第一金属层；
S9：对所述第一介电层进行平坦化处理；
S10：在剩余的第一介电层的上表面淀积第二刻蚀阻挡层和第二牺牲材料，采用双大马士革工艺在所述剩余的第一介电层上形成第一通孔，所述第一通孔与所述第一金属互连线相连，在所述第二刻蚀阻挡层和所述第二牺牲材料中形成第二金属沟槽；
S11：重复上述S3-S9的步骤，形成第一互连通孔、第二金属互连线、第二空气间隙，产生第二金属层，
其中，在执行S9步骤时，采用化学机械研磨工艺使所述第一介电层表面平坦，且要求剩余的第一介电层顶部到所述第一金属互连线顶部的距离等于所述第一通孔的高度；在执行S8步骤时，所述第一介电层使用非保型化学气相淀积工艺淀积的低介电常数材料，所述非保型化学气相淀积工艺淀积要求在金属互连线间的高宽比大于2:1。
2.根据权利要求1所述的带有空气间隙的大马士革制造工艺，其特征在于，在执行S1步骤时，所述第一牺牲材料采用硅基的无机或有机的介电材料；所述第一刻蚀阻挡层所用材料依据所述第一牺牲材料所用材料选取。
3.根据权利要求1所述的带有空气间隙的大马士革制造工艺，其特征在于，在执行S2步骤时，采用单大马士革刻蚀工艺在所述第一牺牲材料和第一刻蚀阻挡层中形成第一金属沟槽。
4.根据权利要求1所述的带有空气间隙的大马士革制造工艺，其特征在于，在执行S3步骤时，所述金属阻挡层采用物理气相沉积或化学气相沉积或原子层沉积淀积的一层或多层的金属阻挡层；所述籽晶层采用物理气相沉积淀积铜或铜合金。
5.根据权利要求1所述的带有空气间隙的大马士革制造工艺，其特征在于，在执行S3步骤时，利用电镀方法在所述第一金属沟槽内填充所述金属铜，并采用化学机械研磨工艺去除所述第一牺牲材料上多余的所述金属铜，形成所述第一金属互连线。
6.根据权利要求1所述的带有空气间隙的大马士革制造工艺，其特征在于，在执行S4步骤时，在所述第一金属互连线上采用化学机械研磨工艺或在化学机械研磨平坦化后采用反向电镀铜法或湿法工艺形成所述铜凹槽。
7.根据权利要求1所述的带有空气间隙的大马士革制造工艺，其特征在于，在执行S5步骤时，所述第一金属保护层采用物理气相沉积或化学气相沉积或原子层沉积淀积单层或多层金属保护层。
8.根据权利要求1所述的带有空气间隙的大马士革制造工艺，其特征在于，在执行S6步骤时，采用化学机械研磨工艺去除所述第一牺牲材料上的所述第一金属保护层。
9.根据权利要求8所述的带有空气间隙的大马士革制造工艺，其特征在于，在执行S6步骤时，采用自对准工艺在所述第一金属互连线上形成第一金属保护层。
10.根据权利要求1所述的带有空气间隙的大马士革制造工艺，其特征在于，在执行S7步骤时，采用干法等离子体刻蚀或湿法刻蚀工艺去除所述第一金属互连线间的第一牺牲材料。
CN201210341832.0A 2012-09-17 2012-09-17 一种带有空气间隙的大马士革工艺 Active CN102881638B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210341832.0A CN102881638B (zh) 2012-09-17 2012-09-17 一种带有空气间隙的大马士革工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210341832.0A CN102881638B (zh) 2012-09-17 2012-09-17 一种带有空气间隙的大马士革工艺

Publications (2)

Publication Number Publication Date
CN102881638A CN102881638A (zh) 2013-01-16
CN102881638B true CN102881638B (zh) 2015-04-08

Family

ID=47482916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210341832.0A Active CN102881638B (zh) 2012-09-17 2012-09-17 一种带有空气间隙的大马士革工艺

Country Status (1)

Country Link
CN (1) CN102881638B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037118B (zh) * 2013-03-04 2017-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
US8900989B2 (en) * 2013-03-06 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an air gap using a damascene process and structure of same
CN103832967B (zh) * 2014-03-10 2016-03-16 上海先进半导体制造股份有限公司 Mems传感器的加工方法
KR102473660B1 (ko) 2016-02-22 2022-12-02 삼성전자주식회사 메모리 소자 및 그 제조 방법
CN107104120B (zh) * 2017-05-24 2019-03-15 成都线易科技有限责任公司 磁感应器件及制造方法
CN110858562B (zh) * 2018-08-23 2023-07-11 联华电子股份有限公司 半导体元件制造方法及其制得的半导体元件
US10903110B2 (en) * 2018-12-06 2021-01-26 Nanya Technology Corporation Method of forming fine interconnection for a semiconductor device
CN110993583A (zh) * 2019-12-06 2020-04-10 中国科学院微电子研究所 金属化叠层及其制造方法及包括金属化叠层的电子设备
CN117524980B (zh) * 2024-01-04 2024-04-30 合肥晶合集成电路股份有限公司 顶层金属的制备方法及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191029B1 (en) * 1999-09-09 2001-02-20 United Silicon Incorporated Damascene process
CN1734742A (zh) * 2004-08-02 2006-02-15 因芬尼昂技术股份公司 层排列形成方法及层排列
CN101924094A (zh) * 2009-04-24 2010-12-22 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102364670A (zh) * 2011-09-15 2012-02-29 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法
CN102446823A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种大马士革制造工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191029B1 (en) * 1999-09-09 2001-02-20 United Silicon Incorporated Damascene process
CN1734742A (zh) * 2004-08-02 2006-02-15 因芬尼昂技术股份公司 层排列形成方法及层排列
CN101924094A (zh) * 2009-04-24 2010-12-22 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102446823A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种大马士革制造工艺
CN102364670A (zh) * 2011-09-15 2012-02-29 上海华力微电子有限公司 金属铜大马士革互联结构的制造方法

Also Published As

Publication number Publication date
CN102881638A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102881638B (zh) 一种带有空气间隙的大马士革工艺
TWI579998B (zh) 半導體裝置與其形成方法
CN103579181B (zh) 混合互连设计及其形成方法
US9449811B2 (en) Air-gap scheme for BEOL process
US20080157380A1 (en) Method for forming metal interconnection of semiconductor device
US10290576B2 (en) Stress reduction apparatus with an inverted cup-shaped layer
CN102364673A (zh) 一种铜互连的形成方法
CN104576764A (zh) 一种集成无源器件及其制造方法
CN101295633A (zh) 金属-绝缘体-金属电容器及其制造方法
CN102446823A (zh) 一种大马士革制造工艺
CN102420107B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102437104A (zh) 具有部分冗余通孔的集成电路制作方法及集成电路
CN103972156A (zh) 半导体互连结构及其制作方法
CN103904025A (zh) 提高金属连线电迁移可靠性的方法
CN102024747A (zh) 功率器件的铝插塞制作方法
CN102779782A (zh) 双大马士革浅冗余金属制备工艺
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
CN104037118B (zh) 一种半导体器件的制备方法
CN102420108B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102768985A (zh) 一种带有空气间隙的大马士革制造方法
CN104051617A (zh) 阻变式存储结构及其形成方法
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN102437100A (zh) 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法
CN102437105B (zh) 具有部分冗余通孔的集成电路制作方法及集成电路
CN102420103B (zh) 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant