CN107104120B - 磁感应器件及制造方法 - Google Patents
磁感应器件及制造方法 Download PDFInfo
- Publication number
- CN107104120B CN107104120B CN201710374569.8A CN201710374569A CN107104120B CN 107104120 B CN107104120 B CN 107104120B CN 201710374569 A CN201710374569 A CN 201710374569A CN 107104120 B CN107104120 B CN 107104120B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- magnetic induction
- induction device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006698 induction Effects 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 129
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000004020 conductor Substances 0.000 claims description 33
- 239000007769 metal material Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 150000002739 metals Chemical class 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 16
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 210000003168 insulating cell Anatomy 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 241000287828 Gallus gallus Species 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000035618 desquamation Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明提供的磁感应器件包括：衬底、第一金属层以及第一介质层，所述衬底的第一表面开设有凹槽，所述第一金属层设置于所述凹槽内，所述第一金属层的表面低于所述第一表面，所述第一金属层的表面与所述第一表面构成第一凹陷部，所述第一介质层设置于所述衬底的第一表面且所述第一介质层填充所述第一凹陷部。本发明实施例提供的磁感应器件以及制造方法通过第一金属层的表面低于衬底表面形成第一凹陷部，且第一介质层设置于衬底表面并填充第一凹陷部，使得第一金属层与表面金属层之间的介质厚度增加而其他区域的介质厚度不变，既能减小寄生电容和提高击穿电压，又能降低衬底翘曲以及介质层剥离的风险。
Description
技术领域
本发明涉及电气元件领域，具体而言，涉及一种磁感应器件及制造方法。
背景技术
随着刻蚀、电镀、表面平坦化技术的发展，嵌入式金属线技术由于具有厚度大、电阻小的技术优势，得到了较好的应用。嵌入式金属线技术指的是在衬底的表面开设凹槽，将金属材料填充至凹槽，而非将金属材料设置于衬底的表面的技术。
在现有技术中，形成嵌入式金属线后，衬底需要进行平坦化，从而在平坦化处理后的衬底表面继续形成表面的介质层以及金属层。
为了减小嵌入式金属线与表面的金属层之间的寄生电容，通常使用低介电常数材料，将介质层的相对介电常数降低。但是，低介电常数材料一般是疏松的多孔结构，击穿场强较低，因此会降低金属层之间的击穿电压。沉积更厚的介质层可以同时减小电容和提高击穿电压，但是在衬底表面大面积地沉积厚介质层的工艺难度大，厚介质层会在衬底形成较大的应力，导致衬底的翘曲甚至断裂；介质层本身也容易在应力的作用下从衬底剥离。因此，使用现有技术中的嵌入式金属线以及用该嵌入式金属线形成的磁感应器件，性能易受到寄生电容和击穿电压的限制。
发明内容
有鉴于此，本发明提供了一种磁感应器件，以改善现有的嵌入式金属线形成的磁感应器件的性能受到寄生电容以及击穿电压的限制的不足。
为实现上述目的，本发明提供如下技术方案：
一种磁感应器件，包括：衬底、第一金属层以及第一介质层。所述衬底的第一表面开设有凹槽，所述第一金属层设置于所述凹槽内，所述第一金属层的表面低于所述第一表面，所述第一金属层的表面与所述第一表面构成第一凹陷部，所述第一介质层设置于所述衬底的第一表面且所述第一介质层填充所述第一凹陷部。
一种磁感应器件制造方法，用于制造上述的磁感应器件，所述方法包括：在衬底形成从所述衬底的表面延伸至所述衬底的内部的凹槽；在所述衬底的表面以及所述凹槽内溅射形成种子层，在所述种子层使用金属材料进行电镀；通过刻蚀去除所述衬底表面的金属材料；对所述凹槽内的金属材料进行预定时间的过刻蚀，以使所述金属材料的表面低于所述衬底的表面；在所述金属材料的表面以及衬底的表面旋涂电介质层，并对所述电介质层进行平坦化处理。
本发明实施例提供的磁感应器件及制造方法的有益效果为：
本发明实施例提供的磁感应器件及制造方法在衬底的表面开设凹槽，并将金属材料填充至凹槽内以形成第一金属层。通过过刻蚀的方式使得第一金属层的表面低于所述衬底的表面，即第一金属层的表面与衬底的表面构成第一凹陷部。再令第一介质层设置于衬底的表面，且第一介质层填充第一凹陷部。第一介质层的表面可以设置表面金属层。由于第一介质层填充第一凹陷部，故相当于第一金属层与表面金属层之间的介质层厚度增加，而其他区域的介质层厚度不变，第一金属层与表面金属层之间的介质层厚度增加，可以同时减小寄生电容和提高击穿电压，由于只是第一介质层的部分厚度增加，其他部分的厚度不变，故该结构有着较小的介质层应力以及更低的介质层剥落风险。本发明实施例提供的磁感应器件以及制造方法通过第一金属层的表面低于衬底表面形成第一凹陷部，且第一介质层设置于衬底表面并填充第一凹陷部，使得第一金属层与表面金属层之间的介质厚度增加而其他区域的介质厚度不变，既能减小寄生电容和提高击穿电压，又能降低衬底翘曲以及介质层剥离的风险。
附图说明
为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的磁感应器件的部分结构示意图；
图2a是本发明第二实施例提供的磁感应器件的部分结构示意图；
图2b是图2a中的第一螺旋形线圈以及第一上跨通路的结构示意图；
图3a是本发明第三实施例提供的磁感应器件的部分结构示意图；
图3b是图3a中的第一螺旋形线圈、第一上跨通路以及第二螺旋形线圈的结构示意图；
图4a是本发明第四实施例提供的磁感应器件的部分结构示意图；
图4b是图4a中的第一蛇形线圈以及第二蛇形线圈的机构示意图；
图5a是本发明第五实施例提供的磁感应器件的部分结构示意图；
图5b是图5a中的长条形外导体、长条形金属以及磁性薄膜的结构示意图；
图6是本发明实施例示出的实际制造过程中出现的磁感应器件；
图7是本发明另一实施例提供的磁感应器件的结构示意图；
图8是本发明实施例提供的磁感应器件制造方法的流程示意图；
图9是本发明实施例提供的磁感应器件制造方法各工艺流程步骤中分别制造磁感应器件各组成部分的结构示意图。
图标：10-磁感应器件；20-磁感应器件；30-磁感应器件；40-磁感应器件；50-磁感应器件；110-衬底；111-第一表面；112-第一凹陷部；113-绝缘衬垫；120-第一金属层；121-第一螺旋形线圈；122-第一蛇形线圈；123-长条形金属；1231-第一长条形金属；1232-第二长条形金属；1233-第三长条形金属；1234-第四长条形金属；130-第一介质层；131-第二凹陷部；132-寄生电容器；140-凹槽；141-螺旋形凹槽；142-蛇形凹槽；143-长条形凹槽；150-第二金属层；160-第二介质层；170-第一上跨通路；180-第三介质层；190-第二螺旋形线圈；191-第二蛇形线圈；200-通孔；210-磁性薄膜；220-第四介质层；230-长条形外导体；231-第一长条形外导体；232-第二长条形外导体；233-第三长条形外导体。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
详情请参见图1，图1示出了本发明第一实施例提供的磁感应器件10，该磁感应器件10包括衬底110、第一金属层120、第一介质层130、第二金属层150以及第二介质层160。
衬底110具体可以为硅板、玻璃板、化合物半导体或封装基板。优选地，衬底110的材料可以为硅或玻璃。
衬底110的第一表面111开设有凹槽140，第一金属层120设置于位于衬底110的第一表面111的凹槽140内，且第一金属层120的表面低于第一表面111。具体地，第一金属层120的表面与第一表面111可以构成第一凹陷部112，详情请参见图1。第一介质层130可以设置于衬底110的第一表面111，且第一介质层130能够填充第一凹陷部112。
第一介质层130具体可以通过旋涂或沉积的方式形成，在形成过程中，可以在第一介质层130的表面进行平坦化处理。由于第一介质层130填充第一凹陷部112，虽然会对第一介质层130的表面进行平坦化处理，但第一介质层130的与第一凹陷部112相对应的位置依然可能有一定程度的凹陷，即如图1所示的第二凹陷部131。第二凹陷部131的深度小于第一凹陷部112的深度，若第一介质层130有着较好的平坦化效果，第二凹陷部131的深度会接近零。
第二金属层150设置于第一介质层130的远离第一表面111的一面，第二介质层160覆盖第二金属层150，详情请参见图1。
本发明实施例提供的磁感应器件10还可以包括绝缘衬垫113，绝缘衬垫113设置于衬底110的第一表面111以及凹槽140的表面，即在衬底110与第一金属层120以及第一介质层130之间。若衬底110为高阻硅或高阻化合物半导体，绝缘衬垫113也可以省去。
本发明第一实施例的工作原理为：详情请参见图1，凹槽140的深度为d，绝缘衬垫113在第一表面111的厚度为ts，在凹槽140内侧的厚度为tw。若设置有绝缘衬垫113，则第一凹陷部112的深度为tr，若未设置绝缘衬垫113，则第一凹陷部112的深度为(tr-ts)。为方便描述，下面以设置有绝缘衬垫113为例进行分析。
第二凹陷部131的深度为ta，第二凹陷部131的底端距绝缘衬垫113表面的距离为tb，第一介质层130的厚度为ti。参见图1，明显地，ti＝ta+tb。
第一凹陷部112的深度tr大于第二凹陷部131的深度ta，即tr>ta，故在本实施例中，第一金属层120与第二金属层150之间的距离为tb+tr＝(ti-ta)+tr＝ti+(tr-ta)>ti。也就是说，第一金属层120与第二金属层150之间的介质层厚度大于第一介质层130的厚度。
由于第一金属层120与第二金属层150之间的介质层的厚度增加，故第一金属层120与第二金属层150的寄生电容的电容值减小，图1示出的寄生电容器132是为了示意性地表示寄生电容产生的位置，不应当理解为第一金属层120与第二金属层150之间设置有寄生电容器132。
在本实施例中，第一金属层120与第二金属层150之间可能的击穿路径包括两种：第一种是通过第一金属层120与第二金属层150之间的介质层直接击穿，第二种是经过第一介质层130、位于第一表面111的绝缘衬垫113、衬底110、位于凹槽140的绝缘衬垫113击穿。
在第一种路径中，已经说明第一金属层120与第二金属层150的介质层有效厚度为tb+tr，大于第一介质层130的厚度ti；在第二种路径中，第一金属层120与第二金属层150的有效厚度为ti+ts+tw，同样大于第一介质层130的厚度ti。因此，本实施例提供的磁感应器件10通过使第一金属层120的表面低于第一表面111形成第一凹陷部112，增加了第一金属层120与第二金属层150之间的介质层的厚度，而其他区域的介质层厚度为第一介质层130的厚度，保持不变，既减小了寄生电容值，又增大了击穿电压；并且介质层厚度只是在第一金属层120与第二金属层150之间进行了增加，故与现有的整体加大介质层厚度的磁感应器件相比，本实施例示出的结构具有更小的介质层应力和更低的介质层剥落的风险。
凹槽140的深度d通常在15微米至1000微米之间，优选地，凹槽140的深度在20微米至300微米之间。第一凹陷部112的深度tr不应该超过凹槽140深度的十分之一至五分之一。本实施例中，第一凹陷部112的深度大于1微米，优选地，在1微米至10微米之间。第二凹陷部131的深度小于第一凹陷部112的深度，第二凹陷部131的深度最小可以为0。
详情请参见图2a，图2a示出了本发明第二实施例提供的磁感应器件20，该磁感应器件20与第一实施例提供的磁感应器件10相比，区别在于：第二实施例提供的磁感应器件20未设置第二金属层150以及第二介质层160，且包括第一上跨通路170，凹槽140为螺旋形凹槽141，第一金属层120为与螺旋形凹槽141匹配的第一螺旋形线圈121，详情请参见图2b。
第一介质层130的与第一螺旋形线圈121的内侧端对应的位置可以开设有通孔200，第一上跨通路170的一端填充通孔200，且与第一螺旋形线圈121的内侧端相连接，第一上跨通路170的另一端与外部电路(图未示)连接。
由于第一上跨通路170需要从第一螺旋形线圈121的内径处连接至第一螺旋形线圈121的外径处，故第一上跨通路170与第一螺旋形线圈121的每一圈均有重叠的区域，示意图请参见图2b。重叠的区域的寄生电容会影响电感的高频性能和共振频率。因此，第一螺旋形线圈121与第一上跨通路170之间具有厚度更厚的介质层，使得本发明第二实施例提供的磁感应器件20具有寄生电容小、高频性能好的优点。
在本实施例中，第一螺旋形线圈121的数量可以为单个，也可以为多个，第一螺旋形线圈121的数量不应理解为是对本发明的限制。
详情请参见图3a，图3a示出了本发明第三实施例提供的磁感应器件30。第三实施例提供的磁感应器件30与第二实施例提供的磁感应器件20相比，区别在于：还包括第三介质层180以及第二螺旋形线圈190。第三介质层180设置于第一介质层130的远离第一表面111的一面，且第三介质层180覆盖第一上跨通路170。第二螺旋形线圈190设置于第三介质层180的远离第一上跨通路170的一面，第二螺旋形线圈190的位置与第一螺旋形线圈121的位置相对应，详情请参见图3b。第一螺旋形线圈121与第二螺旋形线圈190可以构成变压器。
第一螺旋形线圈121与第二螺旋形线圈190之间具有厚度更厚的介质层，使得本发明第三实施例提供的磁感应器件30具有寄生电容小、高频性能好的优点。
详情请参见图4a，图4a示出了本发明第四实施例提供的磁感应器件40，第四实施例提供的磁感应器件40与第一实施例提供的磁感应器件10相比，区别在于：
第四实施例未设置有第二介质层160，且凹槽为蛇形凹槽142，第一金属层120为与蛇形凹槽142匹配的第一蛇形线圈122，还包括第二蛇形线圈191，第二蛇形线圈191设置于第一介质层130的远离第一表面111的一面，且第二蛇形线圈191的位置与第一蛇形线圈122的位置相对应，详情请参见图4b。
第四实施例提供的磁感应器件40的工作原理与第一实施例提供的磁感应器件10的工作原理相同，在此便不做赘述。
详情请参见图5a，图5a示出了本发明第五实施例提供的磁感应器件50，第五实施例提供的磁感应器件50与第一实施例提供的磁感应器件10的区别在于：
第五实施例提供的磁感应器件50未设置有第二金属层150以及第二介质层160，且凹槽140为多个长条形凹槽143，且多个长条形凹槽143的两两之间互不连通。第一金属层120则包括多个长条形金属123，长条形金属123的数量与长条形凹槽143的数量相同，且多个长条形金属123中的每个对应设置于多个长条形凹槽143中。
第五实施例提供的磁感应器件50还包括磁性薄膜210、第四介质层220以及多个长条形外导体230。磁性薄膜210沉积于第一介质层130的远离第一表面111的一面，第四介质层220覆盖磁性薄膜210，多个长条形外导体230均设置于第四介质层220的表面。
第一介质层130以及第四介质层220与多个长条形金属123中的每个的两端对应的位置均开设有通孔200，即通孔200贯穿第四介质层220以及第一介质层130直到长条形金属123的两端的端部。
多个长条形外导体230的每个均可以通过通孔200与多个长条形金属123中相邻的两个连接，即多个长条形外导体230中的一个的一端可以穿过通孔200与长条形金属123中的一个的一端连接，另一端可以穿过另一个通孔200与长条形金属123中的另一个长条形金属123的一端连接。
具体地，请参见图5b，长条形金属123可以包括第一长条形金属1231、第二长条形金属1232、第三长条形金属1233以及第四长条形金属1234；长条形外导体230包括第一长条形外导体231、第二长条形外导体232以及第三长条形外导体233。
第一长条形外导体231的第一端通过通孔200与第一长条形金属1231的第一端连接，第一长条形外导体231的第二端通过另一个通孔200与第二长条形金属1232的第二端连接。第二长条形外导体232的第一端通过通孔200与第二长条形金属1232的第一端连接，第二长条形外导体232的第二端通过通孔200与第三长条形金属1233的第二端连接。第三长条形外导体233的第一端通过通孔200与第三长条形金属1233的第一端连接，第三长条形外导体233的第二端通过通孔200与第四长条形金属1234的第二端连接。多个长条形外导体230、多个长条形金属123以及磁性薄膜210共同构成了螺线形线圈结构。该螺线形线圈结构可以用于电感器、耦合电感器以及变压器的制造。
本实施例提供的磁感应器件50与第一实施例提供的磁感应器件10的工作原理相同，均通过多个长条形外导体230与多个长条形金属123之间的介质层厚度的增加，减小了寄生电容。
在实际制造该磁感应器件的过程中，第一金属层120的表面不一定是平坦的，有可能是下凹的，也有可能是上凸的，也有可能是其他更复杂的表面形貌，第一凹陷部112的深度可以从第一金属层120的表面的最高点开始计算，详情参见图6。具体的表面形貌由电镀形成第一金属层120时的电镀条件决定，例如电镀液中平坦剂浓度和电镀时间等因素。
第二凹陷部131的底部可以位于第一表面111以上，也可以低于第一表面111，详情参见图7。也就是说，第一介质层130不是必须将第一凹陷部112完全填充，也可以有部分深度未被第一介质层130填充。在本发明提供的磁感应器件中，保证第二凹陷部131的深度ta小于第一凹陷部112的深度tr即可。
请参见图8，本发明实施例还提供了一种磁感应器件制造方法，用于制造上述的磁感应器件，包括如下步骤：
步骤S110，在衬底110形成从所述衬底110的表面延伸至所述衬底110的内部的凹槽140。
如果衬底110的材料为硅，可以使用深反应离子刻蚀(Deep Reactive Ion Etch)形成凹槽140；如果衬底110的材料为玻璃，可以使用激光形成凹槽140，形成凹槽140后请参见图9(a)。
在形成凹槽140后，还可以在凹槽140表面以及衬底110的表面形成绝缘衬垫113，可以通过沉积的方式进行，沉积方法包括热氧化、化学气相沉积或者物理沉积。绝缘衬垫113具体可以为二氧化硅、氮化硅、氧化硅等材料。沉积绝缘衬垫113后的磁感应器件10如图9(b)所示。
步骤S120，在所述衬底110的表面以及所述凹槽140内溅射形成种子层，在所述种子层使用金属材料进行电镀。
此时电镀的金属材料不但会填充凹槽140，也会在衬底110的表面生长，详情请参见图9(c)。其中，金属材料具体可以为铜。
步骤S130，通过刻蚀去除所述衬底110表面的金属材料。
具体可以通过湿法刻蚀去除衬底110表面的大面积金属材料，经湿法刻蚀后，金属材料的表面与凹槽140开口的平面接近，请参见图9(d)。
步骤S140，对所述凹槽140内的金属材料进行预定时间的过刻蚀，以使所述金属材料的表面低于所述衬底110的表面。
在衬底110表面的金属材料被刻蚀之后，增加一段过刻蚀(Over-etch)的时间，将凹槽140内的第一金属层120刻蚀到预定的深度，以形成第一凹陷部112。
步骤S130与步骤S140可以使用同一溶液刻蚀，也可以使用不同的溶液刻蚀。例如，可以使用刻蚀速度快的溶液完成衬底110表面的大面积金属材料的刻蚀，再使用刻蚀速度慢的溶液进行过刻蚀。还可以对凹槽140内的金属材料进行煺火(anneal)，改善电镀铜的品质。由于此时衬底110的第一表面111的大面积的金属材料已经被刻蚀掉，所以金属材料在高温下煺火，对衬底110形成的应力将会显著减小。经过过刻蚀处理后的磁感应器件10如图9(e)所示。
步骤S150，在所述金属材料的表面以及衬底110的表面旋涂电介质层，并对所述电介质层进行平坦化处理。
在衬底110的表面旋涂一层电介质层，即第一介质层130，使得第一介质层130覆盖第一金属层120。第一介质层130可以为聚酰亞胺(polyimide)、或苯并环丁烯(BCB)等液态材料，也可以是层压(laminate)的干膜(dry film)。由于第一凹陷部112的存在，所以此时第一介质层130的表面并不平坦，在与第一金属层120对应的位置会有较明显的起伏，如图9(f)所示。
通过高温回流使得第一介质层130的上表面变得平坦，如图9(g)所示。此时，第一介质层130的机械强度和耐压能力也是得到提升。经过高温回流、固化之后，第一介质层130表面的第二凹陷部131的深度将小于第一凹陷部112的深度。
在较平坦的第一介质层130的表面，可以使用现有工艺形成第二金属层150，如图9(g)所示。
本发明实施例提供的磁感应器件制造方法能够获得上述的磁感应器件，应当理解，该方法为制造上述磁感应器件的一种可能的方法，上述的磁感应器件也可以由其他的方法制造。
上述的所有实施例中，由于不同实施例中的磁感应器件的结构不同，因此相应的附图标记也会对应变化。应当理解，附图标记发生变化的目的只是作为对实施例的区分，不应该理解为是对本发明的限制。
本发明实施例提供的磁感应器件以及制造方法通过第一金属层120的表面低于衬底110表面形成第一凹陷部112，且第一介质层130设置于衬底110表面并填充第一凹陷部112，使得第一金属层120与表面金属层之间的介质层厚度增加而其他区域的介质层厚度不变，既能减小寄生电容和提高击穿电压，又能降低衬底110翘曲以及介质层剥离的风险。
为使本发明实施例的目的、技术方案和优点更加清楚，上面结合本发明实施例中的附图，对本发明实施例中的技术方案进行了清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以上对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
Claims (10)
1.一种磁感应器件，其特征在于，所述磁感应器件包括：衬底、第一金属层以及第一介质层，
所述衬底的第一表面开设有凹槽，所述第一金属层设置于所述凹槽内，所述第一金属层的表面低于所述第一表面，所述第一金属层的表面与所述第一表面构成第一凹陷部，所述第一介质层设置于所述衬底的第一表面且所述第一介质层填充所述第一凹陷部，还包括第二金属层，所述第二金属层设置于所述第一介质层的远离所述第一表面的一面。
2.根据权利要求1所述的磁感应器件，其特征在于：还包括第二介质层，所述第二介质层覆盖所述第二金属层。
3.根据权利要求1所述的磁感应器件，其特征在于：还包括第一上跨通路，所述凹槽为螺旋形凹槽，所述第一金属层为与所述螺旋形凹槽匹配的第一螺旋形线圈，
所述第一介质层的与所述第一螺旋形线圈的内侧端对应的位置开设有通孔，所述第一上跨通路的一端填充所述通孔且与所述第一螺旋形线圈的内侧端相连接，所述第一上跨通路的另一端与外部电路相连接。
4.根据权利要求3所述的磁感应器件，其特征在于：还包括第三介质层以及第二螺旋形线圈，所述第三介质层设置于所述第一介质层的远离所述第一表面的一面且所述第三介质层覆盖所述第一上跨通路，所述第二螺旋形线圈设置于所述第三介质层的远离所述第一上跨通路的一面，且所述第二螺旋形线圈的位置与所述第一螺旋形线圈的位置相对应。
5.根据权利要求1所述的磁感应器件，其特征在于：所述凹槽为蛇形凹槽，所述第一金属层为与所述蛇形凹槽匹配的第一蛇形线圈，所述磁感应器件还包括第二蛇形线圈，所述第二蛇形线圈设置于所述第一介质层的远离所述第一表面的一面，且所述第二蛇形线圈的位置与所述第一蛇形线圈的位置相对应。
6.根据权利要求1所述的磁感应器件，其特征在于：所述凹槽为依次排列的多个长条形凹槽，所述多个长条形凹槽的两两之间互不连通，
所述第一金属层包括多个长条形金属，所述多个长条形金属的数量与所述多个长条形凹槽的数量相同，且所述多个长条形金属中的每个对应设置于所述多个长条形凹槽中。
7.根据权利要求6所述的磁感应器件，其特征在于：还包括磁性薄膜、第四介质层以及多个长条形外导体，所述磁性薄膜沉积于所述第一介质层的远离所述第一表面的一面，所述第四介质层覆盖所述磁性薄膜，所述多个长条形外导体均设置于所述第四介质层的表面，
所述第一介质层以及第四介质层与所述多个长条形金属中的每个的两端相对应的位置均开设有通孔，所述多个长条形外导体中的每个均通过通孔与所述多个长条形金属中相邻的两个对应连接。
8.根据权利要求7所述的磁感应器件，其特征在于：所述多个长条形金属包括第一长条形金属、第二长条形金属、第三长条形金属以及第四长条形金属，所述多个长条形外导体包括第一长条形外导体、第二长条形外导体以及第三长条形外导体，
所述第一长条形外导体的第一端通过通孔与所述第一长条形金属的第一端连接，所述第一长条形外导体的第二端通过通孔与所述第二长条形金属的第二端连接；
所述第二长条形外导体的第一端通过通孔与所述第二长条形金属的第一端连接，所述第二长条形外导体的第二端通过通孔与所述第三长条形金属的第二端连接；
所述第三长条形外导体的第一端通过通孔与所述第三长条形金属的第一端连接，所述第三长条形外导体的第二端通过通孔与所述第四长条形金属的第二端连接。
9.根据权利要求1所述的磁感应器件，其特征在于：所述第一凹陷部的深度为1-10微米。
10.一种磁感应器件制造方法，用于制造如权利要求1所述的磁感应器件，其特征在于：
在衬底形成从所述衬底的表面延伸至所述衬底的内部的凹槽；
在所述衬底的表面以及所述凹槽内溅射形成种子层，在所述种子层使用金属材料进行电镀；
通过刻蚀去除所述衬底表面的金属材料；
对所述凹槽内的金属材料进行预定时间的过刻蚀，以使所述金属材料的表面低于所述衬底的表面；
在所述金属材料的表面以及衬底的表面旋涂电介质层，并对所述电介质层进行平坦化处理；
在所述电介质层的表面形成金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710374569.8A CN107104120B (zh) | 2017-05-24 | 2017-05-24 | 磁感应器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710374569.8A CN107104120B (zh) | 2017-05-24 | 2017-05-24 | 磁感应器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107104120A CN107104120A (zh) | 2017-08-29 |
| CN107104120B true CN107104120B (zh) | 2019-03-15 |
Family
ID=59670505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710374569.8A Active CN107104120B (zh) | 2017-05-24 | 2017-05-24 | 磁感应器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107104120B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113506669A (zh) * | 2021-06-07 | 2021-10-15 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054775A (zh) * | 2009-11-04 | 2011-05-11 | 无锡华润上华半导体有限公司 | 半导体结构的制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214439A (ja) * | 2003-01-06 | 2004-07-29 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
| JP4832807B2 (ja) * | 2004-06-10 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN102376693B (zh) * | 2010-08-23 | 2016-05-11 | 香港科技大学 | 单片磁感应器件 |
| CN102881638B (zh) * | 2012-09-17 | 2015-04-08 | 上海华力微电子有限公司 | 一种带有空气间隙的大马士革工艺 |
| CN104217993A (zh) * | 2014-09-15 | 2014-12-17 | 上海华力微电子有限公司 | 铜互连工艺 |
| CN106128719B (zh) * | 2016-07-18 | 2018-03-02 | 成都线易科技有限责任公司 | 变压器及其制造方法 |
-
2017
- 2017-05-24 CN CN201710374569.8A patent/CN107104120B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054775A (zh) * | 2009-11-04 | 2011-05-11 | 无锡华润上华半导体有限公司 | 半导体结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107104120A (zh) | 2017-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7417525B2 (en) | High efficiency inductor, method for manufacturing the inductor, and packaging structure using the inductor | |
| US9478519B2 (en) | Package including a semiconductor die and a capacitive component | |
| US8826514B2 (en) | Microfabricated inductors with through-wafer vias | |
| US20100078760A1 (en) | Integrated circuit module with integrated passive device | |
| CN101946320A (zh) | 具有低成本衬底的集成无源装置和方法 | |
| CN102683318B (zh) | 硅电容器内部多层电极连接结构及连接方法 | |
| CN103377950B (zh) | 基底和用于制造至少一个功率半导体器件的基底的方法 | |
| CN102870175A (zh) | 硅基功率电感 | |
| CN102569250A (zh) | 高密度电容器及其电极引出方法 | |
| CN207938784U (zh) | Ti/Ni/Ag材料体系的基片集成波导结构 | |
| US9318351B2 (en) | Wiring substrate | |
| CN108448217A (zh) | Ti/Ni/Ag材料体系的射频微带结构 | |
| CN107104120B (zh) | 磁感应器件及制造方法 | |
| EP2100319A1 (en) | Formation of vertical devices by electroplating | |
| CN109215979A (zh) | 一种贴片式电感及其制作方法 | |
| CN107123505B (zh) | 磁感应器件及制造方法 | |
| TWI430301B (zh) | 薄膜元件之製造方法 | |
| CN101924101B (zh) | 半导体无源器件的结构的制作方法 | |
| CN208834878U (zh) | 一种贴片式电感 | |
| CN105226048B (zh) | 一种三维集成电感器及其制造方法 | |
| CN1285123C (zh) | 高品质因子的电感和制造方法 | |
| CN102437015B (zh) | 一种增加半导体器件中mim电容密度的方法及其结构 | |
| CN208078026U (zh) | 硅基射频电容 | |
| CN105869827B (zh) | 一种包含有金属、聚酰亚胺及阻挡层结构的器件单元体及制作方法 | |
| JP3954312B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240513 Address after: 610000 846, southern section of Tianfu Avenue, Huayang street, Tianfu New District, Chengdu, Sichuan Patentee after: CHENGDU XIANYI TECHNOLOGY CO.,LTD. Country or region after: China Address before: No. 846, south section of Tianfu Avenue, Tianfu New District, Chengdu, Sichuan 610213 Patentee before: CHENGDU XIANYI TECHNOLOGY CO.,LTD. Country or region before: China Patentee before: University of Electronic Science and Technology of China |