CN105226048B - 一种三维集成电感器及其制造方法 - Google Patents
一种三维集成电感器及其制造方法 Download PDFInfo
- Publication number
- CN105226048B CN105226048B CN201510657578.9A CN201510657578A CN105226048B CN 105226048 B CN105226048 B CN 105226048B CN 201510657578 A CN201510657578 A CN 201510657578A CN 105226048 B CN105226048 B CN 105226048B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- top layer
- metal
- semiconductor substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及了一种三维集成电感器及其制造方法，该三维集成电感器包括顶层介质、顶层层间介质、半导体衬底、底层介质，在半导体衬底上刻蚀呈螺旋状的硅通孔，在硅通孔的内表面设置有绝缘层，在绝缘层内部设置有金属，在半导体衬底的上表面设置有顶层层间介质，在顶层层间介质内刻蚀第一接触孔和第二接触孔，在接触孔中对应的填充第一互连金属塞与第二互连金属塞，在顶层层间介质上表面设置有顶层介质，在顶层介质内刻蚀第三接触孔和第四接触孔，在接触孔中对应的填充第一金属电极与第二金属电极，在半导体衬底的下表面设置有顶层介质。本发明大幅提高了集成电感器的电感值，可广泛用于集成电路，尤其是射频/微波/毫米波电路中。
Description
技术领域
本发明属于三维集成电感器领域，特别涉及一种采用硅通孔技术实现的三维集成电感器及其制造方法。
背景技术
电感器可应用于模拟集成电路、模/数混合集成电路和射频/微波/毫米波电路，是现代通信电路及系统的重要组成部分。电感器在电路中主要起到滤波、振荡、延迟、陷波等作用，还有筛选信号、过滤噪声、稳定电流及抑制电磁波干扰等作用。电感在电路最常见的作用就是与电容一起，组成LC滤波电路。目前存在的集成电感是用一种铺设螺旋轨迹的方法被蚀刻在PCB板上，或者以制造晶体管同样的工艺制造在集成电路中。但是，这些电感器的电感值非常小，限制了电感器在集成电路中的使用。人们对高性能的大值集成电感器的需求日益迫切。
硅通孔（TSV）是一种穿透硅衬底的三维结构，可以有效提高电路的集成度和电路系统的质量和性能，工艺技术也日渐成熟，为集成电感器的设计和制造提供了新的方法，以满足日益发展的现代通信系统对集成电感器的要求。
发明内容
为了解决现有存在的集成电感器电感值小的问题，本发明提供了一种采用硅通孔技术实现的三维集成电感器及其制造方法。
本发明的技术方案如下：本发明提供了一种采用硅通孔技术实现的三维集成电感器，包括顶层介质、顶层层间介质、半导体衬底、底层介质，在半导体衬底上刻蚀呈螺旋状的硅通孔，在硅通孔的内表面设置有绝缘层，在绝缘层内部设置有金属，在半导体衬底的上表面设置有顶层层间介质，在顶层层间介质内刻蚀第一接触孔和第二接触孔，第一接触孔和第二接触孔位于在金属上，在第一接触孔中填充第一互连金属塞，在第二接触孔中填充第二互连金属塞，在顶层层间介质上表面设置有顶层介质，在顶层介质内刻蚀第三接触孔和第四接触孔，第三接触孔和第四接触孔分别位于对应的第一互连金属塞与第二互连金属塞上，在第三接触孔中填充第一金属电极，在第四接触孔中填充第二金属电极，在半导体衬底的下表面设置有底层介质；
半导体衬底为硅衬底，半导体衬底将绝缘层完全包裹，绝缘层将金属完全包裹；
金属为铜或铝等导电金属中的一种，使用硅通孔工艺技术实现，是一种螺旋形状的硅通孔结构，是该三维集成电感器的主体部分；金属的中心通过第一互连金属塞与第一金属电极连接，金属外侧通过第二互连金属塞与第二金属电极连接；
优选地，顶层介质为二氧化硅层、氮化硅层、氮氧化硅层等绝缘介质层中的一种，用于实现第一金属电极和第二金属电极的电学隔离；
第一金属电极和第二金属电极为铜或铝等导电金属中的一种，作为该三维集成电感器的两个引出电极；
优选地，顶层层间介质为二氧化硅层、氮化硅层、氮氧化硅层等绝缘介质层中的一种，用于实现第一互连金属塞和第二互连金属塞之间的电学隔离；
第一互连金属塞、第二互连金属塞为层间互连金属，是铜或铝等导电金属中的一种，用于实现金属与金属电极之间的电学连接；
优选地，绝缘层二氧化硅层、氮化硅层、氮氧化硅层等绝缘介质层中的一种，用于实现金属和半导体衬底之间的电学隔离；
优选地，底层介质为二氧化硅层、氮化硅层、氮氧化硅层等绝缘介质层中的一种，用来实现该三维集成电感器和其他元器件之间的电学隔离。
本发明还涉及一种三维集成电感器的制造方法的步骤如下：
步骤一：在半导体衬底上通过反应离子的方式刻蚀硅通孔，硅通孔形状呈螺旋状；
步骤二：在硅通孔的内表面通过化学气相淀积法制备绝缘层，以实现在半导体衬底和金属之间的电学隔离；
步骤三：在绝缘层内部通过物理气相淀积法制备金属，直至完全填充；
步骤四：在半导体衬底和硅通孔的上、下表面减薄至所需厚度之后，进行化学机械抛光，直到半导体衬底和硅通孔的上、下表面平整后为止；
步骤五：在半导体衬底的上表面通过化学气相淀积法制备顶层层间介质，并进行化学机械抛光；
步骤六：在顶层层间介质上刻蚀第一接触孔和第二接触孔，第一接触孔位于金属的中心上部，在第一接触孔中填充第一互连金属塞，第二接触孔位于金属的外侧上部，在第二接触孔中填充第二互连金属塞，并进行化学机械抛光；
步骤七：在顶层层间介质上表面减薄至所需厚度之后，进行化学机械抛光，直到顶层层间介质上表面平整后为止；
步骤八：在顶层层间介质上表面通过化学气相淀积法制备顶层介质，并进行化学机械抛光；
步骤九：在顶层介质上刻第三接触孔和第四接触孔，第三接触孔和第四接触孔分别位于对应的第一互连金属塞与第二互连金属塞上，在第三接触孔中填充第一金属电极，在第四接触孔中填充第二金属电极，并进行化学机械抛光；
步骤十：在半导体衬底的下表面通过化学气相淀积法制备底层介质，并进行化学机械抛光。
本发明的有益效果：采用在半导体衬底刻蚀呈螺旋状的硅通孔，在硅通孔的内表面制备有绝缘层，在绝缘层内部制备金属并完全填充，金属通过层间互连金属与两电极连接来实现的三维集成电感器，其电感值得到了大幅提高，可广泛用于集成电路，尤其是射频/微波/毫米波电路中。
附图说明
以下将结合附图和具体实施方式对本发明作进一步详细说明。
图1为本发明一种三维集成电感器的纵向剖面图；
图2为本发明一种三维集成电感器中半导体衬底的横向剖面图；
图3～5为本发明一种三维集成电感器的制造方法流程图；
图中标号：101、顶层介质；102、第一金属电极；103、第二金属电极；201、顶层层间介质；202、第一互连金属塞；203、第二互连金属塞；301、半导体衬底；302、绝缘层；303、金属；401、底层介质。
具体实施方式
如图1所示，一种三维集成电感器，包括顶层介质101、顶层层间介质201、半导体衬底301、底层介质401，在半导体衬底301上刻蚀呈螺旋状的硅通孔，在硅通孔的内表面设置有绝缘层302，在绝缘层302内部设置有金属303，在半导体衬底301的上表面设置有顶层层间介质201，在顶层层间介质201内刻蚀第一接触孔和第二接触孔，第一接触孔和第二接触孔位于金属303上，第一接触孔中填充第一互连金属塞202，在所述第二接触孔中填充第二互连金属塞203，在顶层层间介质201上表面设置有顶层介质101，在顶层介质101内刻蚀第三接触孔和第四接触孔，第三接触孔和第四接触孔分别位于对应的第一互连金属塞202与第二互连金属塞203上，第三接触孔中填充第一金属电极102，在第四接触孔中填充第二金属电极103，在半导体衬底301的下表面设置有底层介质401。
顶层介质101为二氧化硅层、氮化硅层、氮氧化硅层等绝缘介质层中的一种，用于实现第一金属电极102和第二金属电极103的电学隔离；第一金属电极102和第二金属电极103为铜或铝等导电金属中的一种，作为电感器的两个引出电极。
顶层层间介质201为二氧化硅层、氮化硅层、氮氧化硅层等绝缘介质层中的一种，用于实现第一互连金属塞202和第二互连金属塞203之间的电学隔离；第一互连金属塞202、第二互连金属塞203为层间互连金属，是铜或铝等导电金属中的一种，用于实现金属与金属电极之间的电学连接。
半导体衬底301将绝缘层302完全包裹，绝缘层302将金属303完全包裹，金属303的中心通过第一互连金属塞202与第一金属电极102连接，金属303外侧通过第二互连金属塞203与第二金属电极103连接。
半导体衬底301为硅衬底；绝缘层302二氧化硅层、氮化硅层、氮氧化硅层等绝缘介质层中的一种，用于实现金属303和半导体衬底301之间的电学隔离；金属303为铜或铝等导电金属中的一种，是电感器的主体部分。
底层介质401为二氧化硅层、氮化硅层、氮氧化硅层等绝缘介质层中的一种，用来实现本发明中的三维集成电感器和其他元器件之间的电学隔离。
结合图1～5所示，一种三维集成电感器的制造方法，包括以下步骤：
步骤一：在半导体衬底301上通过反应离子的方式刻蚀呈螺旋状的硅通孔，如图2所示；
步骤二：如图3所示，在硅通孔的内表面通过化学气相淀积法制备绝缘层302，以实现在半导体衬底301和金属303之间的电学隔离；
步骤三：在绝缘层302内部通过物理气相淀积法制备金属303，直至完全填充；
步骤四：在半导体衬底301和硅通孔的上、下表面减薄至所需厚度之后，进行化学机械抛光，直到半导体衬底301和硅通孔的上、下表面平整后为止；
步骤五：如图4所示，在半导体衬底301的上表面通过化学气相淀积法制备顶层层间介质201，并进行化学机械抛光；
步骤六：在顶层层间介质201上刻蚀第一接触孔和第二接触孔，第一接触孔位于金属303的中心上部，在第一接触孔中填充第一互连金属塞202，第二接触孔位于金属303的外侧上部，在第二接触孔中填充第二互连金属塞203，并进行化学机械抛光；
步骤七：在顶层层间介质201上表面减薄至所需厚度之后，进行化学机械抛光，直到顶层层间介质201上表面平整后为止；
步骤八：如图5所示，在顶层层间介质201上表面通过化学气相淀积法制备顶层介质101，并进行化学机械抛光；
步骤九：在顶层介质101上刻蚀第三接触孔和第四接触孔，第三接触孔和第四接触孔分别位于对应的第一互连金属塞202与第二互连金属塞203上，在第三接触孔中填充第一金属电极102，在第四接触孔中填充第二金属电极103，并进行化学机械抛光；
步骤十：如图1所示，在半导体衬底301的下表面通过化学气相淀积法制备底层介质401，并进行化学机械抛光。
上述仅为本发明的优选实施例而已，并非用以限制本发明的专利保护范围。任何所属技术领域的技术人员，在不脱离本发明技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明技术方案的内容，仍属于本发明的保护范围之内。
Claims (1)
1.一种三维集成电感器的制造方法，其特征在于：包括以下步骤：
步骤一：在半导体衬底（301）上通过反应离子的方式刻蚀硅通孔，所述硅通孔形状呈螺旋状；
步骤二：在所述硅通孔的内表面通过化学气相淀积法制备绝缘层（302），以实现在所述半导体衬底（301）和金属（303）之间的电学隔离；
步骤三：所述绝缘层（302）内部通过物理气相淀积法制备所述金属（303），直至完全填充；
步骤四：在所述半导体衬底（301）和所述硅通孔的上、下表面减薄至所需厚度之后，进行化学机械抛光，直到所述半导体衬底（301）和所述硅通孔的上、下表面平整后为止；
步骤五：在所述半导体衬底（301）的上表面通过化学气相淀积法制备顶层层间介质（201），并进行化学机械抛光；
步骤六：在所述顶层层间介质（201）上刻蚀第一接触孔和第二接触孔，所述第一接触孔位于所述金属（303）的中心上部，在所述第一接触孔中填充第一互连金属塞（202），所述第二接触孔位于所述金属（303）的外侧上部，在所述第二接触孔中填充第二互连金属塞（203），并进行化学机械抛光；
步骤七：在所述顶层层间介质（201）上表面减薄至所需厚度之后，进行化学机械抛光，直到所述顶层层间介质（201）上表面平整后为止；
步骤八：在所述顶层层间介质（201）上表面通过化学气相淀积法制备顶层介质（101），并进行化学机械抛光；
步骤九：在所述顶层介质（101）上刻蚀第三接触孔和第四接触孔，所述第三接触孔和所述第四接触孔分别位于对应的所述第一互连金属塞（202）与所述第二互连金属塞（203）上，在所述第三接触孔中填充第一金属电极（102），在所述第四接触孔中填充第二金属电极（103），并进行化学机械抛光；
步骤十：在所述半导体衬底（301）的下表面通过化学气相淀积法制备底层介质（401），并进行化学机械抛光。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510657578.9A CN105226048B (zh) | 2015-10-14 | 2015-10-14 | 一种三维集成电感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510657578.9A CN105226048B (zh) | 2015-10-14 | 2015-10-14 | 一种三维集成电感器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105226048A CN105226048A (zh) | 2016-01-06 |
| CN105226048B true CN105226048B (zh) | 2017-11-28 |
Family
ID=54994901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510657578.9A Expired - Fee Related CN105226048B (zh) | 2015-10-14 | 2015-10-14 | 一种三维集成电感器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105226048B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108074923B (zh) * | 2017-12-15 | 2019-12-20 | 唐山国芯晶源电子有限公司 | 用于系统级封装的防静电装置 |
| CN108054155B (zh) * | 2017-12-15 | 2020-05-05 | 佛山金航向电子科技有限公司 | 用于三维集成电路封装的硅通孔转接板 |
| CN111769808A (zh) * | 2020-06-18 | 2020-10-13 | 复旦大学 | 一种基于三维电容电感的低通滤波器及制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824840A (zh) * | 2012-11-16 | 2014-05-28 | 南京理工大学 | 基于硅通孔的螺线管式差分电感 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8232173B2 (en) * | 2010-11-01 | 2012-07-31 | International Business Machines Corporation | Structure and design structure for high-Q value inductor and method of manufacturing the same |
| KR101519760B1 (ko) * | 2013-12-27 | 2015-05-12 | 전자부품연구원 | 금속 배선의 형성 방법 및 이에 의해 제조된 금속 배선 기판 |
-
2015
- 2015-10-14 CN CN201510657578.9A patent/CN105226048B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824840A (zh) * | 2012-11-16 | 2014-05-28 | 南京理工大学 | 基于硅通孔的螺线管式差分电感 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105226048A (zh) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9362222B2 (en) | Interconnection between inductor and metal-insulator-metal (MIM) capacitor | |
| CN101236923B (zh) | 具有垂直极板电容器的集成电路芯片及制造电容器的方法 | |
| CN105206421A (zh) | 一种采用硅通孔构成的三维集成电容器及其制造方法 | |
| CN104078414B (zh) | 硅通孔及其形成方法 | |
| CN105226048B (zh) | 一种三维集成电感器及其制造方法 | |
| US10290576B2 (en) | Stress reduction apparatus with an inverted cup-shaped layer | |
| CN105514093B (zh) | 基于硅通孔技术的半导体电容器及其制造方法、封装结构 | |
| CN102386240A (zh) | 圆柱形嵌入式电容器 | |
| US9184113B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
| CN1862805B (zh) | 接地屏蔽件及其方法 | |
| CN102208363A (zh) | 一种形成穿透硅通孔的方法 | |
| US20150380385A1 (en) | Stacked ic control through the use of homogenous region | |
| CN102832210B (zh) | 低阻衬底上的多表面集成器件 | |
| CN104576764A (zh) | 一种集成无源器件及其制造方法 | |
| CN114946023A (zh) | 具有堆叠的金属线的集成电感器 | |
| CN103077932B (zh) | 高深宽比通孔的互连结构及制作方法 | |
| CN107492437A (zh) | 一种玻璃基高q值电感及其制备方法 | |
| CN102420107B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| CN103745969A (zh) | 光通讯互联txv 3d集成封装及封装方法 | |
| KR20120069797A (ko) | 관통 실리콘 비아 커패시터, 이의 제조 방법 및 이를 포함하는 3차원 집적 회로 | |
| CN109461661B (zh) | 滤波器封装结构及其封装方法 | |
| CN103227158B (zh) | 信号线tsv和地线tsv工艺集成的结构及方法 | |
| TWI467741B (zh) | 積體電感結構 | |
| CN206877986U (zh) | 集成电路和物体 | |
| CN111048488A (zh) | 具有电磁屏蔽结构的裸芯 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171128 Termination date: 20201014 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |