CN105206421A - 一种采用硅通孔构成的三维集成电容器及其制造方法 - Google Patents
一种采用硅通孔构成的三维集成电容器及其制造方法 Download PDFInfo
- Publication number
- CN105206421A CN105206421A CN201510672474.5A CN201510672474A CN105206421A CN 105206421 A CN105206421 A CN 105206421A CN 201510672474 A CN201510672474 A CN 201510672474A CN 105206421 A CN105206421 A CN 105206421A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- dielectric
- ring
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 98
- 239000010703 silicon Substances 0.000 title claims abstract description 98
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 98
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 715
- 229910052751 metal Inorganic materials 0.000 claims abstract description 420
- 239000002184 metal Substances 0.000 claims abstract description 420
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000011229 interlayer Substances 0.000 claims abstract description 38
- 238000005229 chemical vapour deposition Methods 0.000 claims description 80
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 238000005498 polishing Methods 0.000 claims description 45
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 36
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000005240 physical vapour deposition Methods 0.000 claims description 20
- 239000004411 aluminium Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 17
- 230000005611 electricity Effects 0.000 description 8
- 238000000605 extraction Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于涉及一种采用硅通孔构成的三维集成电容器及其制造方法。一种采用硅通孔构成的三维集成电容器，包括顶层介质层、外层金属环极板、内层金属极板、顶层层间介质层、外层互连金属环、内层互连金属柱、中间层互连金属环、半导体衬底、第一介质层、第一金属环层、第二介质层、第二金属环层、第三介质层、第三金属环层、第四介质层、金属柱层、底层层间介质、外层金属环、内层金属环、底层介质、底层互连金属。本发明公开的三维电容器的制作均采用硅通孔制造工艺，工艺兼容性高，制造成本低；占用芯片面积小；该三维集成电容器具有较大的电容密度；而其与地接触面积仅限于外围金属层，因此对地寄生电容减小到fF量级。
Description
技术领域
本发明属于面向集成电路应用的三维集成电容器领域，具体涉及一种采用硅通孔构成的三维集成电容器及其制造方法。
背景技术
集成电容器被广泛应用于模拟集成电路、模/数混合集成电路和射频/微波电路，其是现代通信系统中各类电路的重要组成部分。在模拟集成电路中，集成电容器可实现电路滤波、偏置、补偿等功能；在模数混合集成电路中，集成电容器可实现匹配、采样、电荷转换和分配等功能；在射频和微波电路中，集成电容器是构成滤波器等功能单元的常用元件。集成电容器的质量、可靠性、电容密度，直接影响着电路系统的性能、体积。但是，现有的集成电容器通常都是由二维结构的平板电容构成，存在电容密度小、尺寸大、寄生效应明显等缺点，人们对高性能、大电容密度的集成电容器的需求日益迫切。
硅通孔采用穿透硅衬底的三维结构，大幅提高了电路的集成度，提高了电路系统的质量和性能，近年来得到了较大发展，工艺技术也日渐成熟，为集成电容器的设计和制造提供了新的方法。因此，本发明专利的驱动力在于提供一种采用硅通孔构成三维集成电容的结构和制造方法，以满足日益发展的现代通信系统对集成电容器的要求。
发明内容
发明目的：本发明的第一个目的在于公开了一种采用硅通孔构成的三维集成电容器。其大幅提高了集成电容器的质量和电容密度，可广泛用于模拟集成电路、模/数混合集成电路和射频/微波电路。本发明的第二个目的在于公开了一种采用硅通孔构成的三维集成电容器的制造方法。
技术方案：一种采用硅通孔构成的三维集成电容器，包括顶层介质层、外层金属环极板、内层金属极板、顶层层间介质层、外层互连金属环、内层互连金属柱、中间层互连金属环、半导体衬底、第一介质层、第一金属环层、第二介质层、第二金属环层、第三介质层、第三金属环层、第四介质层、金属柱层、底层层间介质、外层金属环、内层金属环、底层介质、底层互连金属；
所述半导体衬底为硅衬底；
所述三维电容器的从上往下依次为顶层介质层、顶层层间介质层、半导体衬底、底层层间介质和底层介质，
所述顶层介质层设有外层金属环极板和内层金属极板，所述外层金属环极板与所述内层金属极板之间设有顶层介质层，
所述顶层层间介质层设有外层互连金属环、内层互连金属柱和中间层互连金属环，外层互连金属环、内层互连金属柱、中间层互连金属环为层间互连金属，
所述半导体衬底从外到内依次为第一介质层、第一金属环层、第二介质层、第二金属环层、第三介质层、第三金属环层、第四介质层和金属柱层，
所述底层层间介质设有外层金属环和内层金属环，所述外层金属环、所述内层金属环为层间互连金属，
所述底层介质设有底层互连金属，
所述半导体衬底将第一介质层完全包裹；
所述第一介质层将第一金属环层完全包裹；
所述第二介质层将第二金属环层完全包裹；
所述第三介质层将第三金属环层完全包裹；
所述第四介质层将金属柱层完全包裹；
所述第一金属环层和第三金属环层通过顶层介质层连接，作为三维集成电容器的上极板；
所述第二金属环层和金属柱层通过底层介质连接，作为三维集成电容器的下极板。
作为本发明中一种采用硅通孔构成的三维集成电容器的一种优选方案：所述顶层介质层为二氧化硅层或者氮化硅层或者氮氧化硅层。其用于电学隔离外层金属环极板和内层金属级板。
作为本发明中一种采用硅通孔构成的三维集成电容器的一种优选方案：所述外层金属环极板和内层金属级板为铜环或铝环。其作为电容器的两个极板的引出电极。
作为本发明中一种采用硅通孔构成的三维集成电容器的一种优选方案：所述顶层层间介质层为二氧化硅层或氮化硅层或氮氧化硅层。其用于外层互连金属环、内层互连金属柱、中间层互连金属环之间的电学隔离。
作为本发明中一种采用硅通孔构成的三维集成电容器的一种优选方案：外层互连金属环为铜环或铝环，内层互连金属柱为铜环或铝环，中间层互连金属环为铜环或铝环。其用于实现上下金属之间的电学连接。
作为本发明中一种采用硅通孔构成的三维集成电容器的一种优选方案：所述第一介质层为二氧化硅层或氮化硅层或氮氧化硅层；所述第二介质层为二氧化硅层或氮化硅层或氮氧化硅层；所述第三介质层为二氧化硅层或氮化硅层或氮氧化硅层；所述第四介质层为二氧化硅层或氮化硅层或氮氧化硅层。
作为本发明中一种采用硅通孔构成的三维集成电容器的一种优选方案：所述第一金属环层为铜环或铝环；所述第二金属环层为铜环或铝环；所述第三金属环层为铜环或铝环，所述金属柱层为铜柱或铝柱。
作为本发明中一种采用硅通孔构成的三维集成电容器的一种优选方案：所述底层层间介质为二氧化硅层或氮化硅层或氮氧化硅层。其用于实现外层金属环、内层金属环之间的电学隔离。
作为本发明中一种采用硅通孔构成的三维集成电容器的一种优选方案：所述外层金属环是铜环或铝环，所述内层金属环是铜环或铝环。其用于实现上下金属之间的电学连接。
作为本发明中一种采用硅通孔构成的三维集成电容器的一种优选方案：所述底层介质为二氧化硅层或氮化硅层或氮氧化硅层。其用于底层互连金属和本层其他功能电路金属互连线之间的电学隔离。
一种采用硅通孔构成的三维集成电容器的制造方法，包括以下几步：
(1)在半导体衬底上通过反应离子的方式刻蚀硅通孔；
(2)在步骤(1)所述通孔的内表面通过化学气相淀积法制备第一介质层；
(3)在步骤(2)的第一介质层的表面通过物理气相淀积法制备第一金属环层；
(4)在步骤(3)所述第一金属环层的内表面通过化学气相淀积法制备第二介质层；
(5)在步骤(4)第二介质层的表面通过物理气相淀积法制备第二金属环层；
(6)在步骤(5)所述第二金属环层的内表面通过化学气相淀积法制备第三介质层；
(7)在步骤(6)第三介质层的表面通过物理气相淀积法制备第三金属环层；
(8)在步骤(7)所述第三金属环层的内表面通过化学气相淀积法制备第四介质层；
(9)在步骤(8)第四介质层的表面通过物理气相淀积法制备金属柱层；
(10)在半导体衬底和硅通孔的上、下表面减薄至50～100μm之后，进行化学机械抛光，直到半导体衬底和硅通孔的上、下表面平整后为止；
(11)在半导体衬底和硅通孔的上表面通过化学气相淀积法制备顶层层间介质层，并进行化学机械抛光；
(12)在顶层层间介质层上刻蚀接触孔，填充层间互连金属环外层互连金属环、内层互连金属柱和中间层互连金属环，并进行化学机械抛光；
(13)在顶层层间介质层上表面通过化学气相淀积法制备顶层介质层，并进行化学机械抛光；
(14)在顶层介质层上刻蚀接触孔，填充外层金属环极板、内层金属极板，并进行化学机械抛光；
(15)在半导体衬底和硅通孔的下表面通过化学气相淀积法制备底层层间介质，并进行化学机械抛光；
(16)在底层层间介质上刻蚀环形接触孔，填充外层金属环、内层金属环，并进行化学机械抛光；
(17)在底层层间介质下表面通过化学气相淀积法制备底层介质，并进行化学机械抛光；
(18)在底层介质上刻蚀接触孔，填充底层互连金属，并进行化学机械抛光。
有益效果：本发明公开的一种采用硅通孔构成的三维集成电容器及其制造方法具有以下有益效果：
本发明所述的三维集成电容器结构中，其内层极板由金属柱层和第二金属环层组成；其外层极板由第一金属环层和第三金属环层组成。第一金属环层以金属环柱形式包裹金属柱层，第二金属环层包裹第一金属环层，第三金属环层包裹第二金属环层，相邻金属层之间的空隙由介质层隔断填充，形成该电容器的隔离电介质。该三维集成电容器的制作全部采用传统硅通孔制造工艺，工艺兼容性高，制造成本低；占用芯片面积非常小，单个三维集成电容器的直径可小于5um；由于其多层金属相互隔离包裹的三维结构，该三维集成电容器具有较大的电容密度，单个电容值可达数pF；而其与地接触面积仅限于外围金属层，因此对地寄生电容减小到fF量级，大幅提高了该电容器的质量。
附图说明
图1为本发明公开的一种采用硅通孔构成的三维集成电容器的剖面图；
图2～18为本发明公开的一种采用硅通孔构成的三维集成电容器的制造方法的工艺流程示意图；
其中：
101-顶层介质层102-外层金属环极板
103-内层金属极板201-顶层层间介质层
202-外层互连金属环203-内层互连金属柱
204-中间层互连金属环301-半导体衬底
302-第一介质层303-第一金属环层
304-第二介质层305-第二金属环层
306-第三介质层307-第三金属环层
308-第四介质层309-金属柱层
401-底层层间介质402-外层金属环
403-内层金属环501-底层介质
502-底层互连金属
具体实施方式：
下面对本发明的具体实施方式详细说明。
具体实施例1
如图1～18所示，一种采用硅通孔构成的三维集成电容器，包括顶层介质层101、外层金属环极板102、内层金属极板103、顶层层间介质层201、外层互连金属环202、内层互连金属柱203、中间层互连金属环204、半导体衬底301、第一介质层302、第一金属环层303、第二介质层304、第二金属环层305、第三介质层、第三金属环层307、第四介质层308、金属柱层309、底层层间介质401、外层金属环402、内层金属环403、底层介质501、底层互连金属502；
半导体衬底301为硅衬底；
三维电容器的从上往下依次为顶层介质层101、顶层层间介质层201、半导体衬底301、底层层间介质401和底层介质501，
顶层介质层101设有外层金属环极板102和内层金属极板103，外层金属环极板102与内层金属极板103之间设有顶层介质层101，
顶层层间介质层201设有外层互连金属环202、内层互连金属柱203和中间层互连金属环204，外层互连金属环202、内层互连金属柱203、中间层互连金属环204为层间互连金属，
半导体衬底301从外到内依次为第一介质层302、第一金属环层303、第二介质层304、第二金属环层305、第三介质层306、第三金属环层307、第四介质层308和金属柱层309，
底层层间介质401设有外层金属环402和内层金属环403，外层金属环402、内层金属环403为层间互连金属，
底层介质501设有底层互连金属502，
半导体衬底301将第一介质层302完全包裹；
第一介质层302将第一金属环层303完全包裹；
第二介质层304将第二金属环层305完全包裹；
第三介质层306将第三金属环层307完全包裹；
第四介质层308将金属柱层309完全包裹；
第一金属环层303和第三金属环层307通过顶层介质层101连接，作为三维集成电容器的上极板；
第二金属环层305和金属柱层通过底层介质501连接，作为三维集成电容器的下极板。
进一步地，顶层介质层101为二氧化硅层，其用于电学隔离外层金属环极板102和内层金属级板103。
进一步地，外层金属环极板102和内层金属级板103为铜环，其作为电容器的两个极板的引出电极。
进一步地，顶层层间介质层201为二氧化硅层，其用于外层互连金属环202、内层互连金属柱203、中间层互连金属环204之间的电学隔离。
进一步地，外层互连金属环202为铜环，内层互连金属柱203为铜环，中间层互连金属环204为铜环，其用于实现上下金属之间的电学连接。
进一步地，第一介质层302为二氧化硅层，第二介质层304为二氧化硅层，第三介质层306为二氧化硅层，第四介质层308为二氧化硅层。
进一步地，第一金属环层303为铜环，第二金属环层305为铜环，第三金属环层307为铜环，金属柱层309为铜柱。
进一步地，底层层间介质401为二氧化硅层，其用于实现外层金属环402、内层金属环403之间的电学隔离。
进一步地，外层金属环402是铜环，内层金属环403是铜环，其用于实现上下金属之间的电学连接。
进一步地，底层介质501为二氧化硅层，其用于底层互连金属502和本层其他功能电路金属互连线之间的电学隔离。
一种采用硅通孔构成的三维集成电容器的制造方法，包括以下几步：
(1)在半导体衬底301上通过反应离子的方式刻蚀硅通孔；
(2)在步骤(1)硅通孔的内表面通过化学气相淀积法制备第一介质层302；
(3)在步骤(2)的第一介质层302的表面通过物理气相淀积法制备第一金属环层303；
(4)在步骤(3)第一金属环层303的内表面通过化学气相淀积法制备第二介质层304；
(5)在步骤(4)第二介质层304的表面通过物理气相淀积法制备第二金属环层305；
(6)在步骤(5)第二金属环层305的内表面通过化学气相淀积法制备第三介质层306；
(7)在步骤(6)第三介质层306的表面通过物理气相淀积法制备第三金属环层307；
(8)在步骤(7)第三金属环层307的内表面通过化学气相淀积法制备第四介质层308；
(9)在步骤(8)第四介质层308的表面通过物理气相淀积法制备金属柱层309；
(10)在半导体衬底301和硅通孔的上、下表面减薄至50之后，进行化学机械抛光，直到半导体衬底301和硅通孔的上、下表面平整后为止；
(11)在半导体衬底301和硅通孔的上表面通过化学气相淀积法制备顶层层间介质层201，并进行化学机械抛光；
(12)在顶层层间介质层201上刻蚀接触孔，填充层间互连金属环外层互连金属环202、内层互连金属柱203和中间层互连金属环204，并进行化学机械抛光；
(13)在顶层层间介质层201上表面通过化学气相淀积法制备顶层介质层101，并进行化学机械抛光；
(14)在顶层介质层101上刻蚀接触孔，填充外层金属环极板102、内层金属极板103，并进行化学机械抛光；
(15)在半导体衬底301和硅通孔的下表面通过化学气相淀积法制备底层层间介质401，并进行化学机械抛光；
(16)在底层层间介质401上刻蚀环形接触孔，填充外层金属环402、内层金属环403，并进行化学机械抛光；
(17)在底层层间介质401下表面通过化学气相淀积法制备底层介质501，并进行化学机械抛光；
(18)在底层介质501上刻蚀接触孔，填充底层互连金属502，并进行化学机械抛光。
具体实施例2
如图1～18所示，一种采用硅通孔构成的三维集成电容器，包括顶层介质层101、外层金属环极板102、内层金属极板103、顶层层间介质层201、外层互连金属环202、内层互连金属柱203、中间层互连金属环204、半导体衬底301、第一介质层302、第一金属环层303、第二介质层304、第二金属环层305、第三介质层、第三金属环层307、第四介质层308、金属柱层309、底层层间介质401、外层金属环402、内层金属环403、底层介质501、底层互连金属502；
半导体衬底301为硅衬底；
三维电容器的从上往下依次为顶层介质层101、顶层层间介质层201、半导体衬底301、底层层间介质401和底层介质501，
顶层介质层101设有外层金属环极板102和内层金属极板103，外层金属环极板102与内层金属极板103之间设有顶层介质层101，
顶层层间介质层201设有外层互连金属环202、内层互连金属柱203和中间层互连金属环204，外层互连金属环202、内层互连金属柱203、中间层互连金属环204为层间互连金属，
半导体衬底301从外到内依次为第一介质层302、第一金属环层303、第二介质层304、第二金属环层305、第三介质层306、第三金属环层307、第四介质层308和金属柱层309，
底层层间介质401设有外层金属环402和内层金属环403，外层金属环402、内层金属环403为层间互连金属，
底层介质501设有底层互连金属502，
半导体衬底301将第一介质层302完全包裹；
第一介质层302将第一金属环层303完全包裹；
第二介质层304将第二金属环层305完全包裹；
第三介质层306将第三金属环层307完全包裹；
第四介质层308将金属柱层309完全包裹；
第一金属环层303和第三金属环层307通过顶层介质层101连接，作为三维集成电容器的上极板；
第二金属环层305和金属柱层通过底层介质501连接，作为三维集成电容器的下极板。
进一步地，顶层介质层101为氮化硅层，其用于电学隔离外层金属环极板102和内层金属级板103。
进一步地，外层金属环极板102和内层金属级板103为铝环，其作为电容器的两个极板的引出电极。
进一步地，顶层层间介质层201为氮化硅层，其用于外层互连金属环202、内层互连金属柱203、中间层互连金属环204之间的电学隔离。
进一步地，外层互连金属环202为铝环，内层互连金属柱203为铝环，中间层互连金属环204为铝环，其用于实现上下金属之间的电学连接。
进一步地，第一介质层302为氮化硅层，第二介质层304为氮化硅层，第三介质层306为氮化硅层，第四介质层308为氮化硅层。
进一步地，第一金属环层303为铝环；第二金属环层305为铝环；第三金属环层307为铝环，金属柱层309为铜铝柱。
进一步地，底层层间介质401为氮化硅层，其用于实现外层金属环402、内层金属环403之间的电学隔离。
进一步地，外层金属环402是铝环，内层金属环403是铝环，其用于实现上下金属之间的电学连接。
进一步地，底层介质501为氮化硅层，其用于底层互连金属502和本层其他功能电路金属互连线之间的电学隔离。
一种采用硅通孔构成的三维集成电容器的制造方法，包括以下几步：
(1)在半导体衬底301上通过反应离子的方式刻蚀硅通孔；
(2)在步骤(1)硅通孔的内表面通过化学气相淀积法制备第一介质层302；
(3)在步骤(2)的第一介质层302的表面通过物理气相淀积法制备第一金属环层303；
(4)在步骤(3)第一金属环层303的内表面通过化学气相淀积法制备第二介质层304；
(5)在步骤(4)第二介质层304的表面通过物理气相淀积法制备第二金属环层305；
(6)在步骤(5)第二金属环层305的内表面通过化学气相淀积法制备第三介质层306；
(7)在步骤(6)第三介质层306的表面通过物理气相淀积法制备第三金属环层307；
(8)在步骤(7)第三金属环层307的内表面通过化学气相淀积法制备第四介质层308；
(9)在步骤(8)第四介质层308的表面通过物理气相淀积法制备金属柱层309；
(10)在半导体衬底301和硅通孔的上、下表面减薄至100μm之后，进行化学机械抛光，直到半导体衬底301和硅通孔的上、下表面平整后为止；
(11)在半导体衬底301和硅通孔的上表面通过化学气相淀积法制备顶层层间介质层201，并进行化学机械抛光；
(12)在顶层层间介质层201上刻蚀接触孔，填充层间互连金属环外层互连金属环202、内层互连金属柱203和中间层互连金属环204，并进行化学机械抛光；
(13)在顶层层间介质层201上表面通过化学气相淀积法制备顶层介质层101，并进行化学机械抛光；
(14)在顶层介质层101上刻蚀接触孔，填充外层金属环极板102、内层金属极板103，并进行化学机械抛光；
(15)在半导体衬底301和硅通孔的下表面通过化学气相淀积法制备底层层间介质401，并进行化学机械抛光；
(16)在底层层间介质401上刻蚀环形接触孔，填充外层金属环402、内层金属环403，并进行化学机械抛光；
(17)在底层层间介质401下表面通过化学气相淀积法制备底层介质501，并进行化学机械抛光；
(18)在底层介质501上刻蚀接触孔，填充底层互连金属502，并进行化学机械抛光。
具体实施例3
如图1～18所示，一种采用硅通孔构成的三维集成电容器，包括顶层介质层101、外层金属环极板102、内层金属极板103、顶层层间介质层201、外层互连金属环202、内层互连金属柱203、中间层互连金属环204、半导体衬底301、第一介质层302、第一金属环层303、第二介质层304、第二金属环层305、第三介质层、第三金属环层307、第四介质层308、金属柱层309、底层层间介质401、外层金属环402、内层金属环403、底层介质501、底层互连金属502；
半导体衬底301为硅衬底；
三维电容器的从上往下依次为顶层介质层101、顶层层间介质层201、半导体衬底301、底层层间介质401和底层介质501，
顶层介质层101设有外层金属环极板102和内层金属极板103，外层金属环极板102与内层金属极板103之间设有顶层介质层101，
顶层层间介质层201设有外层互连金属环202、内层互连金属柱203和中间层互连金属环204，外层互连金属环202、内层互连金属柱203、中间层互连金属环204为层间互连金属，
半导体衬底301从外到内依次为第一介质层302、第一金属环层303、第二介质层304、第二金属环层305、第三介质层306、第三金属环层307、第四介质层308和金属柱层309，
底层层间介质401设有外层金属环402和内层金属环403，外层金属环402、内层金属环403为层间互连金属，
底层介质501设有底层互连金属502，
半导体衬底301将第一介质层302完全包裹；
第一介质层302将第一金属环层303完全包裹；
第二介质层304将第二金属环层305完全包裹；
第三介质层306将第三金属环层307完全包裹；
第四介质层308将金属柱层309完全包裹；
第一金属环层303和第三金属环层307通过顶层介质层101连接，作为三维集成电容器的上极板；
第二金属环层305和金属柱层通过底层介质501连接，作为三维集成电容器的下极板。
进一步地，顶层介质层101为氮氧化硅层，其用于电学隔离外层金属环极板102和内层金属级板103。
进一步地，外层金属环极板102和内层金属级板103为铜环，其作为电容器的两个极板的引出电极。
进一步地，顶层层间介质层201为氮氧化硅层，其用于外层互连金属环202、内层互连金属柱203、中间层互连金属环204之间的电学隔离。
进一步地，外层互连金属环202为铜环，内层互连金属柱203为铜环，中间层互连金属环204为铝环，其用于实现上下金属之间的电学连接。
进一步地，第一介质层302为氮氧化硅层，第二介质层304为氮氧化硅层；第三介质层306为氮氧化硅层；第四介质层308为氮氧化硅层。
进一步地，第一金属环层303为铜环；第二金属环层305为铝环；第三金属环层307为铜环，金属柱层309为铝柱。
进一步地，底层层间介质401为氮氧化硅层，其用于实现外层金属环402、内层金属环403之间的电学隔离。
进一步地，外层金属环402是铝环，内层金属环403是铝环，其用于实现上下金属之间的电学连接。
进一步地，底层介质501为氮氧化硅层。其用于底层互连金属502和本层其他功能电路金属互连线之间的电学隔离。
一种采用硅通孔构成的三维集成电容器的制造方法，包括以下几步：
(1)在半导体衬底301上通过反应离子的方式刻蚀硅通孔；
(2)在步骤(1)通孔的内表面通过化学气相淀积法制备第一介质层302；
(3)在步骤(2)的第一介质层302的表面通过物理气相淀积法制备第一金属环层303；
(4)在步骤(3)第一金属环层303的内表面通过化学气相淀积法制备第二介质层304；
(5)在步骤(4)第二介质层304的表面通过物理气相淀积法制备第二金属环层305；
(6)在步骤(5)第二金属环层305的内表面通过化学气相淀积法制备第三介质层306；
(7)在步骤(6)第三介质层306的表面通过物理气相淀积法制备第三金属环层307；
(8)在步骤(7)第三金属环层307的内表面通过化学气相淀积法制备第四介质层308；
(9)在步骤(8)第四介质层308的表面通过物理气相淀积法制备金属柱层309；
(10)在半导体衬底301和硅通孔的上、下表面减薄至70μm之后，进行化学机械抛光，直到半导体衬底301和硅通孔的上、下表面平整后为止；
(11)在半导体衬底301和硅通孔的上表面通过化学气相淀积法制备顶层层间介质层201，并进行化学机械抛光；
(12)在顶层层间介质层201上刻蚀接触孔，填充层间互连金属环外层互连金属环202、内层互连金属柱203和中间层互连金属环204，并进行化学机械抛光；
(13)在顶层层间介质层201上表面通过化学气相淀积法制备顶层介质层101，并进行化学机械抛光；
(14)在顶层介质层101上刻蚀接触孔，填充外层金属环极板102、内层金属极板103，并进行化学机械抛光；
(15)在半导体衬底301和硅通孔的下表面通过化学气相淀积法制备底层层间介质401，并进行化学机械抛光；
(16)在底层层间介质401上刻蚀环形接触孔，填充外层金属环402、内层金属环403，并进行化学机械抛光；
(17)在底层层间介质401下表面通过化学气相淀积法制备底层介质501，并进行化学机械抛光；
(18)在底层介质501上刻蚀接触孔，填充底层互连金属502，并进行化学机械抛光。
上面对本发明的实施方式做了详细说明。但是本发明并不限于上述实施方式，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (10)
1.一种采用硅通孔构成的三维集成电容器，其特征在于，包括顶层介质层(101)、外层金属环极板(102)、内层金属极板(103)、顶层层间介质层(201)、外层互连金属环(202)、内层互连金属柱(203)、中间层互连金属环(204)、半导体衬底(301)、第一介质层(302)、第一金属环层(303)、第二介质层(304)、第二金属环层(305)、第三介质层(306)、第三金属环层(307)、第四介质层(308)、金属柱层(309)、底层层间介质(401)、外层金属环(402)、内层金属环(403)、底层介质(501)、底层互连金属(502)；
所述半导体衬底(301)为硅衬底；三维电容器的从上往下依次为顶层介质层(101)、顶层层间介质层(201)、半导体衬底(301)、底层层间介质(401)和底层介质(501)，所述顶层介质层(101)设有外层金属环极板(102)和内层金属极板(103)，所述顶层层间介质层(201)设有外层互连金属环(202)、内层互连金属柱(203)和中间层互连金属环(204)，外层互连金属环(202)、内层互连金属柱(203)、中间层互连金属环(204)为层间互连金属，所述半导体衬底(301)从外到内依次为第一介质层(302)、第一金属环层(303)、第二介质层(304)、第二金属环层(305)、第三介质层(306)、第三金属环层(307)、第四介质层(308)和金属柱层(309)，所述底层层间介质(401)设有外层金属环(402)和内层金属环(403)，所述外层金属环(402)、所述内层金属环(403)为层间互连金属，所述底层介质(501)设有底层互连金属(502)，所述半导体衬底(301)将第一介质层(302)完全包裹；所述第一介质层(302)将第一金属环层(303)完全包裹；所述第二介质层(304)将第二金属环层(305)完全包裹；所述第三介质层(306)将第三金属环层(307)完全包裹；所述第四介质层(308)将金属柱层(309)完全包裹；所述第一金属环层(303)和第三金属环层(307)通过顶层介质层(101)连接，作为三维集成电容器的上极板；所述第二金属环层(305)和金属柱层通过底层介质(501)连接，作为三维集成电容器的下极板。
2.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述顶层介质层(101)为二氧化硅层或者氮化硅层或者氮氧化硅层。
3.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述外层金属环极板(102)和内层金属级板(103)为铜环或铝环。
4.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述顶层层间介质层(201)为二氧化硅层或氮化硅层或氮氧化硅层。
5.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，外层互连金属环(202)为铜环或铝环，内层互连金属柱(203)为铜环或铝环，中间层互连金属环(204)为铜环或铝环。
6.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述第一介质层(302)为二氧化硅层或氮化硅层或氮氧化硅层；所述第二介质层(304)为二氧化硅层或氮化硅层或氮氧化硅层；所述第三介质层(306)为二氧化硅层或氮化硅层或氮氧化硅层；所述第四介质层(308)为二氧化硅层或氮化硅层或氮氧化硅层。
7.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述第一金属环层(303)为铜环或铝环；所述第二金属环层(305)为铜环或铝环；所述第三金属环层(307)为铜环或铝环，所述金属柱层(309)为铜柱或铝柱。
8.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述底层层间介质(401)为二氧化硅层或氮化硅层或氮氧化硅层，所述底层介质(501)为二氧化硅层或氮化硅层或氮氧化硅层。
9.根据权利要求1所述的一种采用硅通孔构成的三维集成电容器，其特征在于，所述外层金属环(402)是铜环或铝环，所述内层金属环(403)是铜环或铝环。
10.一种采用硅通孔构成的三维集成电容器的制造方法，其特征在于，包括以下步骤：
(1)在半导体衬底(301)上通过反应离子的方式刻蚀硅通孔；
(2)在步骤(1)所述硅通孔的内表面通过化学气相淀积法制备第一介质层(302)；
(3)在步骤(2)的第一介质层(302)的表面通过物理气相淀积法制备第一金属环层(303)；
(4)在步骤(3)所述第一金属环层(303)的内表面通过化学气相淀积法制备第二介质层(304)；
(5)在步骤(4)第二介质层(304)的表面通过物理气相淀积法制备第二金属环层(305)；
(6)在步骤(5)所述第二金属环层(305)的内表面通过化学气相淀积法制备第三介质层(306)；
(7)在步骤(6)第三介质层(306)的表面通过物理气相淀积法制备第三金属环层(307)；
(8)在步骤(7)所述第三金属环层(307)的内表面通过化学气相淀积法制备第四介质层(308)；
(9)在步骤(8)第四介质层(308)的表面通过物理气相淀积法制备金属柱层(309)；
(10)在半导体衬底(301)和硅通孔的上、下表面减薄至50～100μm之后，进行化学机械抛光，直到半导体衬底(301)和硅通孔的上、下表面平整后为止；
(11)在半导体衬底(301)和硅通孔的上表面通过化学气相淀积法制备顶层层间介质层(201)，并进行化学机械抛光；
(12)在顶层层间介质层(201)上刻蚀接触孔，填充层间互连金属环外层互连金属环(202)、内层互连金属柱(203)和中间层互连金属环(204)，并进行化学机械抛光；
(13)在顶层层间介质层(201)上表面通过化学气相淀积法制备顶层介质层(101)，并进行化学机械抛光；
(14)在顶层介质层(101)上刻蚀接触孔，填充外层金属环极板(102)、内层金属极板(103)，并进行化学机械抛光；
(15)在半导体衬底(301)和硅通孔的下表面通过化学气相淀积法制备底层层间介质(401)，并进行化学机械抛光；
(16)在底层层间介质(401)上刻蚀环形接触孔，填充外层金属环(402)、内层金属环(403)，并进行化学机械抛光；
(17)在底层层间介质(401)下表面通过化学气相淀积法制备底层介质(501)，并进行化学机械抛光；
(18)在底层介质(501)上刻蚀接触孔，填充底层互连金属(502)，并进行化学机械抛光。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510672474.5A CN105206421B (zh) | 2015-10-15 | 2015-10-15 | 一种采用硅通孔构成的三维集成电容器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510672474.5A CN105206421B (zh) | 2015-10-15 | 2015-10-15 | 一种采用硅通孔构成的三维集成电容器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105206421A true CN105206421A (zh) | 2015-12-30 |
| CN105206421B CN105206421B (zh) | 2017-12-12 |
Family
ID=54954036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510672474.5A Expired - Fee Related CN105206421B (zh) | 2015-10-15 | 2015-10-15 | 一种采用硅通孔构成的三维集成电容器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105206421B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105810663A (zh) * | 2016-05-06 | 2016-07-27 | 西安电子科技大学 | 一种屏蔽差分硅通孔结构及制作方法 |
| CN106099280A (zh) * | 2016-08-22 | 2016-11-09 | 西安电子科技大学 | 一种基于硅通孔耦合电容分配的lc带通滤波器 |
| CN106207334A (zh) * | 2016-08-22 | 2016-12-07 | 西安电子科技大学 | 一种基于硅通孔的硅基集成低通滤波器 |
| WO2017052471A1 (en) * | 2015-09-23 | 2017-03-30 | Nanyang Technological University | Semiconductor devices and methods of forming the same |
| CN109546278A (zh) * | 2018-10-25 | 2019-03-29 | 西安电子科技大学 | 一种基于硅通孔的三维耦合器及其制备方法 |
| CN111477456A (zh) * | 2020-04-17 | 2020-07-31 | 西安理工大学 | 一种可调三维集成电容器及电容调节方法 |
| WO2021254204A1 (zh) * | 2020-06-16 | 2021-12-23 | 长鑫存储技术有限公司 | 电容器结构及其制备方法 |
| CN114582809A (zh) * | 2022-04-29 | 2022-06-03 | 长鑫存储技术有限公司 | 电容器的制作方法、电容器以及存储器 |
| WO2023279512A1 (zh) * | 2021-07-07 | 2023-01-12 | 长鑫存储技术有限公司 | 散热结构、散热结构的形成方法及半导体结构 |
| US11869929B2 (en) | 2020-06-16 | 2024-01-09 | Changxin Memory Technologies, Inc. | Laminated capacitor and method for manufacturing the same |
| US11877432B2 (en) | 2020-06-16 | 2024-01-16 | Changxin Memory Technologies, Inc. | Capacitor structure and method of preparing same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103177873A (zh) * | 2007-12-28 | 2013-06-26 | 财团法人工业技术研究院 | 贯通孔电容器及其制造方法 |
| TW201401310A (zh) * | 2012-06-26 | 2014-01-01 | United Microelectronics Corp | 電容結構與其形成方法 |
| US20140367828A1 (en) * | 2013-06-18 | 2014-12-18 | Stmicroelectronics (Crolles 2) Sas | Process for producing a through-silicon via and a through-silicon capacitor in a substrate, and corresponding device |
| CN104798152A (zh) * | 2012-12-28 | 2015-07-22 | 英特尔公司 | 利用多孔硅形成的能量储存设备 |
-
2015
- 2015-10-15 CN CN201510672474.5A patent/CN105206421B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103177873A (zh) * | 2007-12-28 | 2013-06-26 | 财团法人工业技术研究院 | 贯通孔电容器及其制造方法 |
| TW201401310A (zh) * | 2012-06-26 | 2014-01-01 | United Microelectronics Corp | 電容結構與其形成方法 |
| CN104798152A (zh) * | 2012-12-28 | 2015-07-22 | 英特尔公司 | 利用多孔硅形成的能量储存设备 |
| US20140367828A1 (en) * | 2013-06-18 | 2014-12-18 | Stmicroelectronics (Crolles 2) Sas | Process for producing a through-silicon via and a through-silicon capacitor in a substrate, and corresponding device |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10950689B2 (en) | 2015-09-23 | 2021-03-16 | Nanyang Technological University | Semiconductor device with a through-substrate via hole having therein a capacitor and a through-substrate via conductor |
| WO2017052471A1 (en) * | 2015-09-23 | 2017-03-30 | Nanyang Technological University | Semiconductor devices and methods of forming the same |
| CN108028245A (zh) * | 2015-09-23 | 2018-05-11 | 南洋理工大学 | 半导体器件及形成其的方法 |
| CN105810663B (zh) * | 2016-05-06 | 2018-10-16 | 西安电子科技大学 | 一种屏蔽差分硅通孔结构及制作方法 |
| CN105810663A (zh) * | 2016-05-06 | 2016-07-27 | 西安电子科技大学 | 一种屏蔽差分硅通孔结构及制作方法 |
| CN106099280B (zh) * | 2016-08-22 | 2019-10-11 | 西安电子科技大学 | 一种基于硅通孔耦合电容分配的lc带通滤波器 |
| CN106207334B (zh) * | 2016-08-22 | 2019-04-30 | 西安电子科技大学 | 一种基于硅通孔的硅基集成低通滤波器 |
| CN106207334A (zh) * | 2016-08-22 | 2016-12-07 | 西安电子科技大学 | 一种基于硅通孔的硅基集成低通滤波器 |
| CN106099280A (zh) * | 2016-08-22 | 2016-11-09 | 西安电子科技大学 | 一种基于硅通孔耦合电容分配的lc带通滤波器 |
| CN109546278A (zh) * | 2018-10-25 | 2019-03-29 | 西安电子科技大学 | 一种基于硅通孔的三维耦合器及其制备方法 |
| CN109546278B (zh) * | 2018-10-25 | 2021-05-28 | 西安电子科技大学 | 一种基于硅通孔的三维耦合器及其制备方法 |
| CN111477456A (zh) * | 2020-04-17 | 2020-07-31 | 西安理工大学 | 一种可调三维集成电容器及电容调节方法 |
| CN111477456B (zh) * | 2020-04-17 | 2021-11-16 | 西安理工大学 | 一种可调三维集成电容器及电容调节方法 |
| WO2021254204A1 (zh) * | 2020-06-16 | 2021-12-23 | 长鑫存储技术有限公司 | 电容器结构及其制备方法 |
| US11869929B2 (en) | 2020-06-16 | 2024-01-09 | Changxin Memory Technologies, Inc. | Laminated capacitor and method for manufacturing the same |
| US11877432B2 (en) | 2020-06-16 | 2024-01-16 | Changxin Memory Technologies, Inc. | Capacitor structure and method of preparing same |
| WO2023279512A1 (zh) * | 2021-07-07 | 2023-01-12 | 长鑫存储技术有限公司 | 散热结构、散热结构的形成方法及半导体结构 |
| CN114582809A (zh) * | 2022-04-29 | 2022-06-03 | 长鑫存储技术有限公司 | 电容器的制作方法、电容器以及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105206421B (zh) | 2017-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105206421A (zh) | 一种采用硅通孔构成的三维集成电容器及其制造方法 | |
| CN102569250B (zh) | 高密度电容器及其电极引出方法 | |
| CN103193193B (zh) | Mems器件及其形成方法 | |
| US20140159196A1 (en) | Through Substrate Features in Semiconductor Substrates | |
| US8378776B1 (en) | Semiconductor structure with galvanically-isolated signal and power paths | |
| CN100353552C (zh) | 在无线频率集成电路中提供护罩用以降低噪声耦合的一种装置及方法 | |
| US8546911B2 (en) | High frequency device | |
| CN101295633A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| US10290576B2 (en) | Stress reduction apparatus with an inverted cup-shaped layer | |
| CN105390480B (zh) | 基于硅通孔阵列的三维高值集成电容器及其制作方法 | |
| US7255801B2 (en) | Deep submicron CMOS compatible suspending inductor | |
| CN103346148B (zh) | 一种直立式电容结构及其制作方法 | |
| CN101789429B (zh) | 金属-绝缘体-金属电容结构及其制造方法 | |
| CN107492437A (zh) | 一种玻璃基高q值电感及其制备方法 | |
| CN109755224A (zh) | 一种基于硅通孔的紧凑嵌套电感结构及其制备方法 | |
| CN102074588A (zh) | Mim电容器及其制造方法、集成电路的制造方法 | |
| CN103021813A (zh) | Mim电容及其制作方法 | |
| KR20210077679A (ko) | 낮은 기판 손실을 갖는 집적 나선형 인덕터의 제조 방법 | |
| CN104409442A (zh) | 一种深槽结构电容及其制造方法 | |
| CN106207334A (zh) | 一种基于硅通孔的硅基集成低通滤波器 | |
| CN105226048B (zh) | 一种三维集成电感器及其制造方法 | |
| CN104377191A (zh) | 与集成电路工艺兼容的电容结构及其制备方法 | |
| CN101378057B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| CN1141738C (zh) | 芯片上电感组件的制造方法 | |
| CN103022000B (zh) | 平面电感器及其制造方法、半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171212 |