CN101378057B - 金属-绝缘体-金属电容器及其制造方法 - Google Patents

金属-绝缘体-金属电容器及其制造方法 Download PDF

Info

Publication number
CN101378057B
CN101378057B CN2008102139051A CN200810213905A CN101378057B CN 101378057 B CN101378057 B CN 101378057B CN 2008102139051 A CN2008102139051 A CN 2008102139051A CN 200810213905 A CN200810213905 A CN 200810213905A CN 101378057 B CN101378057 B CN 101378057B
Authority
CN
China
Prior art keywords
capacitor
metal layer
film
lower metal
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102139051A
Other languages
English (en)
Other versions
CN101378057A (zh
Inventor
姜明一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101378057A publication Critical patent/CN101378057A/zh
Application granted granted Critical
Publication of CN101378057B publication Critical patent/CN101378057B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明披露了一种具有快速频率特性的金属-绝缘体-金属(MIM)电容器及其制造方法。本发明所披露的MIM电容器可以包括第一金属间绝缘膜，在第一金属间绝缘膜上方形成的下部金属层，在下部金属层周围形成的第二金属间绝缘膜和在下部金属层上方形成的第三金属间绝缘膜。第一电容器和第二电容器可以形成在部分第三金属间绝缘膜上方，第二电容器层压在第一电容器上方以形成并联结构，在该并联结构中第一电容器和第二电容器并联连接。

Description

金属-绝缘体-金属电容器及其制造方法
本申请基于35U.S.C119要求第10-2007-0087066号(于2007年8月29日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。 
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种具有快速频率特性(fast frequency characteristic)的金属-绝缘体-金属(MIM)电容器及其制造方法。 
背景技术
近来用于半导体器件的高度集成技术引起对其中集成了模拟电容器与逻辑电路的半导体器件的研究和发展。目前，可以获得这种产品。对于在互补金属氧化硅(CMOS)逻辑部件中使用的模拟电容器而言，其可以采用多晶硅-绝缘体-多晶硅(PIP)或金属-绝缘体-金属(MIM)的形式。 
相比于MOS型电容器或结电容器，这种PIP或MIM电容器需要被相对精确地构造，这是因为其不依赖于偏压。对于具有PIP结构的电容器而言，导电的多晶硅被用做电容器的上部电极和下部电极。由于这个原因，在电极和介电薄膜之间的接触面处可能发生氧化。可能形成自然氧化膜(天然氧化膜，natural oxide film)，减小了电容器的总电容。此外，由于形成在多晶硅层中的势垒区，可能 出现电容的减小。由于这些原因，PIP电容器不适用于高速和高频操作。 
为了解决这个问题，提出了在其中都使用金属层来形成上部电极和下部电极的MIM电容器。目前，MIM电容器可以被用于高性能的半导体器件中，这是因为该MIM电容器呈现出低的电阻率(specific resistance)，且不呈现出由内在损耗引起的寄生电容。 
然而，相关的MIM电容器对于他们使用的有效区具有相对低的电容量。通过增大电容器面积或通过使用具有高介电常数的膜来增加电容值也许是可能的。 
增大电容器面积的方法遗憾地增大了芯片的面积。同样，使用具有高介电常数的膜需要在设备中额外的投入(investment)或新的工艺。此外，在对铜线的化学机械抛光(CMP)工艺期间可能在形成大的下部电容器铜图样处出现凹陷(dishing)现象。也就是，可能使铜线凹进去。在这种情况下，几乎不可能获得精确的电容值。这可能导致模拟器件特性的恶化，包括泄漏和击穿电压的降低。从而，可靠性成为一个问题。 
发明内容
本发明实施例涉及一种半导体器件及其制造方法，更具体地，涉及一种具有快速频率特性的金属-绝缘体-金属(MIM)电容器及其制造方法。本发明实施例涉及一种能够实现增加半导体器件的可靠性的金属-绝缘体-金属电容器及其制造方法。 
本发明实施例涉及一种金属-绝缘体-金属(MIM)电容器，该金属-绝缘体-金属电容器可以包括：第一金属间绝缘膜、形成于第一金属间绝缘膜上方的下部金属层、形成于下部金属层周围的第二 金属间绝缘膜，以及形成于下部金属层上方的第三金属间绝缘膜。第一电容器下部金属层、第一电容器绝缘膜、第一电容器上部金属层和第一覆盖层可以顺序地形成在第三金属间绝缘膜的一个部分上方。第一层间绝缘膜、第四金属间绝缘膜和第二层间绝缘膜可以顺序地形成在包括第一覆盖层的第三金属间绝缘膜上方。第二电容器下部金属层可以延伸穿过第二层间绝缘膜和第一覆盖层以便第二电容器下部金属层连接至第一电容器上部金属层。可以在第二电容器下部金属层上方形成第一钝化膜。第二电容器上部金属层可以形成在第一钝化膜的一个部分上方并且在布置了第二电容器下部金属层的区域中延伸穿过第一钝化膜，以便第二电容器上部金属层连接至第二电容器下部金属层。可以在包括第二电容器上部金属层的第一钝化膜上方顺序地形成第二钝化膜至第四钝化膜。 
本发明实施例涉及一种用于制造金属-绝缘体-金属(MIM)电容器的方法，该方法包括：形成第一金属间绝缘膜；在第一金属间绝缘膜上方形成下部金属层；在下部金属层的周围形成第二金属间绝缘膜；在下部金属层上方形成第三金属间绝缘膜；在第三金属间绝缘膜上方顺序地形成第一电容器下部金属层、第一电容器绝缘膜、第一电容器上部金属层和第一覆盖层；在包括第一覆盖层的第三金属间绝缘膜上方形成第一层间绝缘膜、第四金属间绝缘膜和第二层间绝缘膜；形成第二电容器下部金属层，该第二电容器下部金属层延伸穿过第二层间绝缘膜和第一覆盖层，并且连接至第一电容器上部金属层；在第二电容器下部金属层上方形成第一钝化膜；在第一钝化膜的一个部分上方形成第二电容器上部金属层以便该第二电容器上部金属层在布置了第二电容器下部金属层的区域中延伸穿过第一钝化膜，以便第二电容器上部金属层连接至第二电容器下部金属层；以及在包括第二电容器上部金属层的第一钝化膜上方顺序地形成第二钝化膜至第四钝化膜。
附图说明
实例图1是示出了根据本发明实施例的金属-绝缘体-金属(MIM)电容器的视图。 
实例图2是根据本发明实施例的具有并联结构的MIM电容器。 
实例图3A至图3H是示出了根据本发明实施例的用于制造MIM电容器的方法的视图。 
具体实施方式
实例图1是示出了根据本发明实施例的金属-绝缘体-金属(MIM)电容器的视图。如实例图1所示，根据本发明实施例的MIM电容器可以包括：第一金属间绝缘膜100、形成于第一金属间绝缘膜100上方的第二金属间绝缘膜110、形成于第二金属间绝缘膜110的一个部分中的下部金属层120，以及形成于包括下部金属层120的第二金属间绝缘膜110上方的第三金属间绝缘膜125。MIM电容器还可以包括形成于第三金属间绝缘膜125的一个部分上方的第一电容器下部金属层。第一电容器下部金属层可以包括两个层130和140。MIM电容器可以进一步包括：形成于第一电容器下部金属层的层140上方的第一电容器绝缘膜150、形成在第一电容器绝缘膜150的一个部分上方的第一电容器上部金属层160、形成于包括第一电容器上部金属层160的第一电容器绝缘膜150上方的第一覆盖层170、形成在包括第一覆盖层170的第三金属间绝缘膜125上方的第一层间绝缘膜180、形成在第一层间绝缘膜180上方的第四金属间绝缘膜190，以及形成在第四金属间绝缘膜190上方的第二层间绝缘膜200。 
MIM电容器可以进一步包括：第二电容器下部金属层210，该第二电容器下部金属层210延伸穿过第二层间绝缘膜200和第一覆盖层170以便第二电容器下部金属层210连接至第一电容器上部金属层160，形成于第二电容器下部金属层210上方的第一钝化膜220，以及形成于第一钝化膜220的一个部分上方的第二电容器上部金属层230。第二电容器上部金属层230可以在布置了第二电容器下部金属层210的区域中延伸穿过第一钝化膜220以便第二电容器上部金属层230连接至第二电容器下部金属层210。此外，MIM电容器可以包括顺序地形成在包括第二电容器上部金属层230的第一钝化膜220上方的第二钝化膜240、第三钝化膜250和第四钝化膜260。 
在根据本发明实施例的MIM电容器中，可以通过第一电容器下部金属层，也就是层130和140、第一电容器绝缘膜150和第一电容器上部金属层160来构成第一电容器Cx。可以通过第二电容器下部金属层210、第一钝化膜220和第二电容器上部金属层230来构成第二电容器C2。可以在第一电容器Cx上方层压第二电容器C2。从而，可以形成如实例图2中所示的并联连接的两个电容器的结构。结果，可能获得“Cx+C2”的电容。根据这些结构，本发明实施例对于相同的区域可以获得增加的电容，也就是，“Cx+C2”，而没有任何掩膜附加物(mask addition)。 
在下文中，将详细描述一种用于制造根据本发明实施例的MIM电容器的方法。实例图3A至图3H是示出了根据本发明实施例的MIM电容器的制造方法的视图。如实例图3A所示，第一金属间绝缘膜100和第二金属间绝缘膜110可以顺序地沉积在半导体衬底上方。然后，可以根据干蚀刻工艺或湿蚀刻工艺来蚀刻第一金属间绝缘膜100和第二金属间绝缘膜110以形成沟槽。然后，可以在沟槽中形成下部金属层120。其后，第三金属间绝缘膜125、第一电容 器下部金属层，即层130和140、第一电容器绝缘膜150和第一电容器上部金属层160可以顺序地沉积在包括下部金属层120的第二金属间绝缘膜110上方。然后，可以蚀刻第一电容器上部金属层160以部分暴露第一电容器绝缘膜150。 
随后，第一覆盖层170可以沉积在包括第一电容器上部金属层160的半导体衬底的整个上部表面上方。可以根据曝光和显影工艺在第一覆盖层170上方形成掩膜图样。其后，可以根据干蚀刻工艺或湿蚀刻工艺使用该掩膜图样蚀刻第一电容器下部金属层，即层130和140、第一电容器绝缘膜150、第一电容器上部金属层160和第一覆盖层170，以便第三金属间绝缘膜125被部分暴露。然后，可以去除掩膜图样。 
第一金属间绝缘膜100可以由氟硅酸盐玻璃(FSG)氧化物(fluorosilicate glass oxide)制成。第二金属间绝缘膜110可以由SiHH4氧化物(SiHH4oxide)制成。第三金属间绝缘膜125可以由SiN制成。包括层130和140的第一电容器下部金属层可以由Ti/TiN制成。第一电容器绝缘膜150可以由SiN制成。第一电容器上部金属层160可以由TiN制成。 
其后，如实例图3B所示，可以在包括第一覆盖层170的半导体衬底的整个上部表面上方沉积第一层间绝缘膜180。为了消除由被蚀刻的第一电容器上部金属层160形成的阶梯(step)，可以根据化学机械抛光(CMP)工艺平坦化第一层间绝缘膜180。然后，可以在第一层间绝缘膜180上方沉积第四金属间绝缘膜190。第一层间绝缘膜180可以由正硅酸乙酯(TEOS)制成。第四金属间绝缘膜190可以由SiN制成。 
随后，如实例图3C所示，可以使用根据曝光和显影工艺形成的接触孔掩膜图样，根据干蚀刻工艺或湿蚀刻工艺形成延伸穿过第 三金属间绝缘膜125、第一层间绝缘膜180和第四金属间绝缘膜190的接触孔。同样地，还可以形成延伸穿过第一电容器绝缘膜150、第一覆盖层170、第一层间绝缘膜180和第四金属间绝缘膜190的接触孔，以及延伸穿过第一覆盖层170、第一层间绝缘膜180和第四金属间绝缘膜190的接触孔。然后，可以在包括接触孔的半导体衬底的整个上部表面上方沉积第二层间绝缘膜200。第二层间绝缘膜200可以由TEOS制成。 
其后，如实例图3D所示，可以使用根据曝光和显影工艺形成的金属掩膜图样，根据干蚀刻工艺或湿蚀刻工艺蚀刻第四金属间绝缘膜190和第二层间绝缘膜200所期望的部分，以形成接触孔来对应于在实例图3C所示过程中形成的接触孔。在这些接触孔中，可以形成上部金属层和第二电容器下部金属层210。可以布置为中间层的第四金属间绝缘膜190可以具有的蚀刻选择性不同于第二层间绝缘膜200的蚀刻选择性。结果，可以形成双重镶嵌(dualdamascene)结构。由于金属掩膜可以具有与对应于接触孔的区域中的接触孔掩膜相同的尺寸，在该接触孔中将形成第二电容器下部金属层210，所以可以蚀刻第二层间绝缘膜200和第四金属间绝缘膜190以便接触孔具有无阶梯的垂直侧壁。 
随后，如实例图3E所示，可以在包括接触孔的半导体衬底的整个上部表面上方沉积诸如铜的金属。然后，可以根据CMP工艺平坦化所沉积的金属。 
其后，如实例图3F所示，为了保护第二电容器下部金属层210，可以在第二层间绝缘膜200上方沉积第一钝化膜220，。第一钝化膜220可以由SiN制成。为了形成第二电容器上部金属层230和衬垫，可以使用根据曝光和显影工艺形成的掩膜图样，根据干蚀刻工艺或湿蚀刻工艺在其中布置了第二电容器下部金属层210的区域中部分蚀刻第一钝化膜220。 
如实例图3G所示，然后，可以沉积铝(Al)以形成衬垫。随后可以使用根据曝光和显影形成的掩膜图样，根据干蚀刻工艺或湿蚀刻工艺蚀刻所沉积的铝。可以将所沉积的铝分成将被用作衬垫的第一部分和将被用作第二电容器上部金属层230的第二部分。 
其后，如实例图3H所示，可以在包括衬垫和第二电容器上部金属层230的半导体衬底的整个上部表面上方顺序地沉积第二钝化膜240、第三钝化膜250和第四钝化膜260，以保护半导体器件。随后，可以蚀刻第二钝化膜240、第三钝化膜250和第四钝化膜260以部分暴露第二电容器上部金属层230。从上面的描述可以清楚的知道，根据本发明实施例的MIM电容器对于相同的区域可以获得增加的电容，而没有任何掩膜附加物(mask addition)。 
在所披露的本发明实施例中可以作各种修改及变形，这对于本领域的技术人员而言是显而易见且明显的。因此，本发明意在涵盖在所附权利要求及其等同替换的范围内的对披露的本发明实施例的显而易见且明显的修改和变形。

Claims (17)

1.一种金属-绝缘体-金属电容器，包括：
第一金属间绝缘膜；
下部金属层，形成于所述第一金属间绝缘膜上方；
第二金属间绝缘膜，形成于所述下部金属层周围；
第三金属间绝缘膜，形成于所述下部金属层上方；
第一电容器下部金属层、第一电容器绝缘膜、第一电容器上部金属层和第一覆盖层，顺序地形成于所述第三金属间绝缘膜的一个部分上方；
第一层间绝缘膜、第四金属间绝缘膜和第二层间绝缘膜，顺序地形成于包括所述第一覆盖层的所述第三金属间绝缘膜上方；
第二电容器下部金属层，延伸穿过所述第二层间绝缘膜和所述第一覆盖层以便所述第二电容器下部金属层连接至所述第一电容器上部金属层；
第一钝化膜，形成于所述第二电容器下部金属层上方；
第二电容器上部金属层，形成于所述第一钝化膜的一个部分上方，并且在布置了所述第二电容器下部金属层的区域中延伸穿过所述第一钝化膜以便所述第二电容器上部金属层连接至所述第二电容器下部金属层，所述第一电容器下部金属层、所述第一电容器绝缘膜和所述第一电容器上部金属层构成第一电容器，而所述第二电容器下部金属层、所述第一钝化膜和所述第二电容器上部金属层构成第二电容器，其中所述第二电容器层层压在所述第一电容器上方，以形成并联结构，在所述并联结构中所述第一电容器和所述第二电容器并联连接；以及
第二钝化膜至第四钝化膜，顺序地形成于包括所述第二电容器上部金属层的所述第一钝化膜上方。
2.一种金属-绝缘体-金属电容器的制造方法，包括：
形成第一金属间绝缘膜；
在所述第一金属间绝缘膜上方形成下部金属层；
在所述下部金属层周围形成第二金属间绝缘膜；
在所述下部金属层上方形成第三金属间绝缘膜；
在所述第三金属间绝缘膜上方顺序地形成第一电容器下部金属层、第一电容器绝缘膜、第一电容器上部金属层和第一覆盖层；
在包括所述第一覆盖层的所述第三金属间绝缘膜上方形成第一层间绝缘膜、第四金属间绝缘膜和第二层间绝缘膜；
形成第二电容器下部金属层，所述第二电容器下部金属层延伸穿过所述第二层间绝缘膜和所述第一覆盖层，并且连接至所述第一电容器上部金属层；
在所述第二电容器下部金属层上方形成第一钝化膜；
在所述第一钝化膜的一个部分上方形成第二电容器上部金属层以便所述第二电容器上部金属层在布置了所述第二电容器下部金属层的区域中延伸穿过所述第一钝化膜，以便所述第二电容器上部金属层连接至所述第二电容器下部金属层，所述第一电容器下部金属层、所述第一电容器绝缘膜和所述第一电容器上部金属层构成第一电容器，而所述第二电容器下部金属层、所述第一钝化膜和所述第二电容器上部金属层构成第二电容器，其中所述第二电容器层层压在所述第一电容器上方，以形成并联结构，在所述并联结构中所述第一电容器和所述第二电容器并联连接；以及
在包括所述第二电容器上部金属层的所述第一钝化膜上方顺序地形成第二钝化膜至第四钝化膜。
3.根据权利要求2所述的方法，其中，在包括所述第一覆盖层的所述第三金属间绝缘膜上方形成所述第一层间绝缘膜、所述第四金属间绝缘膜和所述第二层间绝缘膜，包括：
在所述第三金属间绝缘膜的整个上部表面上方沉积所述第一层间绝缘膜，并且根据化学机械抛光工艺平坦化所述第一层间绝缘膜；
在所述第一层间绝缘膜上方形成所述第四金属间绝缘膜；
形成延伸穿过所述第一覆盖层、所述第一层间绝缘膜和所述第四金属间绝缘膜的接触孔，以部分暴露所述第一电容器上部金属层；
在包括所述接触孔的所得到的结构的整个上部表面上方形成所述第二层间绝缘膜；以及
在对应于所述接触孔的区域中蚀刻所述第四金属间绝缘膜和所述第二层间绝缘膜。
4.根据权利要求3所述的方法，其中，在所述第一钝化膜的一个部分上方形成第二电容器上部金属层以便所述第二电容器上部金属层在布置了所述第二电容器下部金属层的区域中延伸穿过所述第一钝化膜，以便所述第二电容器上部金属层连接至所述第二电容器下部金属层，包括：
在包括所述第一覆盖层的所述第三金属间绝缘膜上方形成所述第一层间绝缘膜、所述第四金属间绝缘膜和所述第二层间绝缘膜之后，在所得到的结构的整个上部表面上方沉积铜，以形成所述第二电容器下部金属层，并且根据化学机械抛光工艺平坦化所形成的第二电容器下部金属层。
5.根据权利要求2所述的方法，其中，在所述第一钝化膜的一个部分上方形成第二电容器上部金属层以便所述第二电容器上部金属层在布置了所述第二电容器下部金属层的区域中延伸穿过所述第一钝化膜，以便所述第二电容器上部金属层连接至所述第二电容器下部金属层，包括：
在布置了所述第二电容器下部金属层的区域中部分蚀刻所述第一钝化膜；
在所述第一钝化膜上方沉积铝，并且蚀刻所述沉积的铝以便所述沉积的铝被分成将用作衬垫的第一部分和将用作所述第二电容器上部金属层的第二部分。
6.根据权利要求2所述的方法，其中，在所述第三金属间绝缘膜上方顺序地形成所述第一电容器下部金属层、所述第一电容器绝缘膜、所述第一电容器上部金属层和所述第一覆盖层的步骤进一步包括：
蚀刻所述第一电容器下部金属层、所述第一电容器绝缘膜、所述第一电容器上部金属层和所述第一覆盖层以便部分暴露所述第三金属间绝缘膜。
7.根据权利要求2所述的方法，其中，所述第一金属间绝缘膜由氟硅酸盐玻璃氧化物制成。
8.根据权利要求2所述的方法，其中，所述第三金属间绝缘膜由SiN制成。
9.根据权利要求2所述的方法，其中，所述第一层间绝缘膜由正硅酸乙酯制成。
10.根据权利要求3所述的方法，其中，形成延伸穿过所述第一覆盖层、所述第一层间绝缘膜和所述第四金属间绝缘膜的所述接触孔，以部分暴露所述第一电容器上部金属层的步骤包括：
形成延伸穿过所述第一电容器绝缘膜、所述第一覆盖层、所述第一层间绝缘膜和所述第四金属间绝缘膜的所述接触孔；以及
使用接触孔掩膜图样根据蚀刻工艺形成延伸穿过所述第三金属间绝缘膜、所述第一层间绝缘膜和所述第四金属间绝缘膜的接触孔。
11.根据权利要求3所述的方法，其中，延伸穿过所述第一覆盖层、所述第一层间绝缘膜和第四金属间绝缘膜以部分暴露所述第一电容器上部金属层的所述接触孔被蚀刻成具有无阶梯的垂直侧壁。
12.根据权利要求3所述的方法，其中，所述第四金属间绝缘膜在除了将形成所述第二电容器下部金属层的接触孔以外的接触孔区域中具有双重镶嵌结构。
13.根据权利要求2所述的方法，其中，所述第二金属间绝缘膜由SiH4氧化物制成。
14.根据权利要求2所述的方法，其中，所述第一电容器下部金属层由Ti/TiN制成。
15.根据权利要求2所述的方法，其中，所述第一电容器绝缘膜由SiN制成。
16.根据权利要求2所述的方法，其中，所述第一电容器上部金属层由TiN制成。
17.根据权利要求2所述的方法，其中，所述第四金属间绝缘膜由SiN制成。
CN2008102139051A 2007-08-29 2008-08-28 金属-绝缘体-金属电容器及其制造方法 Expired - Fee Related CN101378057B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0087066 2007-08-29
KR1020070087066A KR100897824B1 (ko) 2007-08-29 2007-08-29 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
KR1020070087066 2007-08-29

Publications (2)

Publication Number Publication Date
CN101378057A CN101378057A (zh) 2009-03-04
CN101378057B true CN101378057B (zh) 2012-02-08

Family

ID=40406093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102139051A Expired - Fee Related CN101378057B (zh) 2007-08-29 2008-08-28 金属-绝缘体-金属电容器及其制造方法

Country Status (4)

Country Link
US (1) US20090057828A1 (zh)
KR (1) KR100897824B1 (zh)
CN (1) CN101378057B (zh)
TW (1) TW200913228A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552485B2 (en) * 2011-06-15 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having metal-insulator-metal capacitor structure
CN103426728B (zh) * 2013-08-29 2017-06-09 上海华虹宏力半导体制造有限公司 电容器结构及其制作方法
US10825765B2 (en) * 2018-07-26 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11756988B2 (en) * 2020-08-20 2023-09-12 Nanya Technology Corporation Semiconductor structure and method for fabricating the same
WO2022257092A1 (zh) * 2021-06-11 2022-12-15 华为技术有限公司 集成器件、半导体器件以及集成器件的制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4006929B2 (ja) * 2000-07-10 2007-11-14 富士通株式会社 半導体装置の製造方法
US6582974B2 (en) * 2001-11-15 2003-06-24 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a dual damascene aperture while employing a peripherally localized intermediate etch stop layer
KR100408726B1 (ko) * 2001-12-10 2003-12-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
JP4037711B2 (ja) * 2002-07-26 2008-01-23 株式会社東芝 層間絶縁膜内に形成されたキャパシタを有する半導体装置
JP3842745B2 (ja) * 2003-02-28 2006-11-08 株式会社東芝 半導体装置およびその製造方法
DE10341059B4 (de) * 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
KR100668957B1 (ko) * 2003-12-31 2007-01-12 동부일렉트로닉스 주식회사 엠아이엠 캐패시터 제조 방법
KR100519800B1 (ko) * 2004-01-13 2005-10-10 삼성전자주식회사 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
KR100564626B1 (ko) * 2004-05-28 2006-03-28 삼성전자주식회사 대용량 mim 캐패시터 및 그 제조방법
KR100642464B1 (ko) * 2004-12-23 2006-11-02 동부일렉트로닉스 주식회사 높은 커패시턴스를 갖는 금속-절연체-금속 커패시터 및 그제조 방법
KR100624326B1 (ko) * 2004-12-31 2006-09-19 동부일렉트로닉스 주식회사 반도체장치의 커패시터 제조방법

Also Published As

Publication number Publication date
KR100897824B1 (ko) 2009-05-18
US20090057828A1 (en) 2009-03-05
TW200913228A (en) 2009-03-16
KR20090022042A (ko) 2009-03-04
CN101378057A (zh) 2009-03-04

Similar Documents

Publication Publication Date Title
US10153338B2 (en) Method of manufacturing a capacitor
US10102972B2 (en) Method of forming capacitor structure
KR100809321B1 (ko) 다중 ｍｉｍ 캐패시터 및 이의 제조 방법
US20050221575A1 (en) Novel method to fabricate high reliable metal capacitor within copper back-end process
CN102074588A (zh) Mim电容器及其制造方法、集成电路的制造方法
CN101295633A (zh) 金属-绝缘体-金属电容器及其制造方法
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
CN111211092B (zh) 半导体结构及其形成方法
US6387750B1 (en) Method of forming MIM capacitor
KR100959445B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
CN101378085B (zh) 金属-绝缘体-金属电容器及其制造方法
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
TWI622176B (zh) Ｍｉｍ電容之結構及其製造方法
US20230207614A1 (en) Metal-insulator-metal (mim) capacitor including an insulator cup and laterally-extending insulator flange
US20050063138A1 (en) Dual mask capacitor for integrated circuits
KR100741880B1 (ko) 금속-절연체-금속 커패시터의 제조방법
CN100419927C (zh) 制作金属-绝缘体-金属电容的方法
US20230207615A1 (en) Metal-insulator-metal (mim) capacitor module including a cup-shaped structure with a rounded corner region
CN212676255U (zh) 半导体器件
US20230395649A1 (en) Metal-insulator-metal (mim) capacitor module
KR20100079205A (ko) Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법
CN117678066A (zh) 包括具有圆形角区的杯形结构的金属-绝缘体-金属(mim)电容器模块
WO2023129208A1 (en) Metal-insulator-metal (mim) capacitor module including a cup-shaped structure with a rounded corner region
CN117678065A (zh) 包括绝缘体杯和横向延伸的绝缘体凸缘的金属-绝缘体-金属（mim）电容器
KR100652309B1 (ko) Ｍｉｍ 형 커패시터 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20130828