CN100419927C - 制作金属-绝缘体-金属电容的方法 - Google Patents
制作金属-绝缘体-金属电容的方法 Download PDFInfo
- Publication number
- CN100419927C CN100419927C CNB2003101170887A CN200310117088A CN100419927C CN 100419927 C CN100419927 C CN 100419927C CN B2003101170887 A CNB2003101170887 A CN B2003101170887A CN 200310117088 A CN200310117088 A CN 200310117088A CN 100419927 C CN100419927 C CN 100419927C
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- capacitance
- dielectric layer
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 173
- 239000002184 metal Substances 0.000 title claims abstract description 173
- 238000000034 method Methods 0.000 title claims description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 117
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000004020 conductor Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- WABPQHHGFIMREM-AKLPVKDBSA-N lead-210 Chemical compound [210Pb] WABPQHHGFIMREM-AKLPVKDBSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- UPIXZLGONUBZLK-UHFFFAOYSA-N platinum Chemical compound [Pt].[Pt] UPIXZLGONUBZLK-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种金属-绝缘体-金属(MIM)电容，包含有一第一金属层；一第一电容介电层，设于该第一金属层上；一第二金属层，叠设于该第一电容介电层上，其中该第一金属层、该第一电容介电层及该第二金属层构成一下电容结构；一第二电容介电层，设于该第二金属层上；以及一第三金属层，叠设于该第二电容介电层上，其中该第二金属层、该第二电容介电层及该第三金属层构成一上电容结构；其中该第一金属层及该第三金属层电连接该MIM电容的第一电容端点，而该第二金属层则电连接该MIM电容的第二电容端点。
Description
技术领域
本发明涉及一种金属-绝缘体-金属(metal-insulator-metal，以下简称为MIM)电容结构，尤指一种具有高电容量密度的MIM电容结构的制作方法。
背景技术
电容元件常用于如射频IC(radio frequency integrated circuits，RFIC)或单片微波IC(monolithic microwave integrated circuits，MMIC)等集成电路中做为电子无源元件。常见的电容结构如金氧半导体(MOS)电容、P-N接面电容以及MIM电容。其中，MIM电容在某些应用中可提供较优于MOS电容及P-N接面电容的电性，这是由于MOS电容及P-N接面电容皆会受限于其本身结构的问题，操作时半导体电极产生空穴层(depletion layer)，导致其频率特性被限制。相较之下，MIM电容可以提供较佳的频率及温度相关特性(frequencyand temperature characteristics)。此外，MIM电容可在金属内连线阶段形成，也降低了与CMOS前段制程整合的困难度或复杂度。
结构上，MIM电容包括一电容绝缘层，例如PECVD介电层，其是设置在下电极以及上电极之间。MIM电容往往需要占据芯片相当大的面积。而为了达到增加电路集成度以降低成本，MIM电容必须朝高电容量密度(capacitancedensity)发展，才能增加电路密度。一种过去的方法是以降低PECVD介电层厚度(td)来达到增加电容量密度(ε0k/td)。然而，这种方法效果有限。这是由于降低介电层厚度(td)反而产生新的问题，例如高漏电流以及较差的RFtangent(射频正切)系数损失。
另一种增加MIM电容的电容量密度的方法是采用高介电常数电容介电层。例如，美国专利第6232197号揭露一种改善逻辑电路中混合模式(mixed mode)电容的MIM电容及其作法。其中，电容下电极为多晶硅化金属(polycide)，电容上电极则为金属。电容介电层可以为氧化硅、氮化硅、氮氧化硅(SiON)、或氧化钽(tantalum oxide)。其中氧化硅、氮化硅、氮氧化硅可以低压化学气相沉积法(Iow-pressure chemical vapor deposition，LPCVD)、等离子加强化学气相沉积法(plasma enhanced chemical vapor deposition，PECVD)、或高密度等离子化学气相沉积法(high-density plasma CVD，HDPCVD)形成。电容介电层的厚度约介于100至500埃(angstrom)之间。
美国专利第6459117号揭露一种具有高品质因数(Q fator)的MIM电容，其电容介电层是采用氮氧化硅(SiON)。相较于氧化硅，氮氧化硅具有相对较高的介电常数。美国专利第6468858号揭露一种形成MIM电容结构的方法，其利用白金(platinum)作为电容上、下电极的材料，并以高介电常数材料，如Ta2O5、及BaTiO3作为电容介电层。Ta2O5及BaTiO3皆是利用化学气相沉积法沉积至约50至200埃左右的厚度。
然而，前述以改变电容材质为手段的习知作法成本较高。因此，目前业界仍然需要一种可以节省成本，且同时可以达到增加MIM电容的电容量密度的新的MIM电容结构及其制法。
发明内容
因此，本发明的主要目的在于提供一种改良的MIM电容结构及其制作方法，本发明的主要目的在于提供一种可将单位电容值增大一倍的MIM电容结构及其制作方法。
本发明的上述目的是由如下技术方案来实现的。
一种金属-绝缘体-金属电容，其特征是包含有：
一第一金属层；
一第一电容介电层，设于该第一金属层上；
一第二金属层，叠设于该第一电容介电层上，其中该第一金属层、该第一电容介电层及该第二金属层构成一下电容结构；
一第二电容介电层，设于该第二金属层上；以及
一第三金属层，叠设于该第二电容介电层上，其中该第二金属层、该第二电容介电层及该第三金属层构成一上电容结构；
其中该第一金属层及该第三金属层电连接该MIM电容的第一电容端点，而该第二金属层则电连接该MIM电容的第二电容端点。
所述的金属-绝缘体-金属电容，其特征是：该第二金属层的面积小于该第一金属层的面积。
所述的金属-绝缘体-金属电容，其特征是：该第三金属层的面积小于该第二金属层的面积。
所述的金属-绝缘体-金属电容，其特征是：该第一电容介电层是为PECVD介电层。
所述的金属-绝缘体-金属电容，其特征是：该第二电容介电层是为PECVD介电层。
所述的金属-绝缘体-金属电容，其特征是：该第二金属层的厚度小于该第一金属层的厚度。
所述的金属-绝缘体-金属电容，其特征是：该第二金属层的厚度约为1000埃。
所述的金属-绝缘体-金属电容，其特征是：该第二金属层包含有钛金属。
本发明还提供一种制作金属-绝缘体-金属电容的方法，其特征是包含有：
提供一基底；
于该基底上依序形成一第一金属层、第一电容介电层、第二金属层、第二电容介电层、第三金属层以及顶盖层：
蚀刻该顶盖层、该第三金属层、该第二电容介电层、该第二金属层以及该第一电容介电层直到暴露出该第一金属层，藉此形成一由该第三金属层、该第二电容介电层与该第二金属层所构成的上电容结构；
以一光刻胶覆盖部分的该上电容结构，且该光刻胶定义出该第一金属层即将形成一下电容结构的电极板形状图案；
蚀刻未被该光刻胶覆盖的该第一金属层以及该顶盖层、该第三金属层与该第二电容介电层；以及去除该光刻胶。
所述的制作金属-绝缘体-金属电容的方法，其特征是：该第二金属层的厚度小于该第一金属层的厚度。
所述的制作金属-绝缘体-金属电容的方法，其特征是：该第二金属层的厚度约为1000埃，该第一金属层的厚度约为5000埃。
所述的制作金属-绝缘体-金属电容的方法，其特征是：该第一、第二电容介电层皆为PECVD介电层。
本发明的优点在于：
本发明所提供的金属-绝缘体-金属电容结构及其制法与现有技术相比，具有节省成本，增加MIM电容的电容量密度的优点。
为了能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本发明加以限制。
附图说明
图1为本发明较佳实施例MIM电容结构的剖面示意图。
图2至图11以剖面示意本发明制作图1中MIM电容结构的方法。
具体实施方式
请参阅图1，图1为本发明较佳实施例MIM电容结构的剖面示意图。本发明MIM电容结构10包含有一第一金属层12，根据本发明的较佳实施例，第一金属层12可以为金属内连线的第三层金属线(Metal 3)或第四层金属(Metal4)，但不限于此，且第一金属层12可设于一底层100上，例如金属层间介电层(inter-metal dielectric，IMD)。第二金属层14设于第一金属层12上方，并藉由一第一电容介电层13与第一金属层12电性绝缘。第三金属层16设于第二金属层14上方，并藉由一第二电容介电层15与第二金属层14电性绝缘。第三金属层16上则覆有一顶盖层(cap layer)22，其可为氮化硅或氧化硅所构成。上述MIM电容结构10是设于一沉积于底层100上的金属层间介电层120中。上述MIM电容结构10的第一金属层12、第一电容介电层13与第二金属层14构成一第一电容(C1)，而第二金属层14、第二电容介电层15与第三金属层16则构成一第二电容(C2)。上述MIM电容结构10的第一金属层12是经由一穿过金属层间介电层120的金属导孔(via)31与第一端点线路(firstterminal)42电连接，第二金属层14是经由一穿过金属层间介电层120的金属导孔(via)32与第二端点线路(second terminal)44电连接，而第三金属层16则经由一穿过金属层间介电层120以及设于第三金属层16上的顶盖层(cap layer)22的金属导孔(via)33与第一端点线路(first terminal)42电连接。换言之，在本发明中，第一金属层12与第三金属层16是为电性相连，形成第一金属层12与第三金属层16上下将第二金属层14夹住的类似三明治构造。
请参阅图2至图11，本发明同时提供制作图1中MIM电容结构的方法。首先，如图2所示，提供一基底(图未示)，其上具有一底层100，例如金属层间介电层(inter-metal dielectric，IMD)。接着，于底层100表面上依序形成第一金属层12、第一电容介电层13、第二金属层14、第二电容介电层15、第三金属层16以及顶盖层22。本发明较佳实施例，第一金属层12是金属内连线的第三层金属线(Metal 3)，其厚度约为5000埃，但习知该项技艺者应理解本发明不限于此。第二金属层14及第三金属层16厚度可以约为1000埃的钛/氮化钛(Ti/TiN)合金等金属所构成，但不限于此。顶盖层22根据本发明的较佳实施例为氮化硅所构成，但在其它实施例中，氧化硅亦可以使用。根据本发明的较佳实施例，第一电容介电层13与第二电容介电层15为PECVD介电层。在其它实施例中，第一电容介电层13与第二电容介电层15亦可为其它适当的电容介电材料所构成。
如图3所示，接着利用黄光与蚀刻制程，将第一电容介电层13、第二金属层14、第二电容介电层15、第三金属层16以及顶盖层22所构成的堆叠膜结构蚀刻定义成所要的上电容结构50。蚀刻在蚀穿第一电容介电层13后即停止于第一金属层12上。
如图4所示，接着于第一电容介电层13、第二金属层14、第二电容介电层15、第三金属层16以及顶盖层22所构成的上电容结构50上以及第一金属层12上形成一光刻胶层，并进行曝光显影，形成光刻胶遮罩60a以及60b，其中光刻胶遮罩60a是用以定义第一金属层12的图案及大小，其并且覆盖部分的上电容结构50，如图5所示，图5显示图4中的光刻胶遮罩60a形状以及其与上电容结构50(图5仅标示最上层的顶盖层22)的重叠情形。光刻胶遮罩60b则定义第三层金属(metal 3)的其它电路。
如图6所示，接着以光刻胶遮罩60a以及60b为蚀刻遮罩，进行一金属蚀刻制程，将未被光刻胶遮罩60a以及60b所遮蔽的第一金属层12蚀刻掉，形成下电容结构70以及导线210，其中下电容结构70与先前形成的上电容结构50构成一三明治堆叠的电容结构10。请参阅图7，图7为图6中的电容结构10旋转九十度所呈现的立面示意图。如图7所示，未被光刻胶遮罩60a所遮蔽的部分上电容结构50同样在上述定义金属导线的蚀刻制程中，利用第三金属层16以及顶盖层22作为蚀刻缓冲层，被蚀刻至第二电容介电层15，使第二金属层14的面积小于该第一金属层12的面积，第三金属层16的面积小于该第二金属层14的面积。在其它实施例中，蚀刻可以蚀穿第二电容介电层15而蚀刻至第二金属层14。
如图8以及图9所示，其中图9为图8中的电容结构10旋转九十度所呈现的立面示意图，接着于电容结构10以及导线210上以CVD沉积金属层间介电层120，然后于金属层间介电层120内形成多个金属导孔31、32、33及310，其中金属导孔31电连接第一金属层12，金属导孔32电连接第二金属层14，金属导孔33穿过顶盖层22电连接第三金属层16，而金属导孔310电连接导线210。
最后，如图10及图11所示，其中图11同样为图10中的电容结构10旋转九十度所呈现的立面示意图，接着于金属层间介电层120进行第四层金属(Metal 4)的定义，以于电容结构10上方形成第一端点导体42以及第二端点导体44，并于金属导孔310形成导线410，其电连接导线210。电容结构10的第一金属层12以及第三金属层16是分别通过金属导孔31以及33与第一端点导体42电连接，电容结构10的第二金属层14则通过金属导孔32与第二端点导体44电连接。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
Claims (4)
1. 一种制作金属-绝缘体-金属电容的方法，其特征是该方法包含有下列步骤：
提供一基底；
于该基底上依序形成一第一金属层、第一电容介电层、第二金属层、第二电容介电层、第三金属层以及顶盖层；
蚀刻该顶盖层、该第三金属层、该第二电容介电层、该第二金属层以及该第一电容介电层直到暴露出该第一金属层，藉此形成一由该第三金属层、该第二电容介电层与该第二金属层所构成的上电容结构；
以一光刻胶覆盖部分的该上电容结构，且该光刻胶定义出该第一金属层即将形成一下电容结构的电极板形状图案；
蚀刻未被该光刻胶覆盖的该第一金属层以及该顶盖层、该第三金属层与该第二电容介电层；以及去除该光刻胶。
2. 根据权利要求1所述的制作金属-绝缘体-金属电容的方法，其特征是：该第二金属层的厚度小于该第一金属层的厚度。
3. 根据权利要求2所述的制作金属-绝缘体-金属电容的方法，其特征是：该第二金属层的厚度为1000埃，该第一金属层的厚度为5000埃。
4. 根据权利要求1所述的制作金属-绝缘体-金属电容的方法，其特征是：该第一、第二电容介电层皆为PECVD介电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101170887A CN100419927C (zh) | 2003-12-03 | 2003-12-03 | 制作金属-绝缘体-金属电容的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101170887A CN100419927C (zh) | 2003-12-03 | 2003-12-03 | 制作金属-绝缘体-金属电容的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1624831A CN1624831A (zh) | 2005-06-08 |
| CN100419927C true CN100419927C (zh) | 2008-09-17 |
Family
ID=34760882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101170887A Expired - Lifetime CN100419927C (zh) | 2003-12-03 | 2003-12-03 | 制作金属-绝缘体-金属电容的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100419927C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107078710A (zh) * | 2014-11-07 | 2017-08-18 | 高通股份有限公司 | 可变高压射频衰减器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9082555B2 (en) * | 2011-08-22 | 2015-07-14 | Micron Technology, Inc. | Structure comprising multiple capacitors and methods for forming the structure |
| CN108680784A (zh) * | 2018-05-17 | 2018-10-19 | 深圳市共进电子股份有限公司 | 过零检测电路 |
| CN114094014B (zh) * | 2022-01-11 | 2022-04-22 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020192919A1 (en) * | 2001-04-26 | 2002-12-19 | Subhas Bothra | Structure and method to increase density of MIM capacitors in damascene process |
| US20030197215A1 (en) * | 2002-02-05 | 2003-10-23 | International Business Machines Corporation | A dual stacked metal-insulator-metal capacitor and method for making same |
-
2003
- 2003-12-03 CN CNB2003101170887A patent/CN100419927C/zh not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020192919A1 (en) * | 2001-04-26 | 2002-12-19 | Subhas Bothra | Structure and method to increase density of MIM capacitors in damascene process |
| US20030197215A1 (en) * | 2002-02-05 | 2003-10-23 | International Business Machines Corporation | A dual stacked metal-insulator-metal capacitor and method for making same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107078710A (zh) * | 2014-11-07 | 2017-08-18 | 高通股份有限公司 | 可变高压射频衰减器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1624831A (zh) | 2005-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7317221B2 (en) | High density MIM capacitor structure and fabrication process | |
| US11264378B2 (en) | Integrated circuit | |
| US6977198B2 (en) | Metal-insulator-metal (MIM) capacitor and fabrication method for making the same | |
| CN100449775C (zh) | 半导体芯片中具有降低的电压相关性的高密度复合金属-绝缘体-金属电容器 | |
| US6384442B1 (en) | Fabrication process for metal-insulator-metal capacitor with low gate resistance | |
| US6436787B1 (en) | Method of forming crown-type MIM capacitor integrated with the CU damascene process | |
| US7494867B2 (en) | Semiconductor device having MIM capacitive elements and manufacturing method for the same | |
| US7808077B2 (en) | Semiconductor device and method for fabricating the same | |
| CN100570873C (zh) | 电容器及其形成方法 | |
| US7323736B2 (en) | Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits | |
| KR100815969B1 (ko) | 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법 | |
| US7511939B2 (en) | Layered capacitor architecture and fabrication method | |
| CN101378057B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| CN100419927C (zh) | 制作金属-绝缘体-金属电容的方法 | |
| US20030030094A1 (en) | Semiconductor component and fabrication method | |
| CN100461393C (zh) | 用于将铜与金属-绝缘体-金属电容器结合的方法和结构 | |
| CN106847787A (zh) | 金属-绝缘层-金属电容的结构及其制造方法 | |
| CN101958235A (zh) | 金属-绝缘体-金属电容器的制造方法 | |
| CN212676255U (zh) | 半导体器件 | |
| US7276412B2 (en) | MIM capacitor of semiconductor device and manufacturing method thereof | |
| TWI232472B (en) | Metal-insulator-metal (MIM) capacitor and fabrication method for making the same | |
| US11887889B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN111128867B (zh) | Mim电容的制造方法以及包含mim电容的器件 | |
| JPH08306862A (ja) | 半導体集積回路用静電容量素子とその製造方法 | |
| US7075136B2 (en) | System-on-chip including DRAM and analog device for improving DRAM capacitance and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080917 |