CN111128867B - Mim电容的制造方法以及包含mim电容的器件 - Google Patents

Mim电容的制造方法以及包含mim电容的器件 Download PDF

Info

Publication number
CN111128867B
CN111128867B CN201911325339.8A CN201911325339A CN111128867B CN 111128867 B CN111128867 B CN 111128867B CN 201911325339 A CN201911325339 A CN 201911325339A CN 111128867 B CN111128867 B CN 111128867B
Authority
CN
China
Prior art keywords
layer
dielectric layer
lead
dielectric
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911325339.8A
Other languages
English (en)
Other versions
CN111128867A (zh
Inventor
刘俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN201911325339.8A priority Critical patent/CN111128867B/zh
Publication of CN111128867A publication Critical patent/CN111128867A/zh
Application granted granted Critical
Publication of CN111128867B publication Critical patent/CN111128867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种MIM电容的制造方法以及包含MIM电容的器件，该方法包括：打开至少三个第二层引线中的目标引线上的第三介质层，形成第一沟槽，第三介质层形成于第二介质层上，第二介质层形成于第一介质层上，第一介质层中形成有至少三个第一层引线，第二介质层中形成有至少三个第二层引线，每个第一层引线通过第二层通孔与其上方的第二层引线电连接，第二层通孔形成于第二介质层中；打开除目标引线以外的其它第二层引线上的第三介质层，形成至少两个第二沟槽；在电介质层、第一沟槽以及第二沟槽表面生成电介质层；去除第二沟槽表面的电介质层；在电介质层以及第二沟槽表面沉积金属层。本申请提供的MIM电容的制造方法提高了器件的制造效率。

Description

MIM电容的制造方法以及包含MIM电容的器件
技术领域
本申请涉及集成电路制造技术领域，具体涉及一种MIM电容的制造方法以及包含MIM电容的器件。
背景技术
电容元件常应用于如射频、单片微波等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体（Metal-Oxide-Semiconductor，MOS）电容、PN结（PositiveNegative Junction）电容以及金属-介质层-金属（Metal-Insulator-Metal，MIM）电容等。其中，MIM电容在某些特殊应用中提供较优于MOS电容以及PN结电容的电学特性，这是由于MOS电容以及PN结电容均受限于其本身结构，在工作时电极容易产生空穴层，导致其频率特性降低，而MIM电容可以提供较好的频率以及温度相关特性。此外，在半导体制造中，MIM电容可形成于层间金属以及金属互连制程中，也降低了与集成电路制造的前端工艺整合的困难度及复杂度。
图1示出了相关技术中提供的包含MIM电容的器件剖面图，如图1所示，第一介质层110中形成有第一引线111，第二介质层120中形成有电介质层121、金属层122、第一接触孔123、第二接触孔124、第二引线125以及第三引线126。其中，第一接触孔123的一端与第一引线111连接，第一接触孔123的另一端与第二引线125连接，电介质层121的一侧与第一引线111连接，电介质层121的另一侧与金属层122的一侧连接，金属层122的另一侧与第二接触孔124的一端连接，第二接触孔124的另一侧与第三引线126连接。其中，第一引线111、电介质层121以及金属层122构成了MIM电容，金属层122作为MIM电容的上极板，第一引线111作为MIM电容的下极板。
在上述器件的制造过程中，在第一介质层110中形成第一引线111之后，需要形成电介质层121和金属层122的叠加结构，因此需要在形成中间层的互连结构的过程中增加额外的光刻和对准步骤以形成该叠加结构；同时，在填充第二介质层120后，位于电介质层121和金属层122的叠加结构上的区域会出现凸起，因此需要额外的平坦化步骤，故相关技术中提供的MIM电容的制造方法工艺较为复杂，制造效率较低。
发明内容
本申请提供了一种MIM电容的制造方法以及包含MIM电容的器件，可以解决相关技术中提供的MIM电容的制造方法的制造效率较低的问题。
一方面，本申请实施例提供了一种MIM电容的制造方法，包括：
打开至少三个第二层引线中的目标引线上的第三介质层，形成第一沟槽，所述第三介质层形成于第二介质层上，所述第二介质层形成于第一介质层上，所述第一介质层中形成有至少三个第一层引线，所述第二介质层中形成有所述至少三个第二层引线，每个第一层引线通过第二层通孔与其上方的第二层引线电连接，所述第二层通孔形成于所述第二介质层中；
在所述第三介质层和所述第一沟槽表面生成电介质层；
打开除所述目标引线以外的其它第二层引线上的第三介质层和电介质层，形成至少两个第二沟槽；
在所述电介质层、所述第一沟槽以及所述第二沟槽表面沉积金属层，所述金属层、所述电介质层与所述目标引线形成MIM电容。
可选的，所述在所述电介质层以及所述第二沟槽表面沉积金属层之后，还包括：
打开第一区域的金属层和电介质层，暴露所述第一区域的第三介质层，所述第一区域位于与所述第一沟槽最接近的两个第二沟槽之间；
在所述金属层和暴露的第三介质层的表面生成第一间隔层；
在所述第一间隔层上生成第二间隔层；
打开第二区域的第一间隔层和第二间隔层，使所述第二区域的金属层暴露，生成接触通孔，所述第二区域位于所述第二沟槽远离于所述第一区域和所述MIM电容的一侧，所述接触通孔用于通过所述第二区域暴露的金属层与所述第二层引线、所述第一层引线以及所述MIM电容电连接。
可选的，所述第一层引线和所述第二层引线包括铜。
可选的，所述电介质层包括氮化硅。
可选的，所述金属层包括铝。
可选的，所述第一间隔层包括氧化物。
可选的，所述第二间隔层包括氮化硅。
可选的，每个所述第一层引线下方形成有第一层通孔。
另一方面，本申请提供了一种包含MIM电容的器件，包括：
第一介质层，所述第一介质层中形成有至少三个第一层引线；
第二介质层，所述第二介质层形成于所述第一介质层上，所述第二介质层中形成有至少三个第二层引线，每个所述第二层引线通过形成于其下方的第二层通孔与所述第二层通孔下方的第一层引线电连接；
第三介质层，所述第三介质层形成于所述第二介质层上，所述至少三个第二层引线中的目标引线上的第三介质层被打开形成有第一沟槽，所述第三介质层和所述第一沟槽表面形成有电介质层，除所述目标引线以外的其它第二层引线上方被打开形成第二沟槽；
金属层，所述金属层形成于所述电介质层、所述第一沟槽以及所述第二沟槽表面，所述金属层、所述电介质层与所述目标引线形成MIM电容。
可选的，所述至少三个第二层引线中除所述目标引线以外的其它第二层引线上的第三介质层被打开，形成有至少两个第二沟槽，所述金属层填充在所述第二沟槽中；
所述金属层上依次堆叠形成有第一间隔层和第二间隔层；
第一区域的金属层和电介质层被打开，暴露出所述第一区域的第三介质层，所述第一区域位于与所述第一沟槽最接近的两个第二沟槽之间；
第二区域的第一间隔层和第二间隔层被打开，使所述第二区域的金属层暴露，生成接触通孔，所述第二区域位于所述第二沟槽远离于所述第一区域和所述MIM电容的一侧，所述接触通孔用于通过所述第二区域暴露的金属层与所述第二层引线、所述第一层引线以及所述MIM电容电连接。
可选的，所述第一层引线和所述第二层引线包括铜。
可选的，所述电介质层包括氮化硅。
可选的，所述金属层包括铝。
可选的，所述第一间隔层包括氧化物。
可选的，所述第二间隔层包括氮化硅。
可选的，每个所述第一层引线下方形成有第一层通孔。
本申请技术方案，至少包括如下优点：
通过在形成第二介质层中的第二层引线和第二层引线下方的第二层通孔后，在第二层引线中的目标引线上依次沉积电介质层和金属层，使金属层、电介质层和目标引线构成MIM电容，由于MIM电容不需要在形成第二层互连结构的过程中制造，因此不需要针对MIM电容的额外光刻、对准和平坦化工艺，提高了包含MIM电容的器件的制造效率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的包含MIM电容的器件剖面图；
图2是本申请一个示例性实施例提供的MIM电容的制造方法的流程图；
图3至图6是本申请一个示例性实施例提供的MIM电容的制造方法的示意图；
图7是本申请一个示例性实施例提供的MIM电容的制造方法的流程图；
图8至图9是本申请一个示例性实施例提供的MIM电容的制造方法的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
示例性实施例1：
参考图2，其示出了本申请一个示例性实施例提供的MIM电容的制造方法的流程图，如图2所示，该方法包括：
步骤S1，打开至少三个第二层引线中的目标引线上的第三介质层，形成第一沟槽，第三介质层形成于第二介质层上，第二介质层形成于第一介质层上，第一介质层中形成有至少三个第一层引线，第二介质层中形成有至少三个第二层引线，每个第一层引线通过第二层通孔与其上方的第二层引线电连接，第二层通孔形成于第二介质层中。
参考图3，其示出了形成第一沟槽的示意图。如图3所示，第三介质层330形成于第二介质层320上，第二介质层320形成于第一介质层310上。第一介质层310中形成有至少三个（图3中以三个第一层引线311、312和313做示例性说明）第一层引线311、312和313；形成于第一介质层310上的第二介质层320中形成有至少三个（图3中以三个第二层引线321、322和323做示例性说明）第二层引线321、322和333。
每个第二层引线位于对应的第一层引线上方，例如，第二层引线321位于第一层引线311的上方；每个第二层引线与对应的第一层引线之间通过第二层通孔电连接，例如，第二层引线321和位于其下方的第一层引线311通过第二层通孔3201电连接，第二层通孔3201的一端与第一层引线311连接，第二层通孔3201的另一端与第二层引线321连接，第二层引线322和位于其下方的第一层引线312通过第二层通孔3202电连接，第二层通孔3202的一端与第一层引线312连接，第二层通孔3202的另一端与第二层引线322连接，第二层引线323和位于其下方的第一层引线313通过第二层通孔3203电连接，第二层通孔3203的一端与第一层引线313连接，第二层通孔3203的另一端与第二层引线323连接。
其中，第二介质层320以及形成于其中的器件（第二层引线321、322、323以及第二层通孔3201、3202、3203）是最上一层互连结构。第一介质层310以及形成于其中的器件（第一层引线311、312、313以及第一层通孔3101、3102、3103）可以是第一层互连结构（连接下方的半导体器件），也可以连接更下层的互连结构。
以第二层引线323作为目标引线做示例性说明，打开目标引线323上方的第三介质层，形成第一沟槽301，使目标引线323暴露。示例性的，可通过在第三介质层330上除第一沟槽301所在区域的其它区域进行光罩，通过干法刻蚀工艺或者湿法刻蚀工艺对未被光罩的第三介质层进行刻蚀，形成第一沟槽301。
可选的，第一层引线311、312、313以及第二层引线321、322、323包括铜（Cu）。
步骤S2，在第三介质层和第一沟槽表面生成电介质层。
参考图4，其示出了在第三介质层330和第一沟槽301表面生成电介质层340的示意图。示例性的，可通过化学气相沉积（Chemical Vapor Deposition，CVD）工艺在在第三介质层310和第一沟槽301表面生成电介质层340。可选的，该电介质层340包括氮化硅（SiN）。
步骤S3，打开除目标引线以外的其它第二层引线上的第三介质层和电介质层，形成至少两个第二沟槽。
参考图5，其示出了在其它第二层引线321、322上形成第二沟槽302的示意图。示例性的，可通过在第三介质层330上除第二沟槽302所在区域的其它区域进行光罩，通过干法刻蚀工艺或者湿法刻蚀工艺对未被光罩的第三介质层进行刻蚀，形成第二沟槽302。
步骤S4，在电介质层、第一沟槽以及第二沟槽表面沉积金属层，金属层、电介质层与目标引线形成MIM电容。
参考图6，其示出了在第三介质层330、第一沟槽301以及第二沟槽302表面沉积金属层350的示意图, 可选的，该金属层350包括铝（Al），该金属层350为本申请互连结构中的金属引出层。如图6所示，金属层350、电介质层340与目标引线323形成MIM电容（如图6中虚线所示），其中，金属层350构成MIM电容的上极板，目标引线323构成MIM电容的下极板。示例性的，可通过物理气相沉积（Physical Vapour Deposition，PVD）工艺在电介质层340、第一沟槽301以及第二沟槽302表面沉积金属层350。由于MIM电容将最上一层的目标引线323作为下极板，MIM电容的电介质层340和金属层350是在形成最上一层的互连结构之后形成的，且电介质层340的沉积和作为最上一层引线的引出层的金属层35的沉积过程都不需要光刻工艺，形成第一沟槽301和第二沟槽302不需要平坦化工艺，因此不需要在形成中间层的互连结构的过程中形成中间层高度差的MIM电容，从而增加额外的光刻、对准和平坦化工艺。
综上所述，本实施例中，通过在形成第二介质层中的第二层引线和第二层引线下方的第二层通孔（即最上一层的互连机构）后，在第二层引线中的目标引线上依次沉积电介质层和金属层，使金属层、电介质层和目标引线构成MIM电容，由于MIM电容不需要在形成第二层互连结构的过程中制造，因此不需要针对MIM电容的额外光刻、对准和平坦化工艺，提高了包含MIM电容的器件的制造效率。
示例性实施例2：
参考图7，其示出了本申请一个示例性实施例提供的MIM电容的制造方法的流程图，该方法可以是图2实施例中步骤S4之后的步骤，该方法包括：
步骤S5，打开第一区域的金属层和电介质层，暴露第一区域的第三介质层。
参考图8，其示出了打开第一区域303的示意图。其中，第一区域303位于与第一沟槽301最接近的两个第二沟槽302之间。示例性的，可通过在除第一区域303的其它区域进行光罩，通过干法刻蚀工艺或者湿法刻蚀工艺对未被光罩的区域进行刻蚀打开第一区域303，使第一区域303的第三介质层暴露。
步骤S6，在金属层和暴露的第三介质层的表面生成第一间隔层。
步骤S7，在第一间隔层上生成第二间隔层。
步骤S8，打开第二区域的第一间隔层和第二间隔层，使第二区域的金属层暴露，生成接触通孔。
参考图9，其示出了在依次生成第一间隔层361、第二间隔层362之后，打开第二区域304的示意图。其中，第二区域304位于第二沟槽302远离于第一区域303和MIM电容的一侧，示例性的，可通过CVD工艺依次生成第一间隔层361和第二间隔层362；可通过在除第二区域304的其它区域进行光罩，通过干法刻蚀工艺或者湿法刻蚀工艺对未被光罩的区域进行刻蚀打开第二区域304，使第二区域304的金属层暴露，生成接触通孔。
可选的，本实施例中，第一间隔层361包括氧化物（例如二氧化硅SiO2）；可选的，第二间隔层362包括氮化硅。
示例性实施例3：
参考图6，其示出了本申请一个示例性实施例提供的包含MIM电容的器件的剖面图，该器件可通过上述任一方法实施例进行制造，其包括：
第一介质层310，第一介质层310中形成有至少三个第一层引线（图6中以三个第一层引线311、312、313进行示例性说明）。
第二介质层320，其形成于第一介质层310上，第二介质层310中形成有至少三个第二层引线（图6中以三个第二层引线321、322、323进行示例性说明），每个第二层引线通过形成于其下方的第二层通孔（3201、3202、3203）与第二层通孔下方的第一层引线电连接。
第三介质层330，其形成于第二介质层320上，至少三个第二层引线中的目标引线323上的第三介质层被打开形成有第一沟槽301，第三介质层330和第一沟槽301表面形成有电介质层340，除目标引线323以外的其它第二层引线321、322上方被打开形成第二沟槽302。
金属层350，其形成于电介质层340、第一沟槽301以及第二沟槽302表面，金属层350、电介质层340与目标引线323形成MIM电容。
示例性实施例4：
参考示例性实施例3和图9，示例性实施例3和示例性实施例4的区别在于：至少两个第二层引线中除目标引线323以外的其它第二层引线321、322上的第三介质层被打开，形成有至少二个第二沟槽302，金属层350填充在第二沟槽302中。
金属层350上依次堆叠形成有第一间隔层361和第二间隔层362。
第一区域303的金属层和电介质层被打开，暴露出第一区域303的第三介质层330，第一区域303位于与第一沟槽301最接近的两个第二沟槽之间。
第二区域304的第一间隔层和第二间隔层被打开，使第二区域304的金属层暴露，生成接触通孔，该接触通孔用于通过第二区域304暴露的金属层与第二层引线321、322、302，第一层引线311、312、313以及MIM电容电连接，第二区域304位于第二沟槽302远离于第一区域303和MIM电容的一侧。
可选的，示例性实施例3和示例性实施例4中，第一层引线311、312、313和第二层引线321、322、323包括铜；可选的，电介质层340包括氮化硅；可选的，金属层350包括铝；可选的，第一间隔层361包括氧化物（例如二氧化硅SiO2）；可选的，第二间隔层362包括氮化硅；可选的，每个第一层引线下方形成有第一层通孔（3101、3102、3103）。
可选的，本申请实施例中，每一层引线是通过电镀工艺将金属（例如铜）填充每一层引线对应的沟槽内后，通过平坦化工艺形成。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种MIM电容的制造方法，其特征在于，包括：
打开至少三个第二层引线中的目标引线上的第三介质层，形成第一沟槽，所述第三介质层形成于第二介质层上，所述第二介质层形成于第一介质层上，所述第一介质层中形成有至少三个第一层引线，所述第二介质层中形成有所述至少三个第二层引线，每个第一层引线通过第二层通孔与其上方的第二层引线电连接，所述第二层通孔形成于所述第二介质层中，所述第一层引线和所述第二层引线包括铜，所述第一层引线和所述第二层引线是通过电镀工艺将铜填充其对应的沟槽内后，通过平坦化工艺形成；
在所述第三介质层和所述第一沟槽表面生成电介质层；
打开除所述目标引线以外的其它第二层引线上的第三介质层和电介质层，形成至少两个第二沟槽；
通过PVD工艺在所述电介质层、所述第一沟槽以及所述第二沟槽表面沉积铝形成金属层，所述金属层、所述电介质层与所述目标引线形成MIM电容；
打开第一区域的金属层和电介质层，暴露所述第一区域的第三介质层，所述第一区域位于与所述第一沟槽最接近的两个第二沟槽之间；
在所述金属层和暴露的第三介质层的表面生成第一间隔层；
在所述第一间隔层上生成第二间隔层；
打开第二区域的第一间隔层和第二间隔层，使所述第二区域的金属层暴露，生成接触通孔，所述第二区域位于所述第二沟槽远离于所述第一区域和所述MIM电容的一侧。
2.根据权利要求1所述的方法，其特征在于，所述电介质层包括氮化硅。
3.根据权利要求1或2所述的方法，其特征在于，所述第一间隔层包括氧化物。
4.根据权利要求3所述的方法，其特征在于，所述第二间隔层包括氮化硅。
5.根据权利要求4所述的方法，其特征在于，每个所述第一层引线下方形成有第一层通孔。
6.一种包含MIM电容的器件，其特征在于，包括：
第一介质层，所述第一介质层中形成有至少三个第一层引线，所述第一层引线是通过电镀工艺将铜填充其对应的沟槽内后，通过平坦化工艺形成；
第二介质层，所述第二介质层形成于所述第一介质层上，所述第二介质层中形成有至少三个第二层引线，每个所述第二层引线通过形成于其下方的第二层通孔与所述第二层通孔下方的第一层引线电连接，所述第二层引线是通过电镀工艺将铜填充其对应的沟槽内后，通过平坦化工艺形成；
第三介质层，所述第三介质层形成于所述第二介质层上，所述至少三个第二层引线中的目标引线上的第三介质层被打开形成有第一沟槽，所述第三介质层和所述第一沟槽表面形成有电介质层，除所述目标引线以外的其它第二层引线上方被打开形成第二沟槽；
金属层，所述金属层形成于所述电介质层、所述第一沟槽以及所述第二沟槽表面，所述金属层、所述电介质层与所述目标引线形成MIM电容；
所述至少三个第二层引线中除所述目标引线以外的其它第二层引线上的第三介质层被打开，形成有至少两个第二沟槽，所述金属层填充在所述第二沟槽中，所述金属层是通过PVD工艺在所述电介质层、所述第一沟槽以及所述第二沟槽表面沉积铝形成的；
所述金属层上依次堆叠形成有第一间隔层和第二间隔层；
第一区域的金属层和电介质层被打开，暴露出所述第一区域的第三介质层，所述第一区域位于与所述第一沟槽最接近的两个第二沟槽之间；
第二区域的第一间隔层和第二间隔层被打开，使所述第二区域的金属层暴露，生成接触通孔，所述第二区域位于所述第二沟槽远离于所述第一区域和所述MIM电容的一侧。
7.根据权利要求6所述的器件，其特征在于，所述电介质层包括氮化硅。
8.根据权利要求6或7所述的器件，其特征在于，所述第一间隔层包括氧化物。
9.根据权利要求8所述的器件，其特征在于，所述第二间隔层包括氮化硅。
10.根据权利要求9所述的器件，其特征在于，每个所述第一层引线下方形成有第一层通孔。
CN201911325339.8A 2019-12-20 2019-12-20 Mim电容的制造方法以及包含mim电容的器件 Active CN111128867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911325339.8A CN111128867B (zh) 2019-12-20 2019-12-20 Mim电容的制造方法以及包含mim电容的器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911325339.8A CN111128867B (zh) 2019-12-20 2019-12-20 Mim电容的制造方法以及包含mim电容的器件

Publications (2)

Publication Number Publication Date
CN111128867A CN111128867A (zh) 2020-05-08
CN111128867B true CN111128867B (zh) 2022-10-28

Family

ID=70500645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911325339.8A Active CN111128867B (zh) 2019-12-20 2019-12-20 Mim电容的制造方法以及包含mim电容的器件

Country Status (1)

Country Link
CN (1) CN111128867B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199862A (ja) * 2016-04-28 2017-11-02 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100429877B1 (ko) * 2001-08-04 2004-05-04 삼성전자주식회사 금속-절연체-금속 커패시터 및 비아 컨택을 갖는 반도체소자의 제조 방법
TWI229411B (en) * 2004-04-20 2005-03-11 Powerchip Semiconductor Corp Method of manufacturing a semiconductor device
KR100684433B1 (ko) * 2004-12-22 2007-02-16 동부일렉트로닉스 주식회사 금속-절연체-금속 커패시터의 제조 방법
KR100668221B1 (ko) * 2004-12-31 2007-01-11 동부일렉트로닉스 주식회사 Ｍｉｍ 캐패시터 형성 방법
US7601604B2 (en) * 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
US8803286B2 (en) * 2010-11-05 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Low cost metal-insulator-metal capacitors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017199862A (ja) * 2016-04-28 2017-11-02 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置

Also Published As

Publication number Publication date
CN111128867A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
JP5033807B2 (ja) 極めて高いキャパシタンス値のための集積キャパシタの配置
US9269762B2 (en) Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US7329939B2 (en) Metal-insulator-metal capacitor and method of fabricating same
CN111615750B (zh) 双面电容器及其制作方法
US11063113B2 (en) Capacitor and method for fabricating the same
US20210020737A1 (en) Capacitor and method for producing the same
CN111696954A (zh) 金属互连结构及其形成方法
US11276750B2 (en) Capacitor and method for fabricating the same
CN112259522B (zh) 包含mim电容的后端结构及其制作方法
CN107579037B (zh) 电容器结构及其制造方法
CN111128867B (zh) Mim电容的制造方法以及包含mim电容的器件
TWI622176B (zh) Ｍｉｍ電容之結構及其製造方法
CN111696918A (zh) 互连结构的制作方法及器件
EP3758067B1 (en) Capacitor and manufacturing method therefor
CN112259520B (zh) Mim电容的形成方法
CN112259523B (zh) Mim电容的形成方法和后端结构
CN111128866A (zh) 在铝互连结构中集成mim电容的方法及铝互连结构
WO2020132884A1 (zh) 电容器和制备电容器的方法
CN100419927C (zh) 制作金属-绝缘体-金属电容的方法
CN113506769A (zh) 包含mim电容的后端结构的形成方法
CN113748508B (zh) 电容器、电容结构、电容器的制作方法
WO2021196018A1 (zh) 电容器及其制作方法
CN111696953A (zh) Mim电容薄膜及器件
CN117650130A (zh) 一种mim电容制造方法
CN115621260A (zh) Mim电容的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant